JPS60110059A - コンピュ−タのデ−タ転送制御装置 - Google Patents
コンピュ−タのデ−タ転送制御装置Info
- Publication number
- JPS60110059A JPS60110059A JP58218995A JP21899583A JPS60110059A JP S60110059 A JPS60110059 A JP S60110059A JP 58218995 A JP58218995 A JP 58218995A JP 21899583 A JP21899583 A JP 21899583A JP S60110059 A JPS60110059 A JP S60110059A
- Authority
- JP
- Japan
- Prior art keywords
- connector
- central processing
- processing unit
- gate circuit
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はコンピュータのデータ転送制御装置、特にボ
スＩ・側中央処理装置と、端末側中央処理装置との間の
接続ラインに設けたコネクタに関するものである。
スＩ・側中央処理装置と、端末側中央処理装置との間の
接続ラインに設けたコネクタに関するものである。
従来、ハンディタイプのデータコレクタ形コンピュータ
のデータ転送制御装置は第１図に示すものが公知である
。第１図において、１はポスト側中央処理装置（ＣＰ
Ｕ）であり、ホスト側制御系Ａを構成するものでホスト
側出方コントロールライン２、ポスト側入力コントロー
ルライン３、アドレスデータバスライン４、上位アドレ
スバスライン５が接続される。６は上記コントロールラ
イン２．３に接続されたコントロールラインゲート回路
、７は上記パスライン４に接続されたアドレスデータバ
スゲート回路、８は上記ハスライン５に接続された上位
アドレスバスゲート回路である。
のデータ転送制御装置は第１図に示すものが公知である
。第１図において、１はポスト側中央処理装置（ＣＰ
Ｕ）であり、ホスト側制御系Ａを構成するものでホスト
側出方コントロールライン２、ポスト側入力コントロー
ルライン３、アドレスデータバスライン４、上位アドレ
スバスライン５が接続される。６は上記コントロールラ
イン２．３に接続されたコントロールラインゲート回路
、７は上記パスライン４に接続されたアドレスデータバ
スゲート回路、８は上記ハスライン５に接続された上位
アドレスバスゲート回路である。
上記コントロールラインゲート回路６にはホスト側有効
ライン９と端末側有効ライン１０が接続され、さらに、
ホスト側コントロールライン１１及び端末側コントロー
ルライン１２が接続される。
ライン９と端末側有効ライン１０が接続され、さらに、
ホスト側コントロールライン１１及び端末側コントロー
ルライン１２が接続される。
１３は下位アドレスバスライン、１４はデータバスライ
ン、１５は上位アドレスバスライン、１６は端末側中央
処理装置（ＣＰＵ）である。また、１７は下位アドレス
バスゲート回路、１８は下位アドレスバス、１９はＩＣ
ＲＡＭである。上記ホスト例中央処理装置Ｉと、端末側
中央処理装置１６との間のコントロールライン２，３、
パスライン４．５は嵌合式コネクタ２０を介して接続さ
れる。２１はリード、ライトコントロール信号である。
ン、１５は上位アドレスバスライン、１６は端末側中央
処理装置（ＣＰＵ）である。また、１７は下位アドレス
バスゲート回路、１８は下位アドレスバス、１９はＩＣ
ＲＡＭである。上記ホスト例中央処理装置Ｉと、端末側
中央処理装置１６との間のコントロールライン２，３、
パスライン４．５は嵌合式コネクタ２０を介して接続さ
れる。２１はリード、ライトコントロール信号である。
次に以上の構成によるコンピュータのデータ転送制御装
置の動作について以下説明する。
置の動作について以下説明する。
通常、端末側中央処理装置１６を含む制御系Ｂは電池に
より駆動され、演算処理を行っている。
より駆動され、演算処理を行っている。
ホスト側中央処理装置１も同様駆動状態である。
この状態でポスト側中央処理装置１と端末側中央処理装
置１６との間をコネクタ２０を用いて接続する。コネク
タ２０によって、ホスト側出力コントロールライン２、
ホスト側入力コントロールライン３、下位アドレスデー
タバスライン４、上位アドレスバスライン５が接続され
る。ここでホスト側中央処理装置１はホスト側出力コン
トロールライン２、コントロールラインゲート回路６、
ホスト側コントロールライン１１を介して、端末側中央
処理装置１６にホスト側中央処理装置１によって、シス
テムコントロールするための要求信号を入力する。この
要求信号を受付けた端末側中央処理装置１６は了解信号
を端末側コントロールライン１２、コントロールライン
ゲート回路６、ホスト側コントロール入カライン３を介
して、ホスト側中央処理装置１に戻す。また、これによ
ってホスト側有効ライン９が動作できる状態になる。
置１６との間をコネクタ２０を用いて接続する。コネク
タ２０によって、ホスト側出力コントロールライン２、
ホスト側入力コントロールライン３、下位アドレスデー
タバスライン４、上位アドレスバスライン５が接続され
る。ここでホスト側中央処理装置１はホスト側出力コン
トロールライン２、コントロールラインゲート回路６、
ホスト側コントロールライン１１を介して、端末側中央
処理装置１６にホスト側中央処理装置１によって、シス
テムコントロールするための要求信号を入力する。この
要求信号を受付けた端末側中央処理装置１６は了解信号
を端末側コントロールライン１２、コントロールライン
ゲート回路６、ホスト側コントロール入カライン３を介
して、ホスト側中央処理装置１に戻す。また、これによ
ってホスト側有効ライン９が動作できる状態になる。
ポスト側中央処理装置１が未接続の場合は端末側有効ラ
インＩＯが動作できる状態になる。
インＩＯが動作できる状態になる。
ホスト側有効ライン９が動作状態にセットされると、下
位アドレスバスゲート回路１７は下位ア１ルスバスライ
ン１４より出力される信号をラッチして、下位アドレス
バス１８を通してＩ ＣＲＡＭ１９にセントする。また
、同時にホスト側中央処理装置１は上位アドレスバスラ
イン５、上位アドレスバスゲート回路８、上位アドレス
バスライン１５を介して、Ｉ ＣＲＡＭＩ ９に上位ア
ドレス信号を入力する。リードライトコントロール信号
２１のモードによってデータバスライン１４はリード時
はデータ出力となり、ライト時はデータ入力となる。こ
れ等データはアドレスバスゲート回路７とアドレスデー
タバスライン４を介して、ホスト側ＣＰＵＩで制御する
。以上のようにホスト側中央処理装置１がコネクタ２０
を介して端末側と接続されると、端末側中央処理装置１
６の了解信号のみで、動作開始する。
位アドレスバスゲート回路１７は下位ア１ルスバスライ
ン１４より出力される信号をラッチして、下位アドレス
バス１８を通してＩ ＣＲＡＭ１９にセントする。また
、同時にホスト側中央処理装置１は上位アドレスバスラ
イン５、上位アドレスバスゲート回路８、上位アドレス
バスライン１５を介して、Ｉ ＣＲＡＭＩ ９に上位ア
ドレス信号を入力する。リードライトコントロール信号
２１のモードによってデータバスライン１４はリード時
はデータ出力となり、ライト時はデータ入力となる。こ
れ等データはアドレスバスゲート回路７とアドレスデー
タバスライン４を介して、ホスト側ＣＰＵＩで制御する
。以上のようにホスト側中央処理装置１がコネクタ２０
を介して端末側と接続されると、端末側中央処理装置１
６の了解信号のみで、動作開始する。
しかしながら、以上の構成によればコネクタ２０の接続
状態が悪く、コネクタ２ｏの雄部の接続端子間が接触不
良となっていると、ホスト側中央処理装置１側と端末側
中央処理装置１６側との間でデータを正確に授受できな
くなり、誤動作することになる。コネクタの接続不良は
、操作者がコネクタを確実に差し込み接続しなかった場
合の他、振動等でコネクタの接続端子がゆるんで引き抜
けてしまう等が考えられる。
状態が悪く、コネクタ２ｏの雄部の接続端子間が接触不
良となっていると、ホスト側中央処理装置１側と端末側
中央処理装置１６側との間でデータを正確に授受できな
くなり、誤動作することになる。コネクタの接続不良は
、操作者がコネクタを確実に差し込み接続しなかった場
合の他、振動等でコネクタの接続端子がゆるんで引き抜
けてしまう等が考えられる。
従って、本発明の目的はコネクタの接続状態を判定する
判定回路を設け、コネクタの接続不良時に、上記判定回
路からの出力信号で端末側中央処理装置側のゲート回路
を閉じるようにして、上記欠点を除去するものであり、
以下実施例を用いて本発明の詳細な説明する。
判定回路を設け、コネクタの接続不良時に、上記判定回
路からの出力信号で端末側中央処理装置側のゲート回路
を閉じるようにして、上記欠点を除去するものであり、
以下実施例を用いて本発明の詳細な説明する。
第２図は本発明によるコンピュータのデータ転送制御装
置の一実施例を示すブロック図であり、第１図と同じも
のは同一符号を用いている。
置の一実施例を示すブロック図であり、第１図と同じも
のは同一符号を用いている。
２２０はコネクタ接続判定回路であり、これは第３図に
示すようにコネクタ２００の一方の雄コネクタ２０１の
両端に設けられた接点２０３゜２０４と、他方の雌コネ
クタ２０２の両端に設けられ、かつ上記接点２０３．２
０４に対向する接点２０５，２０６と、接点２０３，２
０４に、抵抗２０７を介して電圧を供給する電源２２８
と、上記接点２０５，２０６が再入力端子に接続される
ナントゲート回路２０８とから構成される。ナンドデー
１−回路２０Ｂの再入力端子は抵抗２０９゜２１０を介
してアースされる。雄コネクタ２０１は棒状リード端子
２１１を複数本有し、この端子２１１は雌コネクタ２０
２の嵌合端子２１２に嵌合し、導通する。これ等端子２
１１，２１２を介してデータが伝送される。
示すようにコネクタ２００の一方の雄コネクタ２０１の
両端に設けられた接点２０３゜２０４と、他方の雌コネ
クタ２０２の両端に設けられ、かつ上記接点２０３．２
０４に対向する接点２０５，２０６と、接点２０３，２
０４に、抵抗２０７を介して電圧を供給する電源２２８
と、上記接点２０５，２０６が再入力端子に接続される
ナントゲート回路２０８とから構成される。ナンドデー
１−回路２０Ｂの再入力端子は抵抗２０９゜２１０を介
してアースされる。雄コネクタ２０１は棒状リード端子
２１１を複数本有し、この端子２１１は雌コネクタ２０
２の嵌合端子２１２に嵌合し、導通する。これ等端子２
１１，２１２を介してデータが伝送される。
雄コネクタ２０１が雌コネクタ２０２に完全に結合する
と、接点２０３，２０４と接点２０５゜２０６が接触し
て導通するので、ナントゲート回路２０８の再入力端子
にはＨレベルの信号が供給され、その出力がＬレベルと
なる。しかるに、雄コネクタ２０１が雌コネクタ２０２
に完全に結合されず、雌コネクタ２０２に対して傾斜状
態又は離間状態となっておれば、接点２０３と２０５．
２０４と２０６のいずれか一方又は両方がオフするので
ナントゲート回路２０８の再入力端子のいずれか一方又
は両方の入力端子にＬレベルの信号が供給され、このた
めナントゲート回路２０８の出力ば■（レベルとなる。
と、接点２０３，２０４と接点２０５゜２０６が接触し
て導通するので、ナントゲート回路２０８の再入力端子
にはＨレベルの信号が供給され、その出力がＬレベルと
なる。しかるに、雄コネクタ２０１が雌コネクタ２０２
に完全に結合されず、雌コネクタ２０２に対して傾斜状
態又は離間状態となっておれば、接点２０３と２０５．
２０４と２０６のいずれか一方又は両方がオフするので
ナントゲート回路２０８の再入力端子のいずれか一方又
は両方の入力端子にＬレベルの信号が供給され、このた
めナントゲート回路２０８の出力ば■（レベルとなる。
−に記ナントゲート回路２０８の出力はゲート回路６．
Ｔ、８の制御端子に供給される。ゲート回路６，７．８
はナントゲート回路２０８からの信号がＬレベルとなっ
たときだけゲートを開く。
Ｔ、８の制御端子に供給される。ゲート回路６，７．８
はナントゲート回路２０８からの信号がＬレベルとなっ
たときだけゲートを開く。
従って、以上の構成によればコネクタ２００が接続不良
となっておれば、ナントゲート回路２０８の出力がＨレ
ベルとなるので、これによってコン１−ロールラインゲ
ート回路６．アドレスデータバスゲート回路７．上位ア
ドレスバスゲート回路８のゲートが閉じられるので、ホ
スト側中央処理装置１と端末側中央処理装置１６との間
のデータの授受がなされないので、端末側中央処理装置
１６がポスト側中央処理装置１からの誤つたデータに基
づき動作することがなく、誤動作を防止できる。
となっておれば、ナントゲート回路２０８の出力がＨレ
ベルとなるので、これによってコン１−ロールラインゲ
ート回路６．アドレスデータバスゲート回路７．上位ア
ドレスバスゲート回路８のゲートが閉じられるので、ホ
スト側中央処理装置１と端末側中央処理装置１６との間
のデータの授受がなされないので、端末側中央処理装置
１６がポスト側中央処理装置１からの誤つたデータに基
づき動作することがなく、誤動作を防止できる。
なお、コネクタ接続判定回路２２０は雄、雌のコネクタ
２０１．２０２の両端に、対応する接点を設けて構成す
るとして説明したが同様な接点を中央側にも設けてもよ
い。
２０１．２０２の両端に、対応する接点を設けて構成す
るとして説明したが同様な接点を中央側にも設けてもよ
い。
また、接点２０３，２０４，２０５，２０６に代えて、
既存のリード端子２１１．嵌合端子２１２を用いてもよ
い。
既存のリード端子２１１．嵌合端子２１２を用いてもよ
い。
以上説明したように本発明によれば、コネクタが接続不
良となっておればホスト側中央処理装置と端末側中央処
理装置との間のデータ伝送がなされないので、誤動作を
防止できる。
良となっておればホスト側中央処理装置と端末側中央処
理装置との間のデータ伝送がなされないので、誤動作を
防止できる。
第１図は従来のコンピュータのデータ転送制御装置の一
例を示すブロック図、第２図は本発明によるコシピユー
タのデータ転送制御装置の一実施例を示すブロック図、
第３図は第２図の要部であるコネクタ接続判定回路の一
実施例を示すブロック図である。 なお、同一符号は同−又は相当部分を示す。 １・・・ホスト側中央処理装置、２・・・ホスト側入力
コントロールライン、３・・・ホスト側入力コントロー
ルライン、４・・・アドレスデータハスライン、５・・
・上位アドレスパスライン、６・・・コントロールライ
ンゲート回路、７・・・アドレスデータバスゲート回路
、８・・・上位アドレスゲート回路、１６・・・端末側
中央処理代理人 大 岩 増 雄（ばか２名）
例を示すブロック図、第２図は本発明によるコシピユー
タのデータ転送制御装置の一実施例を示すブロック図、
第３図は第２図の要部であるコネクタ接続判定回路の一
実施例を示すブロック図である。 なお、同一符号は同−又は相当部分を示す。 １・・・ホスト側中央処理装置、２・・・ホスト側入力
コントロールライン、３・・・ホスト側入力コントロー
ルライン、４・・・アドレスデータハスライン、５・・
・上位アドレスパスライン、６・・・コントロールライ
ンゲート回路、７・・・アドレスデータバスゲート回路
、８・・・上位アドレスゲート回路、１６・・・端末側
中央処理代理人 大 岩 増 雄（ばか２名）
Claims (1)
- 【特許請求の範囲】 ＋１１少なくともゲート回路と端末側中央処理装置と記
憶装置とを有してデータ処理を実行する端末側制御系と
、上記ゲート回路を介して上記端末側中央処理装置を割
込み制御するホスト側中央処理装置を有するホスト側制
御系と、上記ホスト側中央処理装置とゲート回路との間
の接続ラインに挿入されたコネクタとから成るコンピュ
ータのデータ転送制御装置において、上記コネクタの接
続状態を判定する接続判定回路を設け、上記コネクタが
接続不良のとき、上記判定回路の出力に基づき」二記ゲ
ート回路を閉しるようにしたことを特徴とするコンビエ
ータのデータ転送制御装置。 （２）接続判定回路は、コネクタを構成する雄コネクタ
と雌コネクタに設けられて両コネクタが完全に結合され
たとき導Ｊする一対の接点から成ることを特徴とする特
許請求の範囲第１項記載のコンピュータのデータ転送制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58218995A JPS60110059A (ja) | 1983-11-21 | 1983-11-21 | コンピュ−タのデ−タ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58218995A JPS60110059A (ja) | 1983-11-21 | 1983-11-21 | コンピュ−タのデ−タ転送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60110059A true JPS60110059A (ja) | 1985-06-15 |
Family
ID=16728612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58218995A Pending JPS60110059A (ja) | 1983-11-21 | 1983-11-21 | コンピュ−タのデ−タ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60110059A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009202743A (ja) * | 2008-02-27 | 2009-09-10 | Mitsubishi Heavy Ind Ltd | 産業車両の制御装置及び該装置を搭載した産業車両 |
-
1983
- 1983-11-21 JP JP58218995A patent/JPS60110059A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009202743A (ja) * | 2008-02-27 | 2009-09-10 | Mitsubishi Heavy Ind Ltd | 産業車両の制御装置及び該装置を搭載した産業車両 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5999997A (en) | Two computers cooperating via interconnected busses | |
| US6687777B2 (en) | Apparatus and method of connecting and interfacing active device components | |
| US6158015A (en) | Apparatus for swapping, adding or removing a processor in an operating computer system | |
| EP0962863A3 (en) | Dasd concurrent maintenance for a pci based dasd subsystem | |
| US6108732A (en) | Method for swapping, adding or removing a processor in an operating computer system | |
| US5276864A (en) | Personal computer with alternate system controller error detection | |
| JPH0644671A (ja) | ディスクドライブパッケージ | |
| JPH11161388A (ja) | 二重ｐｃｉブリッジドッキングシステム及び方法 | |
| JPS60110059A (ja) | コンピュ−タのデ−タ転送制御装置 | |
| JP2511950B2 (ja) | インタ−フエイス回路 | |
| JPS6252341B2 (ja) | ||
| JPH04111654U (ja) | メモリカード装置 | |
| JPH01321539A (ja) | バスコネクタ接続状態チェック回路 | |
| JPH01219918A (ja) | 電子機器 | |
| JPH04167726A (ja) | 装置番号設定装置 | |
| JPS599306Y2 (ja) | デ−タ処理装置 | |
| JPS6224301A (ja) | プロセス入出力装置 | |
| JP3019391U (ja) | 多数のカードインタフェースコントローラの使用時におけるカードサービスインタラプト信号の誤動作の防止装置 | |
| JPS6154678U (ja) | ||
| JPS6339025A (ja) | プリンタのパラレルインタフエ−ス回路 | |
| KR100856259B1 (ko) | 인터럽트를 수행하는 프로그래머블 로직 다바이스와 이를이용한 프로세서 보드 이중화 장치 및 방법 | |
| JPS6343769B2 (ja) | ||
| JPS6385832A (ja) | パリテイチエツク方式 | |
| JPH0863566A (ja) | メモリカード誤動作防止装置 | |
| GB2276963A (en) | Preventing signal corruption on a common bus of a computer system. |