JPS599306Y2 - デ−タ処理装置 - Google Patents

Description

【考案の詳細な説明】 （１）考案の技術分野 本考案はマイクロコンピュータ等のデータ処理装置に関
し、特にデータ処理装置の入力装置として使用されるキ
ーボードの出力論理の形式を自在にしたデータ処理装置
に関する。

（２）技術の背景 一般にマイクロプロセッサ等のテ゛一夕処理部および周
辺回路が半導体基板上に集積化されたデータ処理装置に
対し、ＲＯＭ等のメモリ、カセットテープ等を用いた補
助メモリ、或は入出力装置、例えばキーボード装置、デ
ィスプレイ装置等をアドレスバス、データパス線に各々
接続したデータ処理システムが知られている。

（３）従来技術と問題点 上記のキーボード装置としては、通常出力テ゛一夕を正
論理で出力するもの、及び負論理で出力するもの、或は
正論理及び負論理両方が出力できるものが提案されてい
る。

然るに、テータ処理部は一方の論理、例えば正論理で処
理を進めるようにされるために、その論理形式により使
用できるキーボード装置が限定されるという問題がある
。

また外部から論理形式を指定する場合には、そのために
マイクロコンピュータのピン数を増やさなければならな
い。

（４）考案の目的 本考案の目的はキーボード装置の出力テ゛一タの論理形
式に拘らず、且つマイクロコンピュータのピン数をふや
すことなく、データ処理可能なデータ処理装置を提供す
ることにある。

（５）考案の構或 上記の目的は、正論理、或いは負論理何れか一方の論理
形式のみでデータを出力するキー人力部とバス線を介し
て前記キー人力部に接続され且つ正論理、或いは負論理
形式の何れか一方の形式でデータを処理するデータ処理
部と、前記キー人力部の出力テ゛一夕を処理部にバス線
を介して受渡し制御する制御部とを有するデータ処理装
置であって、前記キー人力部の出力データの論理形式に
対応して“１”または“０”レベルを出力するモード指
定回路と、前記バス線の中の一本と前記モード指定回路
との間に接続されたバツファ回路とを設け、前記制御部
は前記キー人力部からのデータの発生に応答して、前記
バツファ回路を非動作状態とすると共に前記テ゛一夕を
そのまま前記処理部に前記バス線を介して転送し、前記
データの読込み紙終了後前記バツファ回路を動作状態と
して前記モード指定回路の出力を前記バス線の中の一本
を介して前記処理部へ転送する様に制御を行い、前記処
理部は前記モード指定回路の出力に応じて前記キー人力
部からのテ゛一夕の極性をそのまま又は反転して処理す
る様にしたことを特徴とするテ゛一夕処理装置によって
達威される。

（６）考案の実施例 以下実施例を基に本考案を詳述する。

第１図は本考案の一実施例のブロック図である。

図中、ＣＰＵはテ゛一夕処理部であり、マイクロプロセ
ッサにより構或されるもの。

ＫＢはキーボード、ＩＮＦは人力ポート、ＤＥＣはテ゛
コーダ、ＢＵＦはパスバツファ、ＲＯＭはリードオンリ
ーメモリ、ＴＢＦはトライステートバツファ、Ｎはナン
ドゲート、ＪＰはジャンパ、ＡＢ及びＤＢはアドレスバ
ス及びデータパスである。

また、入力ポートはキーボードＫＢから入カテ゛一夕及
び入カデータの出力期間を保証するストロープ信号を受
取り、図示されないバツファ手段等でラッチし、処理部
ＣＰＵに対し、割込要求信号を出力する機能と、データ
パスＤＢを介して転送コマンドが指定されアドレスバス
ＡＢを介して当該入力ポートのアドレスが指定された際
、データパスＤＢに対し、キーボードＫＢからの入力デ
ータを処理部ＣＰＵに転送する機能とを有する。

メモリＲＯＭは入力ポート■ＮＰのテ゛一夕の転送制御
を行なうためのプログラムが格納されるものであり、処
理部ＣＰＵからアドレスバスＡＢを介して所定のアドレ
スが指定されるとゲート端子ＧＲが所定のレベルにされ
た時、当該アドレスのテ゛一夕を８ビットでパスバツフ
ァＢＵＦを介してテ゛一タバスに供給するものである。

更にトライステートバツファＴＢＦはゲート端子ＧＴが
所定レベル、例えばレベル“０゛にされた時、入力端子
ＩＮのレベルをメモリＲＯＭの出力の１ビット線ｌに出
力するもので゛ある。

第２図は、第１図の実施例における動作フローチャート
であり、第２図に従い第１図の動作を説明する。

キーボードＫＢよりテ゛一夕が入力され、入力ボー｝Ｉ
ＮＦの前述したバツファ手段にテ゛一夕が蓄積されると
、入力ポート部ＩＮＦは処理部ＣＰＵに対し、割込要求
信号を送出する。

処理部ＣＰＵはこの信号を検出して何れの入力ポートか
ら割込要求信号が発生したかを検索するよう各入力ポー
トを走査して例えば前述のバツファレジスタのフラッグ
ビットを走査して識別する。

本実施例の場合、キーボードＫＢに接続された入力ポー
｝ＩＮＦより割込要求信号が発生した事を識別する。

次に処理部はキーボードの制御部ＲＯＭより転送コマン
ドを発生せしめるよう所定のアドレス信号をアドレスバ
スＡＢに供給する。

アドレスデコーダのＤＥＣはこれを受け、指定されたア
ドレスがメモリＲＯＭに予め格納されるコマンドを指定
するもので゛あれば、出力０１をレベル“０”にし、ナ
ンドゲー｝Ｎｌを介してバツファＢＵＦを読取りモード
にし、メモリＲＯＭよりコマンドデ゛一夕を読込みデー
タパスＤＢに送出する。

入カポー１− ＩＮＦはこのコマンドテ゛−夕を受けて
バツファに蓄積されるデータを処理部ＣＰＵに転送する
。

これにより処理部ＣＰＵでは第２図図示のテ゛一夕読込
み処理が終了する。

尚、この時、処理部ＣＰＵに読込まれるテ゛一タは正論
理のテ゛一夕であっても、負論理のテ゛一タであっても
良く、要するに、処理部ＣＰＵに渡されるデータが正し
いデータ或は正しいデータのレベルを反転したデータで
あれば良い。

データ読込み処理が終了すると、処理部はアドレスデコ
ーダＤＥＣに対し、メモリＲＯＭを指定するアドレス以
外の所定のアドレスを送出してモード読込み処理に移行
する。

これによりアドレステ゛コーダＤＥＣは出力端子０２を
例えばレベル４ｉ ０ ９１にする。

ここで゛、キーボードＫＢからの出力が負論理で゛出力
されるもので゛あり、その事をオペレータがジャンパ線
ＪＰを使用して第１図の如く回路を形戊すると、バツフ
ァＴＢＦの入力ｆＮはレベル“０゛となる。

上述の如く、モード読込処理に移行され、アドレステ゛
コーダＤＥＣの出力端子０２がレベル“０”となると、
バツファＴＢＦがそのゲート端子ＧＴがレベル゛Ｏ”に
なることにより線ｌを端子ＩＮに入力されたレベル“Ｏ
”の状態にする。

バツファＢＵＦは前述と同様にしてこれを読取り、テ゛
一夕処理部ＣＰＵに通知する。

これにより第２図図示のモードの読込み処理が終了する
。

テ゛一夕処理装置は線ｌのビット（ビットｌと図示）が
レベル“Ｏ”か否かを判定し、レベル“０“で゛あれは
゛キーボードテ゛一夕が負論理出力である事を知って先
に読込んだキーボードデータの極性が反転されるように
する。

また、ジャンパ線ＪＰが外されている場合は、電源Ｖｃ
ｃより抵抗を介してバツファＴＢＦに所定レベルの信号
が供給され、このビットのレベルが“１”となるためデ
ータ処理部はキーボードデータが正論理出力である事を
知って、先に読込まれたテ゛一夕が正しいデータとして
取扱うようにされる。

尚、上述した実施例ではデータ処理部が正論理形式のテ
゛一夕を取扱うよう説明したが負論理形式を取扱うもの
であっても同様である事は明らかである。

またモード指定手段としてジャンパ線だけでなく、キー
スイッチ等種々のものが本考案に適用できる事も明らが
である。

更にバツファＴＢＦの出力は、パスバッファＢＵＦに入
力される、線ｌに接続せず、他のバッファを介して直接
データパスＤＢの所定のビット位置に接続しても本考案
と同様な効果を奏し得ることは明らかで゛ある。

（７）考案の効果 以上記載した様に本考案によれば、キー人力部の出力デ
ータ論理形式に係らず、かつ特別なモード指定用の外部
入力ピンを設けることなく単にジャンパ線或はスイッチ
等により指定するだけで何れの論理形式の出力データを
有するキー人力部でも接続できるデータ処理装置が実現
される。

【図面の簡単な説明】

第１図及び第２図は本考案の一実施例のブロック図及び
動作フローチャートである。 図中、ＣＰＵはテ゛一夕処理部、ＫＢはキーボード、Ｉ
ＮＦは入力ポート、ＤＥＣはデコーダ、ＲＯＭはメモリ
、ＢＵＦ，ＴＢＦはバツファ、ＪＰはジャンパ線、ＡＢ
及びＤＢはアドレスバス及びデータパスである。

Claims (1)

【実用新案登録請求の範囲】
1. 正論理、或いは負論理何れか一方の論理形式のみでデ゛
   一夕を出力するキー人力部と、バス線を介して前記キー
   人力部に接続され且つ正論理、或いは負論理形式の何れ
   か一方の形式でデータを処理するテ゛一夕処理部と、前
   記キー人力部の出力データを処理部にバス線を介して受
   渡し制御する制御部とを有するテ゛一夕処理装置であっ
   て、前記キー人力部の出力テ゛一夕の論理形式に対応し
   て“１”または“０”レベルを出力するモード指定回路
   と、前記バス線の中の一本と前記モード指定回路との間
   に接続されたバツファ回路とを設け、前記制御部は前記
   キー人力部からのデータの発生に応答して、前記バツフ
   ァ回路を非動作状態とすると共に前記テ゛一夕をそのま
   ま前記処理部に前記バス線を介して転送し、前記データ
   の読込み終了後前記バツファ回路を動作状態として前記
   モード指定回路の出力を前記バス線の中の一本を介して
   前記処理部へ転送する様に制御を行い、前記処理部は前
   記モード指定回路の出力に応じて前記キー人力部からの
   テ゛一夕の極性をそのまま又は反転して処理する様にし
   たことを特徴とするテ゛一夕処理装置。