JPH0573439A - プリント配線板及びデータ救出システム - Google Patents
プリント配線板及びデータ救出システムInfo
- Publication number
- JPH0573439A JPH0573439A JP3235073A JP23507391A JPH0573439A JP H0573439 A JPH0573439 A JP H0573439A JP 3235073 A JP3235073 A JP 3235073A JP 23507391 A JP23507391 A JP 23507391A JP H0573439 A JPH0573439 A JP H0573439A
- Authority
- JP
- Japan
- Prior art keywords
- data
- ram
- wiring board
- printed wiring
- memory element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 プリント配線板に実装されたＣＰＵが何らか
の原因で故障し機能しなくなるような異常事態が発生し
た場合に、プリント配線板に実装されたメモリ素子に蓄
積されたデータを破壊することなく救出できるプリント
配線板およびデータ救出システムを提供する。 【構成】 ＣＰＵ２１が実装された第１の配線部２０と
ＲＡＭ３１が実装された第２の配線部３０をミシン目４
０で切り離し可能に連結する。加えて、第２の配線部３
０にはＲＡＭ３１をバックアップし、データを保護する
バツクアップ電源８１、ＲＡＭ３１を非選択状態と選択
状態に切り換えるスイッチ３３、３４およびデータ救出
用の外部機器が接続されるコネクタ６０等を設ける。Ｃ
ＰＵ２１が故障するとスイッチ４０をオンにして、ＲＡ
Ｍ３１を非選択状態にする。続いて、外部機器が接続さ
れると、スイッチ４０をオフにしてＲＡＭ３１を選択状
態にし、ＲＡＭ３１のデータを外部機器に転送する。
の原因で故障し機能しなくなるような異常事態が発生し
た場合に、プリント配線板に実装されたメモリ素子に蓄
積されたデータを破壊することなく救出できるプリント
配線板およびデータ救出システムを提供する。 【構成】 ＣＰＵ２１が実装された第１の配線部２０と
ＲＡＭ３１が実装された第２の配線部３０をミシン目４
０で切り離し可能に連結する。加えて、第２の配線部３
０にはＲＡＭ３１をバックアップし、データを保護する
バツクアップ電源８１、ＲＡＭ３１を非選択状態と選択
状態に切り換えるスイッチ３３、３４およびデータ救出
用の外部機器が接続されるコネクタ６０等を設ける。Ｃ
ＰＵ２１が故障するとスイッチ４０をオンにして、ＲＡ
Ｍ３１を非選択状態にする。続いて、外部機器が接続さ
れると、スイッチ４０をオフにしてＲＡＭ３１を選択状
態にし、ＲＡＭ３１のデータを外部機器に転送する。
Description
【０００１】
【産業上の利用分野】本発明は、メモリ素子が実装され
た部分と、制御素子やこれの周辺素子が実装された部分
とが切り離し可能になったプリント配線板及び該メモリ
素子に蓄積されたデータを有効に救出できるようになっ
たデータ救出システムに関する。
た部分と、制御素子やこれの周辺素子が実装された部分
とが切り離し可能になったプリント配線板及び該メモリ
素子に蓄積されたデータを有効に救出できるようになっ
たデータ救出システムに関する。
【０００２】
【従来の技術】一般に、制御素子（ＣＰＵ）や周辺素子
（ＲＯＭ等）が実装されたプリント配線板にメモリ素子
を実装するには、大別して２つの方法がある。第１の方
法はメモリ素子を半田付けによって直接プリント配線板
に取り付ける方法である。第２の方法はコネクタやソケ
ットを介してプリント配線板に実装する方法である。
（ＲＯＭ等）が実装されたプリント配線板にメモリ素子
を実装するには、大別して２つの方法がある。第１の方
法はメモリ素子を半田付けによって直接プリント配線板
に取り付ける方法である。第２の方法はコネクタやソケ
ットを介してプリント配線板に実装する方法である。
【０００３】図３は、プリント配線板１００の一従来例
を示す。この従来例では、ＣＰＵ２１０、ＲＯＭ２２
０、ゲートアレイ２３０、及びＲＡＭ３１０をプリント
配線板１００に直接半田付けによって取付ている。
を示す。この従来例では、ＣＰＵ２１０、ＲＯＭ２２
０、ゲートアレイ２３０、及びＲＡＭ３１０をプリント
配線板１００に直接半田付けによって取付ている。
【０００４】図４は、プリント配線板１００の他の従来
例を示す。この従来例では、プリント配線板１００に実
装されたソケット３２０を介してＲＡＭ３１０を実装す
る。ＣＰＵ２１０等については上記同様に半田付けされ
ている。
例を示す。この従来例では、プリント配線板１００に実
装されたソケット３２０を介してＲＡＭ３１０を実装す
る。ＣＰＵ２１０等については上記同様に半田付けされ
ている。
【０００５】
【発明が解決しようとする課題】ところで、このような
プリント配線板１００はパーソナルコンピュータ等の各
種電子機器に搭載されるが、ＣＰＵ２１０が何らかの原
因で故障して機能しなくなった場合、その制御機能を失
う。従って、このままでは、ＲＡＭ３１０内に蓄積され
た貴重なデータを救出することができない。このような
場合に、図３に示す従来例では電源をオンした状態で、
つまりＲＡＭ３１０内のデータを保護した状態でＲＡＭ
３１０をプリント配線板１００から取り外さなければな
らず、そのためには、この部分の半田を除去しなければ
ならないため、バスラインからＲＡＭ３１０に入力され
る信号間にタッチが発生する。従って、ＲＡＭ３１０内
のデータは破壊（データ破壊）され、救済することは不
可能となる。
プリント配線板１００はパーソナルコンピュータ等の各
種電子機器に搭載されるが、ＣＰＵ２１０が何らかの原
因で故障して機能しなくなった場合、その制御機能を失
う。従って、このままでは、ＲＡＭ３１０内に蓄積され
た貴重なデータを救出することができない。このような
場合に、図３に示す従来例では電源をオンした状態で、
つまりＲＡＭ３１０内のデータを保護した状態でＲＡＭ
３１０をプリント配線板１００から取り外さなければな
らず、そのためには、この部分の半田を除去しなければ
ならないため、バスラインからＲＡＭ３１０に入力され
る信号間にタッチが発生する。従って、ＲＡＭ３１０内
のデータは破壊（データ破壊）され、救済することは不
可能となる。
【０００６】一方、図４に示すプリント配線板１００で
は、電源をオンした状態でソケット３２０を介してＲＡ
Ｍ３１０に与えられるメモリ素子選択用のコントロール
信号を非選択状態とし、各バスラインをハイインピーダ
ンス状態にしてデータ破壊を防ぐ必要が生じる。しか
し、この従来例においてもＲＡＭ３１０をソケット３２
０から引き抜くときに、信号間のタッチが生じ、データ
破壊を引き起こすおそれがある。従って、結局ＲＡＭ３
１０内のデータを救済することができない。
は、電源をオンした状態でソケット３２０を介してＲＡ
Ｍ３１０に与えられるメモリ素子選択用のコントロール
信号を非選択状態とし、各バスラインをハイインピーダ
ンス状態にしてデータ破壊を防ぐ必要が生じる。しか
し、この従来例においてもＲＡＭ３１０をソケット３２
０から引き抜くときに、信号間のタッチが生じ、データ
破壊を引き起こすおそれがある。従って、結局ＲＡＭ３
１０内のデータを救済することができない。
【０００７】本発明は、上記従来技術の問題を解決する
ものであり、その目的は制御素子が何らかの原因で故障
し機能しなくなるような異常事態が発生した場合に、メ
モリ素子に蓄積されたデータをデータ破壊が発生するこ
となく救出できるプリント配線板を提供することにあ
る。
ものであり、その目的は制御素子が何らかの原因で故障
し機能しなくなるような異常事態が発生した場合に、メ
モリ素子に蓄積されたデータをデータ破壊が発生するこ
となく救出できるプリント配線板を提供することにあ
る。
【０００８】本発明の他の目的は、簡潔なシステム構成
でメモリ素子内のデータを救出できるデータ救出システ
ムを提供することにある。
でメモリ素子内のデータを救出できるデータ救出システ
ムを提供することにある。
【０００９】
【課題を解決するための手段】本発明のプリント配線板
は制御素子及び周辺素子が実装された第１の配線部と、
メモリ素子が実装された第２の配線部とが切り離し可能
に連結され、かつ該第１の配線部に該メモリ素子をバッ
クアップするバックアップ電源と該メモリ素子の選択・
非選択を切換るスイッチ手段が形成されたものであり、
そのことにより、上記目的が達成される。
は制御素子及び周辺素子が実装された第１の配線部と、
メモリ素子が実装された第２の配線部とが切り離し可能
に連結され、かつ該第１の配線部に該メモリ素子をバッ
クアップするバックアップ電源と該メモリ素子の選択・
非選択を切換るスイッチ手段が形成されたものであり、
そのことにより、上記目的が達成される。
【００１０】好ましくは、前記第１の配線部と、前記第
２の配線部をミシン目で切り離し可能に連結する。
２の配線部をミシン目で切り離し可能に連結する。
【００１１】好ましくは、前記第２の配線部にデータ救
出装置との接続を行うコネクタを形成する。そのことに
より上記目的が達成される。
出装置との接続を行うコネクタを形成する。そのことに
より上記目的が達成される。
【００１２】好ましくは、前記第２の配線部に、切り離
し後の信号ラインの高インピーダンス化を抑止する抵抗
アレイを形成する。
し後の信号ラインの高インピーダンス化を抑止する抵抗
アレイを形成する。
【００１３】また、本発明のデータ救出システムは、制
御素子及び周辺素子が実装された第１の配線部及びメモ
リ素子が実装された第２の配線部が切り離し可能に連結
されたプリント配線板と、該第２の配線部に設けられた
コネクタと、該コネクタに接続され該メモリ素子を選択
・非選択させるスイッチ手段、該メモリ素子をバックア
ップするバックアップ電源及び該メモリ素子にデータ転
送指令を発する転送指令手段が形成されたデータ救出手
段とを備えたものであり、そのことにより上記目的が達
成される。
御素子及び周辺素子が実装された第１の配線部及びメモ
リ素子が実装された第２の配線部が切り離し可能に連結
されたプリント配線板と、該第２の配線部に設けられた
コネクタと、該コネクタに接続され該メモリ素子を選択
・非選択させるスイッチ手段、該メモリ素子をバックア
ップするバックアップ電源及び該メモリ素子にデータ転
送指令を発する転送指令手段が形成されたデータ救出手
段とを備えたものであり、そのことにより上記目的が達
成される。
【００１４】
【作用】上記構成のプリント配線板において、制御素子
に異常が発生し、該制御素子が制御機能を喪失すると、
まずバックアップ電源よりメモリ素子にバックアップ用
の電圧を印加してデータを保護する。
に異常が発生し、該制御素子が制御機能を喪失すると、
まずバックアップ電源よりメモリ素子にバックアップ用
の電圧を印加してデータを保護する。
【００１５】続いて、スイッチ手段をオンしてメモリ素
子を非選択状態にし、メモリ素子の信号ラインを遮断す
る。これによりメモリ素子と制御素子が電気的に縁切り
された状態になる。
子を非選択状態にし、メモリ素子の信号ラインを遮断す
る。これによりメモリ素子と制御素子が電気的に縁切り
された状態になる。
【００１６】続いて、この状態からミシン目に沿ってプ
リント配線板を切断し、第２の配線部を第１の配線部か
ら切り離す。
リント配線板を切断し、第２の配線部を第１の配線部か
ら切り離す。
【００１７】続いて、コネクタを介して第２の配線部に
データ救出用の外部機器を接続し、スイッチ手段をオフ
してメモリ素子を再度選択状態にする。これにより外部
機器によりメモリ素子に蓄積されたデータ転送、即ちデ
ータの救出が行われる。
データ救出用の外部機器を接続し、スイッチ手段をオフ
してメモリ素子を再度選択状態にする。これにより外部
機器によりメモリ素子に蓄積されたデータ転送、即ちデ
ータの救出が行われる。
【００１８】
【実施例】以下に本発明の実施例について説明する。
【００１９】図１は本発明プリント配線板１０を示す。
プリント配線板１０は第１の配線部２０と第２の配線部
３０をミシン目４０で切り離し可能に連結してなる。第
１の配線部２０にはプリント配線板１０の制御中枢とな
るＣＰＵ２１と、ＲＯＭ２２、ゲートアレイ２３および
システム用電源５０が実装されている。
プリント配線板１０は第１の配線部２０と第２の配線部
３０をミシン目４０で切り離し可能に連結してなる。第
１の配線部２０にはプリント配線板１０の制御中枢とな
るＣＰＵ２１と、ＲＯＭ２２、ゲートアレイ２３および
システム用電源５０が実装されている。
【００２０】第２の配線部３０にはメモリ素子であるＲ
ＡＭ３１と、ＲＡＭ３１をバックアップするバックアッ
プ電源３５と、メモリ素子３１の選択・非選択を切換え
るスイッチ３３および３４が実装されている。バックア
ップ電源３５は、例えばリチウム電池等が使用される。
スイッチ手段３３および３４は、図１の実施例では便宜
上２つに分けているが、２回路方式の１つのスイッチで
もよい。加えて、第２の配線部３０の外側縁部には外部
機器が接続されるコネクタ６０が設けられている。ま
た、後述する機能を有する抵抗アレイ３２が設けられ
る。
ＡＭ３１と、ＲＡＭ３１をバックアップするバックアッ
プ電源３５と、メモリ素子３１の選択・非選択を切換え
るスイッチ３３および３４が実装されている。バックア
ップ電源３５は、例えばリチウム電池等が使用される。
スイッチ手段３３および３４は、図１の実施例では便宜
上２つに分けているが、２回路方式の１つのスイッチで
もよい。加えて、第２の配線部３０の外側縁部には外部
機器が接続されるコネクタ６０が設けられている。ま
た、後述する機能を有する抵抗アレイ３２が設けられ
る。
【００２１】上記構成において、システム用電源５０よ
り駆動用の電源が印加されると、ＣＰＵ２１はＲＯＭ２
２に格納された制御プログラムに従ってゲートアレイ２
３を介し各種の制御を行う。このとき得られたデータが
ＲＡＭ３１に蓄積される。
り駆動用の電源が印加されると、ＣＰＵ２１はＲＯＭ２
２に格納された制御プログラムに従ってゲートアレイ２
３を介し各種の制御を行う。このとき得られたデータが
ＲＡＭ３１に蓄積される。
【００２２】ところで、上記構成のプリント配線板１０
において、ＣＰＵ２１に何らかの異常が発生し、これが
制御機能を喪失するとＲＡＭ３１に蓄積された貴重なデ
ータを活用できなくなる。そこで、本発明では以下の様
にしてＲＡＭ３１に蓄積されたデータを救出し、これを
活用出来るようにする。
において、ＣＰＵ２１に何らかの異常が発生し、これが
制御機能を喪失するとＲＡＭ３１に蓄積された貴重なデ
ータを活用できなくなる。そこで、本発明では以下の様
にしてＲＡＭ３１に蓄積されたデータを救出し、これを
活用出来るようにする。
【００２３】以下にデータ救出の手順を説明する。ＣＰ
Ｕ２１に異常が発生すると、まずスイッチ３３をオン
し、これによりバックアップ電源３５よりＲＡＭ３１に
バックアップ用電圧を印加し、ＲＡＭ３１内のデータを
保護する。
Ｕ２１に異常が発生すると、まずスイッチ３３をオン
し、これによりバックアップ電源３５よりＲＡＭ３１に
バックアップ用電圧を印加し、ＲＡＭ３１内のデータを
保護する。
【００２４】続いて、スイッチ３４をオンし、ＲＡＭ３
１に該ＲＡＭ３１を非選択状態に設定するためのコント
ロール信号゛１゛（＝ハイレベル）を与える。
１に該ＲＡＭ３１を非選択状態に設定するためのコント
ロール信号゛１゛（＝ハイレベル）を与える。
【００２５】これにより、ＲＡＭ３１をＣＰＵ２１等と
接続する信号ライン（データライン、アドレスライン）
を遮断し、ＲＡＭ３１を第１の配線部２０から電気的に
縁切りされた状態にする。
接続する信号ライン（データライン、アドレスライン）
を遮断し、ＲＡＭ３１を第１の配線部２０から電気的に
縁切りされた状態にする。
【００２６】続いて、プリント配線板１０をミシン目４
０に沿って切断し、第２の配線部３０を第１の配線部２
０から切り離す。このとき、ＲＡＭ３１は上記のように
第１の配線部２０から電気的に縁切りされているので、
ＲＡＭ３１内のデータに悪影響を与えることがない。特
に、上記のにように抵抗アレイ３２を設ける場合は、以
下に示す理由によりデータ保護を図る上でより一層好ま
しいものになる。即ち第２の配線部３０を第１の配線部
２０から切り離すと、信号ラインが高インピーダンスと
なり、ＲＡＭ３１がノイズや静電気の悪影響を受けるお
それがあるが、抵抗アレイ３２を設けると、これが信号
ラインをプルダウン（或はプリアップ）するので、かか
る悪影響を確実に排除できるからである。
０に沿って切断し、第２の配線部３０を第１の配線部２
０から切り離す。このとき、ＲＡＭ３１は上記のように
第１の配線部２０から電気的に縁切りされているので、
ＲＡＭ３１内のデータに悪影響を与えることがない。特
に、上記のにように抵抗アレイ３２を設ける場合は、以
下に示す理由によりデータ保護を図る上でより一層好ま
しいものになる。即ち第２の配線部３０を第１の配線部
２０から切り離すと、信号ラインが高インピーダンスと
なり、ＲＡＭ３１がノイズや静電気の悪影響を受けるお
それがあるが、抵抗アレイ３２を設けると、これが信号
ラインをプルダウン（或はプリアップ）するので、かか
る悪影響を確実に排除できるからである。
【００２７】第２の配線部３０を第１の配線部２０から
切り離すと、次にコネクタ６０にデータ救出用の外部機
器（図示せず）を接続する。続いて、スイッチ３４をオ
フし、ＲＡＭ３１にコントロール信号゛０゛を与え、Ｒ
ＡＭ３１を選択状態にする。これにより、コネクタ６０
を介してＲＡＭ３１と外部機器とが電気的に接続され
る。
切り離すと、次にコネクタ６０にデータ救出用の外部機
器（図示せず）を接続する。続いて、スイッチ３４をオ
フし、ＲＡＭ３１にコントロール信号゛０゛を与え、Ｒ
ＡＭ３１を選択状態にする。これにより、コネクタ６０
を介してＲＡＭ３１と外部機器とが電気的に接続され
る。
【００２８】そうすると、外部機器がＲＡＭ３１に蓄積
されたデータの読み出しを行い、これによりＲＡＭ３１
内のデータの転送が行われる。即ち、データの救出動作
が行われる。なお、上記実施例ではミシン目４０により
第１の配線部２０と第２の配線部３０とを切り離し可能
に連結したが、別のコネクタにより切り離し可能に連結
することにしてもよい。
されたデータの読み出しを行い、これによりＲＡＭ３１
内のデータの転送が行われる。即ち、データの救出動作
が行われる。なお、上記実施例ではミシン目４０により
第１の配線部２０と第２の配線部３０とを切り離し可能
に連結したが、別のコネクタにより切り離し可能に連結
することにしてもよい。
【００２９】図２は、本発明データ救出システムのシス
テム構成を示し、このシステムはプリント配線板１０と
該プリント配線板１０に設けられたコネクタ６０に接続
されるデータ救出装置８０とで構成される。
テム構成を示し、このシステムはプリント配線板１０と
該プリント配線板１０に設けられたコネクタ６０に接続
されるデータ救出装置８０とで構成される。
【００３０】プリント配線板１０の構成については、上
記実施例のものと略同様であるので、対応する部分に同
一の番号を付し、以下に異なる部分のみについて説明す
る。本実施例において、ＲＡＭ３１はデータ救出装置８
０が接続されるコネクタ（雄コネクタ）６０とＭＯＳゲ
ート３６を介して接続されている。なお、本実施例にお
いては、第２の配線部３０に抵抗アレイ３２、スイッチ
３３、３４は設けられず、これらに相当するものはデー
タ救出装置８０に設けられる。
記実施例のものと略同様であるので、対応する部分に同
一の番号を付し、以下に異なる部分のみについて説明す
る。本実施例において、ＲＡＭ３１はデータ救出装置８
０が接続されるコネクタ（雄コネクタ）６０とＭＯＳゲ
ート３６を介して接続されている。なお、本実施例にお
いては、第２の配線部３０に抵抗アレイ３２、スイッチ
３３、３４は設けられず、これらに相当するものはデー
タ救出装置８０に設けられる。
【００３１】データ救出装置８０は、ＲＡＭ３１にバッ
クアップ用電源を印加するバックアップ手段と、ＭＯＳ
ゲート３６を゛１゛（オン）の状態と゛０゛（オフ）の
状態に切換えこれによりＲＡＭ３１を非選択状態と選択
状態とにわたって切り換える切換手段と、ＲＡＭ３１に
対してデータ転送を行わせる転送指令手段とを備えてい
る。なお、データ救出装置８０の端縁部にはコネクタ６
０に接続される雌コネクタ７０が設けられている。上記
バックアップ手段は直流電源８１と電源用スイッチ８２
とで構成され、雌コネクタ７０をコネクタ６０に接続す
ると、電源用スイッチ８２がオンされ、直流電源８１か
らＲＡＭ３１にバックアップ用電圧が印加されるように
なっている。
クアップ用電源を印加するバックアップ手段と、ＭＯＳ
ゲート３６を゛１゛（オン）の状態と゛０゛（オフ）の
状態に切換えこれによりＲＡＭ３１を非選択状態と選択
状態とにわたって切り換える切換手段と、ＲＡＭ３１に
対してデータ転送を行わせる転送指令手段とを備えてい
る。なお、データ救出装置８０の端縁部にはコネクタ６
０に接続される雌コネクタ７０が設けられている。上記
バックアップ手段は直流電源８１と電源用スイッチ８２
とで構成され、雌コネクタ７０をコネクタ６０に接続す
ると、電源用スイッチ８２がオンされ、直流電源８１か
らＲＡＭ３１にバックアップ用電圧が印加されるように
なっている。
【００３２】切換手段は、カウンタ８３とラツチ回路８
５とで構成される。カウンタ８３は、電源用スイッチ８
２がオンされ、ＲＡＭ３１がバックアップされると、こ
れと同時にカウントアップを開始し、カウントアップ値
（カウントアップ時間）が所定値になると、カウントア
ップ出力゛１゛をラッチ回路８５に与える。そうする
と、ラッチ回路８５がラッチされ、ＭＯＳゲート３６が
゛１゛の状態にセットされる。これによりＲＡＭ３１が
非選択状態になる。
５とで構成される。カウンタ８３は、電源用スイッチ８
２がオンされ、ＲＡＭ３１がバックアップされると、こ
れと同時にカウントアップを開始し、カウントアップ値
（カウントアップ時間）が所定値になると、カウントア
ップ出力゛１゛をラッチ回路８５に与える。そうする
と、ラッチ回路８５がラッチされ、ＭＯＳゲート３６が
゛１゛の状態にセットされる。これによりＲＡＭ３１が
非選択状態になる。
【００３３】また、転送指令手段はカウンタ８３に接続
されたカウンタ８４、ＡＮＤゲート８７およびラッチ回
路８６とで構成される。ＡＮＤゲート８７の一方端子は
カウンタ８４に接続され、他方端子はラッチ回路８５に
接続されている。カウンタ８４はＲＡＭ３１の非選択が
開始された時点からカウントアップを開始し、カウント
アップ値が所定値になるとＡＮＤゲート８７の一方端子
にカウントアップ出力゛１゛を与える。ＡＮＤゲート８
７はカウンタ８４およびラッチ回路８５からの出力が共
に゛１゛になると、ラッチ回路８６を゛１゛の状態にセ
ットする。これにより、ラッチ回路８６からＲＡＭ３１
にデータ転送指令が発せられ、ＲＡＭ３１に蓄積された
データが読み出され、データ救出装置８０の図示しない
メモリ部に転送される。
されたカウンタ８４、ＡＮＤゲート８７およびラッチ回
路８６とで構成される。ＡＮＤゲート８７の一方端子は
カウンタ８４に接続され、他方端子はラッチ回路８５に
接続されている。カウンタ８４はＲＡＭ３１の非選択が
開始された時点からカウントアップを開始し、カウント
アップ値が所定値になるとＡＮＤゲート８７の一方端子
にカウントアップ出力゛１゛を与える。ＡＮＤゲート８
７はカウンタ８４およびラッチ回路８５からの出力が共
に゛１゛になると、ラッチ回路８６を゛１゛の状態にセ
ットする。これにより、ラッチ回路８６からＲＡＭ３１
にデータ転送指令が発せられ、ＲＡＭ３１に蓄積された
データが読み出され、データ救出装置８０の図示しない
メモリ部に転送される。
【００３４】データ転送が終了すると、データ救出装置
の受信側からラッチ回路８６にリセット信号Ｒが与えら
れる。これによりラッチ回路８６が゛０゛の状態にセッ
トされ、転送命令が解除される。転送動作が終了すると
ＲＡＭ３１は選択状態に切換えられる。
の受信側からラッチ回路８６にリセット信号Ｒが与えら
れる。これによりラッチ回路８６が゛０゛の状態にセッ
トされ、転送命令が解除される。転送動作が終了すると
ＲＡＭ３１は選択状態に切換えられる。
【００３５】なお、本実施例においては、第２の配線部
３０の切り離しは転送後に行ってもよいし、転送動作中
に行ってもよい。そして、切り離した場合の信号ライン
の高インピーダンス化に伴う悪影響を上記実施例同様に
抵抗アレイ３２が排除するようになっている。
３０の切り離しは転送後に行ってもよいし、転送動作中
に行ってもよい。そして、切り離した場合の信号ライン
の高インピーダンス化に伴う悪影響を上記実施例同様に
抵抗アレイ３２が排除するようになっている。
【００３６】本実施例によれば、プリント配線板側にス
イッチ、電源、抵抗アレイ等の部品を配置する必要がな
いので、プリント配線板のコストダウンを図る上で都合
のよいものになる。また、データ救出手順を自動的に行
えるので、手順ミスによるデータ破壊を確実に防止でき
る。
イッチ、電源、抵抗アレイ等の部品を配置する必要がな
いので、プリント配線板のコストダウンを図る上で都合
のよいものになる。また、データ救出手順を自動的に行
えるので、手順ミスによるデータ破壊を確実に防止でき
る。
【００３７】なお、本実施例においても、別のコネクタ
により第１の配線部２０と第２の配線部３０とを切り離
し可能に接続する構成をとることもできる。
により第１の配線部２０と第２の配線部３０とを切り離
し可能に接続する構成をとることもできる。
【００３８】
【発明の効果】請求項１記載のプリント配線板によれ
ば、第２の配線部にデータ救出用の外部機器を接続すれ
ば、データ破壊を発生することなくメモリ素子に蓄積さ
れたデータを確実に救出することができる。また、特に
請求項２記載のプリント配線板によれば、安価かつ簡単
な構造で第２の配線部を第１の配線部から切り離せる利
点がある。
ば、第２の配線部にデータ救出用の外部機器を接続すれ
ば、データ破壊を発生することなくメモリ素子に蓄積さ
れたデータを確実に救出することができる。また、特に
請求項２記載のプリント配線板によれば、安価かつ簡単
な構造で第２の配線部を第１の配線部から切り離せる利
点がある。
【００３９】また、特に請求項３記載のプリント配線板
によれば第２の配線部とデータ救出用の外部機器との接
続が簡単に行える利点かがある。また、特に請求項３記
載のプリント配線板によればデータ救出を更に一層確実
に行える利点がある。
によれば第２の配線部とデータ救出用の外部機器との接
続が簡単に行える利点かがある。また、特に請求項３記
載のプリント配線板によればデータ救出を更に一層確実
に行える利点がある。
【００４０】請求項５記載のデータ救出システムによれ
ば、データ救出手順が自動的に行われるので、その分よ
り確実なデータ救出が可能になる。また、プリント配線
板のコストダウンを図るうえで都合のよいものになる。
ば、データ救出手順が自動的に行われるので、その分よ
り確実なデータ救出が可能になる。また、プリント配線
板のコストダウンを図るうえで都合のよいものになる。
【図１】本発明プリント配線板を示す平面図。
【図２】本発明データ救出システムのシステム構成を示
す面図。
す面図。
【図３】従来のプリント配線板の一例を示す平面図。
【図４】従来のプリント配線板の他の例を示す平面図。
１０ プリント配線板 ２０ 第１の配線部 ２１ ＣＰＵ ３０ 第２の配線部 ３１ ＲＡＭ ３２ 抵抗アレイ ３３，３４ スイッチ ３５ バックアップ電源 ４０ ミシン目 ６０ コネクタ ８０ データ救出装置 ８１ バックアップ電源 ８２ 電源スイッチ ８５，８６ ラッチ回路 ８７ ＡＮＤゲート ８８ 抵抗アレイ
Claims (6)
- 【請求項１】 制御素子及び周辺素子が実装された第１
の配線部と、メモリ素子が実装された第２の配線部が切
り離し可能に連結され、かつ該第１の配線部に該メモリ
素子をバックアップするバックアップ電源と、該メモリ
素子の選択・非選択を切換えるスイッチ手段とが形成さ
れたプリント配線板。 - 【請求項２】 前記第１の配線部と、前記第２の配線部
とがミシン目で切り離し可能に連結された請求項１記載
のプリント配線板。 - 【請求項３】 前記第２の配線部にデータ救出装置との
接続を行うコネクタが形成された請求項１記載のプリン
ト配線板。 - 【請求項４】 前記第２の配線部に、切り離し後の信号
ラインの高インピーダンス化を抑止する抵抗アレイが形
成されている請求項１記載のプリント配線板。 - 【請求項５】 制御素子及び周辺素子が実装された第１
の配線部及びメモリ素子が実装された第２の配線部が切
り離し可能に連結されたプリント配線板と、該第２の配
線部に設けられたコネクタと、 該コネクタに接続され該メモリ素子を選択・非選択させ
るスイッチ手段、該メモリ素子をバックアップするバッ
クアップ電源及び該メモリ素子にデータ転送指令を発す
る転送指令手段が形成されたデータ救出手段と、を備え
たデータ救出システム。 - 【請求項６】 前記第１の配線部と、前記第２の配線部
とがミシン目で切り放し可能に連結された請求項５記載
のデータ救出システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235073A JPH0573439A (ja) | 1991-09-13 | 1991-09-13 | プリント配線板及びデータ救出システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3235073A JPH0573439A (ja) | 1991-09-13 | 1991-09-13 | プリント配線板及びデータ救出システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0573439A true JPH0573439A (ja) | 1993-03-26 |
Family
ID=16980668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3235073A Withdrawn JPH0573439A (ja) | 1991-09-13 | 1991-09-13 | プリント配線板及びデータ救出システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0573439A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014081700A (ja) * | 2012-10-15 | 2014-05-08 | Fuji Electric Co Ltd | プログラマブルコントローラ、プログラマブルコントローラのデータバックアップ方法、プログラマブルコントローラの起動方法 |
| CN108347830A (zh) * | 2018-02-10 | 2018-07-31 | 赵晓月 | 一种用于cpu二次封装的辅助装置及方法 |
-
1991
- 1991-09-13 JP JP3235073A patent/JPH0573439A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014081700A (ja) * | 2012-10-15 | 2014-05-08 | Fuji Electric Co Ltd | プログラマブルコントローラ、プログラマブルコントローラのデータバックアップ方法、プログラマブルコントローラの起動方法 |
| CN108347830A (zh) * | 2018-02-10 | 2018-07-31 | 赵晓月 | 一种用于cpu二次封装的辅助装置及方法 |
| CN108347830B (zh) * | 2018-02-10 | 2019-09-10 | 周伟冬 | 一种用于cpu二次封装的辅助装置及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0426663B1 (en) | Apparatus for defined switching of a microcomputer to standby mode | |
| JP3015388B2 (ja) | 電源用モノリシック集積回路 | |
| US5359728A (en) | Data integrity assurance in a disk drive upon a power failure | |
| US5304987A (en) | Board removal detection circuit | |
| JPS6227843A (ja) | 電子装置 | |
| JPH0573439A (ja) | プリント配線板及びデータ救出システム | |
| JP2732520B2 (ja) | 異常検出装置 | |
| JP3777562B2 (ja) | 伝送装置 | |
| JPH0765908A (ja) | ロボット等の非常停止回路 | |
| JPS61281317A (ja) | 増設メモリカ−トリツジの使用可能な電子機器 | |
| JPH04116783A (ja) | Ｉｃカードの電源回路装置及びｉｃカード | |
| JP2589143B2 (ja) | オプションｒｏｍ担体の装着方式 | |
| JPH02199520A (ja) | リセット制御方式 | |
| JPH0632403B2 (ja) | ボ−ドの接続装置 | |
| JP3269291B2 (ja) | 活線挿抜方式 | |
| JPH0863566A (ja) | メモリカード誤動作防止装置 | |
| JPH0944271A (ja) | コネクタ不正接続保護機能付き電源制御回路 | |
| JPS6091431A (ja) | メモリセルの補助電源動作チエツク回路 | |
| JP2833009B2 (ja) | 共通バスの終端抵抗の実装方式およびバス拡張方式 | |
| JPS61134826A (ja) | バスライン装置 | |
| JPS5936494B2 (ja) | 電子部品への電池接続方法 | |
| JPS6211917A (ja) | 電子計算機 | |
| JPH0421143A (ja) | Ｒａｍのリセット保護回路 | |
| JPH06222860A (ja) | 電子回路部品の活線脱着方法 | |
| JPH0433166B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |