JPH06222860A - 電子回路部品の活線脱着方法 - Google Patents

Abstract

(57)【要約】 【目的】 活線中に電子回路部品を装着しても絶対にデ
−タを破壊する恐れのない電子回路部品の活線脱着方法
を提供すること。 【構成】 デ−タ処理装置から信号線ＳＢを経て入力さ
れるパワオンリセット信号が入力されず，電子回路部品
１から信号線ＳＣを経て入力されるパワオンリセット信
号が入力すると，スイッチ手段２をデ−タの授受禁止状
態にし，また，信号線ＳＢからのパワオンリセット信号
と信号線ＳＣからのパワオンリセット信号ＳＣとが入力
するとスイッチ手段２をデ−タの授受許可状態にし，ス
イッチ手段２がデ−タの授受許可状態で信号線ＳＢから
のパワオンリセット信号と信号線ＳＣからのパワオンリ
セット信号のいずれもが入力されていない場合には電子
回路部品１のデ−タの授受許可表示をしてデ−タの授受
を許可するようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はプログラムコントロ−
ラ等，複数のそれぞれが電子回路等を形成させたプリン
ト板等の電子回路部品を備えたデ−タ処理装置における
電子回路部品の脱着方法に係り，特に，これら複数の電
子回路部品の内の任意の電子回路部品を，そのデ−タ処
理装置の内部回路において処理中の処理デ−タを破壊す
ることなくそのコネクタに対して活線脱着することがで
きる電子回路部品の活線脱着方法に関する。

【０００２】

【従来の技術】近時，多くの産業機械の制御や計測処理
には，例えば，プログラムコントロ−ラ等の複合した電
子回路を備えたデ−タ処理装置が使用されている。これ
らの複合した電子回路を備えた各種用途のデ−タ処理装
置において，その装置の機能を構成する回路は複数のプ
リント板等の電子回路部品を脱着可能に構成した単位装
置（以下カ−ドと略称する）に適切に分割し，各カ−ド
に設けたコネクタを，これら各カ−ドに分割した回路を
相互に接続するマザ−ボ−ド等に設けたコネクタ回路に
挿入し，結合するようにしている。上述のように複数の
カ−ドを備え，本発明を適用するデ−タ処理装置は一般
に図２に示すように構成されている。図２において，２
０は複数のカ−ドを収める外箱であって，外箱２０には
複数のカ−ドを収めるために，各カ−ドに対応するガイ
ド２１とコネクタ２５が設けられ，コネクタ２５の背部
にはマザ−ボ−ド等のコネクタ回路２６が設けられてい
る。また，外箱２０にはこの外箱を所定のラック等に装
着するためのつば２７にねじ孔２８が所定数設けられて
いる。上述したカ−ドの中には，調整や点検等のために
全体装置を作動させながら，即ち，活線のままで脱着す
る必要性のあるカ−ドがある。なお，図２には本発明に
基づく活線脱着方法を適用したカ−ドの符号を括弧を外
してして示す，従来のカ−ドの符号は括弧を付して示し
ている。即ち，１ＡＯは複数のカ−ドの内の活線で脱着
する可能性のある従来のカ−ドの内の任意の１枚を示し
ている。１Ａ_Kはその他のカ−ドの１枚を示している。

【０００３】図２において，１ＡＯは外箱２０から外し
た状態を示していて，上記活線で脱着する可能性のある
カ−ド１ＡＯには，各種電子回路を形成させた電子回路
部品の一種であるプリント板（以下プリント板と称す）
１Ａ₁と，外箱２０からこのカ−ド１ＡＯを活線で抜き
取りたい時に操作するスイッチ１Ａ₃とデ−タ授受（以
下アクセスと称す）中またはカ−ド抜き取り禁止を示す
ランプ１Ａ₄がパネル１Ａ₂に設けられている。また，カ
−ド１ＡＯにおいて，１Ａ₅は上記外箱２０に装着した
コネクタ２５に対応するカ−ドのコネクタ部である。上
記の構造において，カ−ド１ＡＯに備えた電子回路とそ
の他の電子回路との間がアクセス中，または，その他の
カ−ド抜き取りを禁止する状態の場合には，このカ−ド
内部に構成した電子回路の働きによって上記ランプ１Ａ
₄が点灯するようにしている。ランプ１Ａ₄が点灯してい
てこのカ−ド１ＡＯを活線で抜き取りたい時にはスイッ
チ１Ａ₃を操作し，ランプ１Ａ₄が消灯しているのを確認
してカ−ド１ＡＯを抜き取る。即ち，このデ−タ処理装
置が作動中，即ち，活線でカ−ド１ＡＯを外箱のコネク
タ２５から抜き取る場合はランプ１Ａ₄が消灯している
のを確認しておこなっている。

【０００４】上述の機能を構成する従来のカ−ド１ＡＯ
に設けた回路例を図３によって説明する。図３はハイロ
ジックのディジタル回路で構成されている。図３におい
て，２はクリア入力端子及びプリセット入力端子を備え
たスイッチ手段の主体回路であるＤフリップフロップ回
路である。このＤフリップフロップ回路２がセットされ
ると，このカ−ドはアクセス許可状態になる。即ち，こ
のＤフリップフロップ回路２がリセットされると，この
カ−ドの抜き取りが許可される。前述したスイッチ１Ａ
₃の接点信号は，図に示さないチャタリング防止等の作
用をする処理回路を経て信号線ＳＡによってこのＤフリ
ップフロップ回路２のクロック入力端子ＣＬＫに入力す
るように接続されている。また，Ｄフリップフロップ回
路２のリセット端子Ｒには所定のリセット入力信号線Ｓ
Ｒが接続し，プリセット端子Ｐにはこのカ−ド１ＡＯに
設けられたパワオンリセット機能から出力される信号伝
送線ＳＣが接続している。従って，このカ−ド１ＡＯ自
体の内部回路がパワオンリセット信号を出力している場
合には，このパワオンリセット信号が，このＤフリップ
フロップ回路２のプリセット入力端子Ｐに信号線ＳＣか
ら入力し，Ｄフリップフロップ回路２はセットされる。
Ｄフリップフロップ回路２の出力端子Ｑの逆出力を出す
逆出力端子ＵＱは自分自身の入力端子Ｄに接続されてい
る。

【０００５】Ｄフリップフロップ回路２のＱ端子はトラ
ンスペアレント機能を備えたラッチ回路３の入力端子Ｄ
に接続されている。このラッチ回路３のラッチエネ−ブ
ル入力端子Ｇには，このカ−ド１ＡＯがアクセス中であ
ることを示す信号，例えば，このカ−ド１ＡＯを備えた
デ−タ処理装置の主回路である中央デ−タ処理回路等か
らのリ−ド信号またはライト信号が存在するときにハイ
にセットされる信号線ＳＤから，インバ−タ回路４を経
由して入力している。即ち，アクセス中には，このラッ
チエネ−ブル入力端子Ｇにはロウ信号が入力し，アクセ
ス中でないときには，この入力端子Ｇにはハイ信号が入
力する。このラッチ回路３の出力端子Ｑは分岐して，ひ
とつの出力信号線ＯＡはパネル１Ａ₂に設けらたランプ
１Ａ₄を点灯させる図示しない点灯回路に接続されてい
る。また，分岐した他の出力は２入力アンド回路５のひ
とつの入力端子に接続されている。この２入力アンド回
路５の他の入力端子には，このカ−ド１ＡＯに備えられ
た回路にアクセスされるとハイになる前述した信号線Ｓ
Ｄを接続している。この２入力アンド回路５の出力回路
は信号線ＯＢとして，このカ−ド１ＡＯの内部回路に接
続するバスインタフェ−ス回路（図示せず）とバスライ
ンとの接続を入り切りするゲ−ト機能を備えた図示しな
いバッファ回路に接続されている。

【０００６】上述した電子回路は次のような動作を実行
する。デ−タ処理装置の中央デ−タ処理回路（図示せ
ず）から所定条件で出力されるリセット信号が信号線Ｓ
ＲからこのＤフリップフロップ回路２のＲ端子に入力す
ると，Ｄフリップフロップ回路２はリセットされて出力
Ｑ端子がロウの状態になる。Ｒ端子に接続する信号線Ｓ
Ｒを欠いたデ−タ処理装置もある。上述した信号線ＳＲ
からのリセット信号がなく，このカ−ド１ＡＯ自体の内
部回路からのパワオンリセット信号がハイになると，こ
のＤフリップフロップ回路２のプリセット端子Ｐがハイ
になってＤフリップフロップ回路２はセットされ出力端
子Ｑがハイになる。通常はデ−タ処理装置の作動開始時
においてはアクセスされていないので信号線ＳＤがロウ
である。従って，トランスペアレント機能を備えたラッ
チ回路３のラッチエネ−ブル入力端子Ｇはハイに維持さ
れている。従って，Ｄフリップフロップ回路２がセット
されて出力端子Ｑがハイになるとこのラッチ回路３の入
力端子Ｄはハイになるので，その出力端子Ｑはハイにな
る。従って，ランプ１Ａ₄が点灯してこのカ−ド１ＡＯ
を活線のまま抜き取ることを禁止表示する。しかし，信
号線ＳＤがロウなので信号線ＯＢはロウに維持され，図
示しないバスインタフェ−ス回路とバスラインとの接続
は切られている。いま，前述した図示しない中央デ−タ
処理装置が例えば，ライト信号を出すと信号線ＳＤがハ
イになる。インバ−タ回路４によってラッチ回路３のラ
ッチエネ−ブル入力端子Ｇがロウになるが，それまでの
入力端子Ｄがハイであったので，その出力端子Ｑはハイ
を維持する。従って，ランプ１Ａ₄は点灯したままであ
る。また，２入力アンド回路５の入力はラッチ回路３の
出力端子Ｑがハイであり，信号線ＳＤがハイになるの
で，この２入力アンド回路５の出力はハイになる。即
ち，信号線ＯＢがハイになるので図示しないバスインタ
フェ−ス回路が作動され，上記中央デ−タ処理装置から
のライト信号が実行される。

【０００７】このようなアクセス中に作業者が所定のカ
−ドを抜き取るためにそのカ−ド１ＡＯのスイッチ１Ａ
₃を操作すると信号線ＳＡがハイになる。Ｄフリップフ
ロップ回路２の入力端子Ｄにはその逆出力端子ＵＱが接
続されているのでロウが入力している。従って，このＤ
フリップフロップ回路２のクロック入力端子ＣＬＫがハ
イになると，反転して出力端子Ｑはロウになる。しかし
ながら，アクセス中で信号線ＳＤがハイなのでラッチ回
路３はそのラッチエネ−ブル入力端子Ｇがロウに維持さ
れていて反転しない。従って，このラッチ回路３の出力
端子Ｑはハイのままである。従って，ランプ１Ａ₄の点
灯が維持され，信号線ＯＢがハイに維持されるので，図
示しないバスインタフェ−ス回路の作動が継続される。
このカ−ド１ＡＯへのアクセスが完了すると信号線ＳＤ
がロウになるので，ラッチ回路３のラッチエネ−ブル入
力端子Ｇがハイになる。このラッチ回路３の入力端子Ｄ
は前述したようにロウになっている。従って，ラッチエ
ネ−ブル入力端子Ｇがハイになるとこのラッチ回路３の
出力端子Ｑはロウに変換される。従って，信号線ＯＡが
ロウになってランプ１Ａ₄は消灯する。また，２入力ア
ンド回路５の一つの入力回路がロウになるので，再びア
クセス信号が入って信号線ＳＤがハイになっても信号線
ＯＢはハイにならない。従って，図示しないバスインタ
フェ−ス回路の作動が実行されないので，作業者がラン
プ１Ａ₄の消灯を見てこのカ−ド１ＡＯを抜き取っても
デ−タは伝送されず，デ−タが破損することはない。

【０００８】作業者が抜き取ったカ−ド１ＡＯを再び所
定のコネクタ２５に装着してこのカ−ド１ＡＯ自体の内
部回路が作動可能になり，パワオンリセット信号が出力
されてハイになると，図示しない中央デ−タ処理装置か
らのリセット信号線ＳＲはロウのままで信号線ＳＣがハ
イになる。従ってＤフリップフロップ回路２のプリセッ
ト入力端子Ｐがハイになるので，このＤフリップフロッ
プ回路２はセットされて出力端子Ｑがハイになる。アク
セス信号がなく信号線ＳＤがロウであると，ラッチ回路
３のラッチエネ−ブル入力端子Ｇはハイである。従っ
て，このラッチ回路３の出力端子Ｑはハイになる。従っ
て，信号線ＯＡがハイになってランプ１Ａ₄は点灯し，
作業者の抜き取り作業を禁止する。また，２入力アンド
回路５への入力信号がハイになるので，このカ−ド１Ａ
Ｏがアクセスされて信号線ＳＤがハイになると，信号線
ＯＢがハイになってアクセスが実行される。

【０００９】

【発明が解決しようとする課題】ところで，上述の回路
で活線中にカ−ドを抜き取る場合，ランプ１Ａ₄が消灯
していれば，これらの電子回路中のデ−タを破壊する恐
れはない。しかしながら，抜いていたカ−ド１ＡＯを外
箱２０に収めようとして，カ−ド１ＡＯのコネクタ１Ａ
₅が外箱２０のコネクタ２５と接触するタイミングに中
央デ−タ処理装置（図示せず）から何らかの動作信号が
入力してアクセス信号線ＳＤから入力があると，カ−ド
１ＡＯのコネクタ１Ａ₅がコネクタ２５と接触するとこ
のカ−ド１ＡＯのパワオンリセット信号線ＳＣによって
Ｄフリップフロップ回路２がプリセットされて出力端子
Ｑがハイになる。この場合，Ｄフリップフロップ回路２
の動作時間，ラッチ回路３の動作時間等の関係で，ラッ
チ回路３の出力端子Ｑの出力状態が特定されず，従って
信号線ＯＢの出力信号が変動して中央デ−タ処理回路
（図示せず）から出力されたアクセス動作を中断し，時
には伝送中のデ−タを破壊する恐れがあった。本発明
は，上記従来の課題（問題点）を解決するようにした電
子回路部品の活線脱着方法を提供することを目的として
いる。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に，本発明における電子回路部品（カ−ド）の活線脱着
方法においては，デ−タ授受（アクセス）の許可状態，
禁止状態を切り換えるスイッチ手段と，このスイッチ手
段が禁止状態であり，デ−タ授受（アクセス）でない場
合には脱着可能であることを表示する電子回路部品の活
線脱着方法において，デ−タ処理装置に設けたパワオン
リセット信号が入力されず，この電子回路部品（カ−
ド）に設けたパワオンリセット信号が入力するとスイッ
チ手段を禁止状態にし，デ−タ処理装置に設けたパワオ
ンリセット信号とこの電子回路部品（カ−ド）に設けた
パワオンリセット信号とが入力するとスイッチ手段を許
可状態にし，スイッチ手段が許可状態でデ−タ処理装置
に設けたパワオンリセット信号とこの電子回路部品に設
けたパワオンリセット信号のいずれもが入力されていな
い場合には電子回路部品の脱着禁止表示をしてデ−タ授
受（アクセス）を許可するようにした。

【００１１】

【作用】上述のように構成したので，本発明における電
子回路部品（カ−ド）の活線脱着方法によると所望の電
子回路部品（カ−ド）を抜き取る前にその電子回路部品
（カ−ド）をデ−タ授受（アクセス）不能状態に維持で
きる。また，電子回路部品（カ−ド）装着時にその電子
回路部品（カ−ド）をデ−タ授受（アクセス）不能状態
に維持できる。従って，その電子回路部品（カ−ド）の
脱着作業中に外部回路からデ−タ授受要求（アクセス）
されても，この電子回路部品（カ−ド）へのデ−タ授受
（アクセス）信号が遮断されるので，デ−タが破壊され
ることはない。また，表示を見て抜き取り作業を行なう
のでデ−タが破壊することはない。

【００１２】

【実施例】次に，この発明に基づく実施例の詳細を図
１，図２を参照し詳細に説明する。図１は本発明に基づ
く，プリント板等の電子回路部品を脱着可能に構成した
単位装置（以下カ−ドと略称する）の活線脱着方法を説
明するブロック回路図であって，従来の技術で示した図
３と同等の要素，装置は同一の符号を使用しており，そ
の説明は省略する。図２は，従来の技術で示したよう
に，本発明に基づくカ−ドの脱着方法を適用したカ−ド
の１例と，この回路を収める外箱の１例の斜視図を示し
ている。図２においては，従来の説明において括弧内の
符号で示したカ−ドを本発明を適用したカ−ドを括弧外
の符号で示した以外全体構成は従来の技術と同一に説明
できるので，その説明は省略する。

【００１３】次に，カ−ド１Ａに含まれるプリント板１
に形成される内部回路の内，従来の技術で図３において
示した回路構成に本発明を適用した回路部１Ｃを記載し
た図１によって説明する。図１において，本発明を適用
したカ−ド１Ａを備えたデ−タ処理装置における主回
路，例えば図示しないＣＰＵまたはＣＰＵに付帯する回
路から，電源投入時に短時間，例えば１秒間ハイが継続
するパワオンリセット信号が入力される。このパワオン
リセット信号を入力する信号線ＳＢは，第１のインバ−
ト手段６を介して第１の２入力アンド回路７の一入力端
子に，また，直接，第２の２入力アンド回路８の一入力
端子に，さらに，第２のインバ−ト手段９を介して３入
力アンド回路１１の一入力端子にそれぞれ接続されてい
る。このカ−ド１Ａのパワオンリセット信号が入力する
信号線ＳＣが，第１の２入力アンド回路７の一入力端
子，第２の２入力アンド回路８の一入力端子，第３のイ
ンバ−ト手段１０を介して３入力アンド回路１１の一入
力端子にそれぞれ接続されている。前述した第１の２入
力アンド回路７の出力端子はＤフリップフロップ回路２
のリセット端子Ｒに，第２の２入力アンド回路８の出力
端子はＤフリップフロップ回路２のプリセット端子Ｐに
それぞれ接続されている。

【００１４】このＤフリップフロップ回路２の出力端子
Ｑはトランスペアレント機能を備えたラッチ回路３の入
力端子Ｄに接続されている。このラッチ回路３のラッチ
エネ−ブル入力端子Ｇには，このカ−ド１Ａがアクセス
された時にハイになる信号線ＳＤが，第４のインバ−ト
手段４を経由して接続されている。このラッチ回路３の
出力端子Ｑは前述した３入力アンド回路１１の一入力端
子に接続されている。３入力アンド回路１１の出力回路
は分岐して，一つの出力信号線ＯＡは前述したパネル１
Ａ₂に設けたランプ１Ａ₄を点灯させる図示しない点灯回
路に接続されてランプ信号を出力する。又，分岐した３
入力アンド回路１１の他の出力回路は第３の２入力アン
ド回路５の一つの入力端子に接続されている。この第３
の２入力アンド回路５の他の入力端子には，前述した信
号線ＳＤが接続されている。この第３の２入力アンド回
路５の出力回路は信号線ＯＢとして，このプリント板１
に形成された内部回路に接続するバスインタフェ−ス回
路（図示せず）とバスライン（図示せず）との接続を入
り切りするゲ−ト機能を備えた図示しないバッファ回路
に接続され，アクセス制御信号を出力する。

【００１５】次に図１によって上述した回路の作用を説
明する。このカ−ド１Ａを含むデ−タ処理装置に電源が
投入されて回路電圧が立ち上がると，このカ−ド１Ａを
備えたデ−タ処理装置における主回路，例えば，図示し
ないＣＰＵまたはＣＰＵに付帯する回路等から出力され
るパワオンリセット信号がハイになってこのカ−ド１Ａ
に入力し，かつ，このカ−ド１Ａ自体の内部回路がパワ
オンリセット信号が出力してハイになる。従って，Ｄフ
リップフロップ回路２のリセット端子Ｒはハイにならな
いがプリセット端子ＰがハイになってＤフリップフロッ
プ回路２はセットされる。従って，Ｄフリップフロップ
回路２の出力端子Ｑはハイ状態になる。通常はデ−タ処
理装置の作動開始時においては各カ−ドはアクセスされ
ていないので信号線ＳＤがロウである。従って，トラン
スペアレント機能を備えたラッチ回路３のラッチエネ−
ブル入力端子Ｇはハイに維持されている。従って，Ｄフ
リップフロップ回路２がセットされて出力端子Ｑがハイ
になると，このラッチ回路３の出力端子Ｑからはハイが
出力される。上述したカ−ド１Ａを備えたデ−タ処理装
置における主回路から出力されるパワオンリセット信号
とこのカ−ド１Ａ自体の内部回路が出力するパワオンリ
セット信号はいずれも短時間でロウに戻るので，その後
は信号線ＯＡがハイになり，ランプ１Ａ₄が点灯されて
このカ−ド１Ａを活線のまま抜き取ることを禁止表示す
る。しかし，信号線ＳＤがロウなので信号線ＯＢはロウ
に維持され，図示しないバスインタフェ−ス回路とバス
ラインとの接続は切られている。いま，前述した図示し
ないＣＰＵが例えばライト信号を出すと信号線ＳＤがハ
イになる。第４のインバ−ト手段４によってラッチ回路
３のラッチエネ−ブル入力端子Ｇがロウになるが，それ
までの入力端子Ｄがハイであったので，その出力端子Ｑ
はハイを維持する。従って，ランプ１Ａ₄は点灯したま
まである。また，第３の２入力アンド回路５の入力はラ
ッチ回路３の出力端子Ｑがハイであり，信号線ＳＤがハ
イになるので，第３の２入力アンド回路５の出力はハイ
になる。即ち，信号線ＯＢがハイになるので図示しない
バスインタフェ−ス回路が作動され，上記ＣＰＵからの
ライト信号が実行される。

【００１６】このようなアクセス中に作業者が所定のカ
−ドを抜き取るために，そのカ−ド１Ａのスイッチ１Ａ
₃を操作すると信号線ＳＡからハイが入力する。Ｄフリ
ップフロップ回路２の入力端子Ｄにはその逆出力端子Ｕ
Ｑが接続されているのでロウが入力しており，Ｄフリッ
プフロップ回路２のリセット端子Ｒ，プリセット端子Ｐ
ともに通常はロウなので，このＤフリップフロップ回路
２のクロック入力端子ＣＬＫがハイになると，出力端子
Ｑはハイから反転してロウになる。しかしながら，ラッ
チ回路３はそのラッチエネ−ブル入力端子Ｇがロウに維
持されているので，このラッチ回路３の出力端子Ｑはハ
イのままである。従って，ランプ１Ａ₄の点灯は維持さ
れ，信号線ＯＢもハイに維持されるので，図示しないバ
スインタフェ−ス回路の作動が継続される。上記カ−ド
１Ａへのアクセスが完了すると信号線ＳＤがロウになる
ので，ラッチ回路３のラッチエネ−ブル入力端子Ｇがハ
イになる。このラッチ回路３の入力端子Ｄは前述したよ
うにロウになっている。従って，ラッチエネ−ブル入力
端子Ｇがハイになるとこのラッチ回路３の出力端子Ｑは
ロウに変換される。従って，信号線ＯＡがロウになって
ランプ１Ａ₄は消灯する。又，第３の２入力アンド回路
５の一つの入力回路がロウになるので，再びアクセス信
号が入って信号線ＳＤがハイになっても信号線ＯＢはハ
イにならない。従って，図示しないバスインタフェ−ス
回路の作動が実行されないので，作業者がランプ１Ａ₄
の消灯を見てこのカ−ド１Ａを抜き取ってもアクセスは
実行されず，デ−タが破損することはない。

【００１７】作業者が抜き取ったカ−ド１Ａをこのカ−
ド１Ａを備えたデ−タ処理装置が作動中に再び所定のコ
ネクタ２５に装着すると，直ちに電源がこのカ−ド１Ａ
のプリント板１に形成された電子回路に供給されて内部
回路が作動可能になり，パワオンリセット信号を出力し
て信号線ＳＣがハイになる。しかしながら，信号線ＳＢ
はロウのままなので，第１の２入力アンド回路７の出
力，即ち，Ｄフリップフロップ回路２のリセット端子Ｒ
はハイになり，第２の２入力アンド回路８の出力，即
ち，Ｄフリップフロップ回路２のプリセット端子Ｐはロ
ウのままである。従って，Ｄフリップフロップ回路２は
リセットされ，出力端子Ｑはロウになる。上記カ−ド１
Ａがアクセスされていないと，信号線ＳＤがロウなの
で，ラッチ回路３のラッチエネ−ブル入力端子Ｇがハイ
であり，従って，ラッチ回路３の出力端子Ｑはロウにな
る。３入力アンド回路１１の３個の入力のうち少なくと
も１個のラッチ回路３からの入力がロウなので３入力ア
ンド回路１１の出力端子はロウであり，信号線ＯＡがロ
ウになってランプ１Ａ₄は消灯する。また，第３の２入
力アンド回路５の一つの入力端子がロウになるので，再
びアクセス信号がはいって信号線ＳＤがハイになっても
信号線ＯＢはハイにならず，前述したようにアクセスは
実行されない。従って，過渡状態であっても入力したア
クセスが実行されないので，デ−タが破損されることは
ない。作業者が抜き取ったカ−ド１Ａを，このカ−ド１
Ａを備えたデ−タ処理装置が作動中に再び所定のコネク
タ２５に装着する時に，このカ−ド１Ａがアクセスされ
ている場合には，信号線ＳＤがハイなので，ラッチ回路
３のラッチエネ−ブル入力端子Ｇがロウになる。しか
し，このラッチ回路３の機能によって電源投入時は出力
端子Ｑはロウに維持されるので，上述したようにこのア
クセスは実行されず，デ−タは破損されない。しかしな
がら，第４のインバ−ト手段４とラッチ回路３のラッチ
エネ−ブル入力端子Ｇとの間に２入力のオア回路（図示
しない）を接続し，この２入力オア回路の他の入力端子
に信号線ＳＣを接続することによって，少なくともこの
カ−ド１Ａ内部で出力するパワオンリセット信号が出力
されている間ラッチ回路３のラッチエネ−ブル入力端子
Ｇをハイにすることによって，前述したＤフリップフロ
ップ回路の出力端子Ｑのロウ状態を入力したラッチ回路
３の出力端子Ｑをロウに維持するようにすることも可能
である。

【００１８】カ−ド１Ａを装着したあと，このカ−ド１
Ａのパワオンリセット信号出力が完了したタイミング
で，図２に図示したスイッチ１Ａ₃を操作すると信号線
ＳＡがハイになる。Ｄフリップフロップ回路２の入力端
子Ｄにはその逆出力端子ＵＱが接続されているのでハイ
が入力しており，Ｄフリップフロップ回路２のリセット
端子Ｒ，プリセット端子Ｐともにロウなので，このＤフ
リップフロップ回路２のクロック入力端子ＣＬＫがハイ
になると，出力端子Ｑは反転してハイになる。上記カ−
ドＩＡへのアクセスがなく，または，アクセス動作がな
くなると，信号線ＳＤがロウになるので，ラッチ回路３
のラッチエネ−ブル入力端子Ｇがハイになる。このラッ
チ回路３の入力端子Ｄは前述したようにハイになってい
る。従って，ラッチエネ−ブル入力端子Ｇがハイになる
とこのラッチ回路３の出力端子Ｑはハイに変換される。
このデ−タ処理装置本体はすでに稼働中でパワオンリセ
ット信号は出力されていないので信号線ＳＢはロウであ
り，このカ−ド１Ａのパワオンリセット信号出力もすで
に完了しているので信号線ＳＣもロウである。従って，
３入力アンド回路１１の３入力は全てハイになるので，
３入力アンド回路１１の出力はハイになる。従って，出
力信号線ＯＡはハイになって，前記ランプ１Ａ₄が点灯
がされてこのカ−ド１Ａの活線脱着を禁止し，アクセス
信号を伝送する信号線ＳＤが入力する第３の２入力アン
ド回路５の一つの入力端子をハイにする。従って，この
カ−ド１Ａがアクセスされて信号線ＳＤがハイになる
と，第３の２入力アンド回路５の出力がハイになり信号
線ＯＢがハイになるので，図示しないバスインタフェ−
ス回路が作動され，アクセス信号は実行される。

【００１９】上述の説明は本発明についての各実施例そ
れぞれの基本回路構成と基本実施方法について説明した
ものであって，その他応用改変することが可能である。
例えば，１Ａは入力回路用または出力回路用カ−ドでな
くても活線脱着する可能性のあるカ−ドならば，どのよ
うなカ−ドにも適用が可能であり，そのカ−ドにはアナ
ログ回路またはディジタル回路または両者を含めたハイ
ブリッド回路であっても良い。また，本発明が適用され
る活線脱着する可能性のあるカ−ドを含む回路装置はど
のような規模，構造であっても適用が可能であることは
勿論である。また，回路動作をロウロジックにし，ま
た，Ｄフリップフロップのセット，リセット条件を逆に
しても良いことも当然である。また，スイッチ手段を構
成する回路として，クリア入力端子とプリセット入力端
子を備えたＤフリップフロップ回路にトランスペアレン
ト機能を備えたラッチ回路を組み合わせ使用するように
説明したが，本発明に基づく技術思想に従えば，どのよ
うな回路素子や要素部品を使用しても良く，所望の回路
をトランジスタその他の個々の回路素子を用いて構成す
るようにしても良い。また，各インバ−ト手段は単独の
インバ−タであっても，隣接するアンド回路素子に含ま
れるようにしても良い。

【００２０】また，カ−ドの脱着を許可する信号はラン
プを消灯するように説明したが，逆にランプを点灯する
ようにしても良い。また，表示手段は何らかの表示機能
を設ければランプである必要はなく，発光ダイオ−ドで
も液晶による表示でも良いことは勿論である。また，カ
−ドとコネクタ回路の関係も，直接，カ−ド同士を接続
する中間コネクタ，またはコネクタがカ−ドに設けたピ
ンとケ−ブルを接続したレセプタクルとによって構成さ
れる等，任意の構造のコネクタであっても良く，必ずし
も有接点である必要はない。また，カ−ド回路を脱着す
る相手回路もどのような構成回路であっても良い。また
脱着する電子回路部品をカ−ドと称したが，脱着するの
はカ−ド形態ではなく，脱着する電子回路部品がどのよ
うに構成され，どのような形状であっても本発明が適用
できることは言うまでもない。

【００２１】

【発明の効果】この発明における電子回路部品の活線脱
着方法は上述したように構成したので，次に示すような
優れた効果を有する。 従来のものと同様，所望の電子回路部品を抜き取る前
にランプの点灯状態を見て抜き取りが可能かどうかが確
認できる。 さらに，本発明では所望の電子回路部品を抜き取る前
にスイッチの操作によってその電子回路部品をデ−タ授
受不能状態に維持でき，その状態はランプの点灯状態を
見て確認でき，その電子回路部品の抜き取り作業中に外
部回路からデ−タが授受されても，この電子回路部品の
回路へのデ−タ授受信号が遮断されるので，デ−タが破
壊されることはなくなった。 また，所望の電子回路部品を抜き取る前に，スイッチ
の操作によってその電子回路部品をデ−タ授受不能状態
に維持しようとしても，その電子回路部品がデ−タ授受
中であればランプの点灯状態を見て確認できるから，こ
の電子回路部品の抜き取りを禁止するので，この電子回
路部品の回路へのデ−タ授受信号が遮断されることがな
く，デ−タが破壊されることはない。 なお，電子回路部品が外部回路とデ−タ授受中は従来
通りランプの点灯状態を見て抜き取り作業に入らないの
で，デ−タが破壊することはない。 また，電子回路部品装着の過渡時にデ−タの授受があ
っても確実にデ−タ授受の実行を禁止できるので，デ−
タが破壊されることはない。 さらに，電子回路部品装着後スイッチ操作によってデ
−タの授受が可能となった。

【図面の簡単な説明】

【図１】本発明による電子回路部品の活線脱着方法を説
明するための回路例を示すブロック回路図である。

【図２】本発明を適用するデ−タ処理装置の構成例を示
す斜視図である。

【図３】図１に示した実施例に対応する従来の電子回路
部品の活線脱着方法を説明するための回路例を示すブロ
ック回路図である。

【符号の説明】

１：電子回路部品（プリント板） １Ａ：プリント板等の電子回路部品を装着可能に構成し
た単位装置（カ−ド） １Ａ₄：表示手段（ランプ） １Ｃ：電子回路部品脱着装置部回路（カ−ド脱着装置部
回路） ２：スイッチ手段（Ｄフリップフロップ回路） ３：ラッチ回路 ４，６，９，１０：インバ−ト手段 ５，７，８：２入力アンド回路 １１：３入力アンド回路 ２０：外箱 ２５：コネクタ ２６：コネクタ回路（マザ−ボ−ド等の回路部品） ＳＡ：スイッチ信号入力信号線 ＳＢ：デ−タ処理装置パワオンリセット信号入力信号線 ＳＣ：電子回路部品パワオンリセット信号入力信号線
（カ−ドパワオンリセット信号入力信号線） ＳＤ：デ−タ授受信号入力信号線（アクセス信号入力信
号線） ＯＡ：表示手段表示出力信号線（ランプ点灯出力信号
線） ＯＢ：デ−タ授受制御信号出力信号線（アクセス信号出
力信号線）

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数のそれぞれに電子回路等を形成させ
   た電子回路部品と，当該複数の電子回路部品を相互に接
   続するためのコネクタ回路と，当該コネクタ回路と上記
   複数の電子回路部品を収納するコネクタ類を装着した外
   箱を有するデ−タ処理装置であって，上記一つの電子回
   路部品内回路と上記コネクタ回路を経由する所定回路と
   の間のデ−タ授受の許可状態，禁止状態を切り換えるス
   イッチ手段と，当該スイッチ手段が禁止状態であり，か
   つ，上記一つの電子回路部品と上記コネクタ回路を経由
   する所定回路との間でデ−タ授受を行っていない場合の
   み当該電子回路部品を上記コネクタ回路より脱着可能で
   あることを表示する手段とを備えた電子回路部品の活線
   脱着方法において，上記デ−タ処理装置で作成するパワ
   オンリセット信号が出力されていない条件で当該一つの
   電子回路部品内回路で作成されるパワオンリセット信号
   によって上記スイッチ手段を禁止状態にする手段と，上
   記デ−タ処理装置で作成するパワオンリセット信号と当
   該電子回路部品内回路で作成されるパワオンリセット信
   号との同時入力によって上記スイッチ手段を許可状態に
   する手段と，上記スイッチ手段が許可状態であり，上記
   デ−タ処理装置で作成されるパワオンリセット信号と当
   該電子回路部品内回路で作成されるパワオンリセット信
   号のいずれもが出力されていない場合には上記コネクタ
   回路との脱着禁止表示をしてデ−タ授受を許可する手段
   とを上記複数の電子回路部品の内，任意の電子回路部品
   それぞれに備え，上記デ−タ授受許可時以外に所望する
   電子回路部品を脱着することにより，デ−タを破壊する
   ことなく活線脱着するようにしたことを特徴とする電子
   回路部品の活線脱着方法。