JP3269291B2 - 活線挿抜方式 - Google Patents
活線挿抜方式Info
- Publication number
- JP3269291B2 JP3269291B2 JP27624894A JP27624894A JP3269291B2 JP 3269291 B2 JP3269291 B2 JP 3269291B2 JP 27624894 A JP27624894 A JP 27624894A JP 27624894 A JP27624894 A JP 27624894A JP 3269291 B2 JP3269291 B2 JP 3269291B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electronic circuit
- motherboard
- flip
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
く運用中の状態で、電子回路板を挿抜する方法に関す
る。
脱方式」がありこれを図2に示す。本方式によると、ボ
ード1上に設けたボード交換スイッチ2とクロック分配
回路3によりボード1挿抜時にダイナミック素子4への
クロックの供給を停止させ、低消費電流状態でボード1
を挿抜している。
下の課題がある。
2をボード1上に設けているため、ボード1挿入時には
コネクタ5とマザーボード間の長短長さの違うピンによ
りクロックを供給することを停止している。そのため、
接地端子が電源端子より先にコネクタ5へ確実に勘合し
なければならず、人手で行う挿入作業においては、長短
ピンだけでは、接地端子と電源端子のシーケンスを確実
に保てるとは限らない。また、該電子回路板内の素子破
壊や、回路の誤動作防止については何ら考慮されていな
かった。
板01は、CMOS回路02、コネクタ03などを搭載
したものである。
5、フリップフロップ05の出力に応じて該電子回路板
01内のCMOS回路02へのクロックの供給及び停止
を行うクロック分配回路06、フリップフロップ05の
出力に応じて信号レベルを固定したり、該電子回路板0
1内のCMOS回路02へリセット信号を送るデータ制
御回路07などを搭載したものである。
1抜取り時に、フリップフロップ05の出力をクロック
停止状態にし、クロックの供給を停止し、信号レベルを
固定し、リセット信号を電子回路板01内のCMOS回
路02へ連続的に送り、該電子回路板01を抜き取るよ
うにしている。また電子回路板01の挿入時にフリップ
フロップ05の出力はクロック停止状態になったままな
ので、新しい電子回路板01を挿入する時も、クロック
の供給は停止、信号レベルも固定、リセット信号も電子
回路板01内のCMOS回路02へ連続的に送られ続け
ており、電子回路板01挿入後、該フリップフロップ0
5の出力をクロック供給状態に切り替えるようにしてい
る。
プフロップ05をクロック停止状態にきり変え、低消費
電流状態で、該電子回路板01内のCMOS回路02の
ラッチアップを防止し、該電子回路板01の誤動作を防
止する電子回路板の活線挿抜が可能となる。
する。図において、01は電子回路板、02はCMOS
回路、03はコネクタ、04はマザーボード、05はフ
リップフロップ、06はクロック分配回路、07はデー
タ制御回路、電子回路板01はCMOS回路02とコネ
クタ03を備え、コネクタ03によりマザーボード04
に接続される。マザーボード04は、フリップフロップ
とクロック分配回路06そしてデータ制御回路07より
構成され、クロック分配回路06は、ANDゲート6−
1より構成される。データ制御回路07は、ANDゲー
ト7−1とバッファ7−2より構成される。
配回路06のANDゲート6−1、データ制御回路07
のANDゲート7−1、バッファ7−2に接続され、そ
の出力はそれぞれマザーボード04のクロック端子、信
号端子、リセット端子を通して電子回路板01のコネク
タ03を介し、CMOS回路02に接続される。
動作を行うため、CMOS回路02を動作させたまま電
子回路板01の活線挿抜を行うと、電源電圧の変動が大
きく他の回路を誤動作させる可能性があり、また、通常
複数の電源端子(ピン)にて電流を供給するが、コネク
タ03をマザーボード04に挿入する際に電源ピンが均
等に接触しなかった場合には、1ピンに電流が集中し電
源ピン1ピンの許容電流容量を超えてしまう可能性があ
る。
回路板01をマザーボード04より抜き取るときの動作
を説明する。まず、マザーボード04のフリップフロッ
プ05をサービスプロセッサを通じクロック停止状態
(High)に設定する。フリップフロップ05の出力
はクロック分配回路06のANDゲート6−1へ入りク
ロック分配回路06はクロックの供給を停止する。ま
た、フリップフロップの出力は、データ制御回路07の
ANDゲート7−1とバッファ7−2に入り、信号端子
の信号レベルを固定し、リセット端子からは、リセット
信号が連続的に送りだされる。電子回路板01のCMO
S回路02は、低消費電力状態となり、またコネクタ0
3がマザーボード04より完全に離れるまでリセットさ
れるため、電子回路板01のCMOS回路02を誤動作
防止し、且つCMOS回路02の素子破壊を防止する電
子回路板01の抜取りが可能となる。
ザーボード04へ挿入するときの動作を説明する。フリ
ップフロップ05をHighに設定する。(または、電
子回路板01を抜き取ったあとならば、フリップフロッ
プ05の出力は、Highになっている。)マザーボー
ド04のクロック端子は、クロック停止状態になり、信
号端子は信号レベルを固定され、リセット端子からはリ
セット信号が連続的に送られる状態になる。電子回路板
01のコネクタ03をマザーボード04に挿入し、サー
ビスプロセッサを通じ、フリップフロップ05の出力を
クロック供給状態(Low)に設定する。フリップフロ
ップ05の出力は、それぞれクロック分配回路06のA
NDゲート6−1、データ制御回路07のANDゲート
7−1、バッファ7−2へ入力され、クロック分配回路
06はクロックを電子回路板01のCMOS回路02に
供給し、データ制御回路07は、信号レベルを通常に戻
し、リセット信号も解除し、電子回路板01のCMOS
回路02を正常動作させることが可能となる。
ザーボード04上のフリップフロップ05を操作するこ
とにより電子回路板01を低消費電力状態にし、信号レ
ベルを固定し、リセット信号を連続的に送り電子回路板
01を挿抜したり、正常動作状態に切り替えたりするこ
とが可能となる。
板活線挿抜中に発生する、コネクタ03のいずれかの端
子に過大電流を流すことなく、また電源電圧の擾乱を緩
和し、電子回路板01の誤動作防止、CMOSのラッチ
アップを防止可能にしながら該電子回路板01を確実に
挿抜できる。
…コネクタ、04…マザーボード、 05…フリップフ
ロップ、06…クロック分配回路、 6−1…ANDゲ
ート、07…データ制御回路、 7−1…ANDゲー
ト、 7−2…バッファ。
Claims (4)
- 【請求項1】マザーボードおよび該マザーボードとコネ
クタを介して信号接続し、該マザーボードからクロック
の供給を受けかつ給電を受けて動作するCMOS回路を
搭載した電子回路板からなり、該マザーボード上に該電
子回路板に搭載したCMOS回路へのクロック供給を停
止する手段を備え、該電子回路板をマザーボードに挿抜
する際に、あらかじめ該電子回路板へのクロック供給を
停止することを特徴とする活線挿抜方式。 - 【請求項2】請求項1記載の活線挿抜方式であり、マザ
ーボード上にフリップフロップを設け、サービスプロセ
ッサからの指示で該フリップフロップをセットおよびリ
セットすることによってクロック供給停止手段を制御す
ることを特徴とする活線挿抜方式。 - 【請求項3】請求項2記載のフリップフロップを操作す
ることにより該電子回路板とマザーボードの信号レベル
を固定する手段を備え、該電子回路板の挿抜作業が完全
に終わるまでの間該電子回路板とマザーボードの信号レ
ベルを固定し、該電子回路板内CMOSのラッチアップ
を防止することを特徴とする活線挿抜方式。 - 【請求項4】請求項2記載のフリップフロップを操作す
ることによりマザーボードより該電子回路板へリセット
信号を連続的に送る手段を備え、該電子回路板の挿抜作
業が完全に終わるまでの間マザーボードより該電子回路
板へリセット信号を連続的に送り、該電子回路板の誤動
作防止を特徴とする活線挿抜方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27624894A JP3269291B2 (ja) | 1994-11-10 | 1994-11-10 | 活線挿抜方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27624894A JP3269291B2 (ja) | 1994-11-10 | 1994-11-10 | 活線挿抜方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08137578A JPH08137578A (ja) | 1996-05-31 |
JP3269291B2 true JP3269291B2 (ja) | 2002-03-25 |
Family
ID=17566779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27624894A Expired - Lifetime JP3269291B2 (ja) | 1994-11-10 | 1994-11-10 | 活線挿抜方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3269291B2 (ja) |
-
1994
- 1994-11-10 JP JP27624894A patent/JP3269291B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08137578A (ja) | 1996-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0373773B1 (en) | Disengaging electrical circuit boards from power-supply units | |
EP1311958B1 (en) | Method and apparatus for removing and installing a computer system bus agent without powering down the computer system | |
JP3269291B2 (ja) | 活線挿抜方式 | |
US5463663A (en) | Controlling synchronization in a system having a plurality of units when a unit is disconnected from or connected to the system that is active | |
JP3404723B2 (ja) | 突入電流防止装置と方法 | |
JPH05233110A (ja) | 活線挿抜方式 | |
JP2000010659A (ja) | 活線挿抜保護装置 | |
JP2980454B2 (ja) | 状態保護方式 | |
JPH08256191A (ja) | データ処理装置 | |
JPH06138980A (ja) | 活線挿抜方式 | |
JPH02126580A (ja) | パッケージ挿抜時の信号線雑音防止方式及び接続装置 | |
JPH05227658A (ja) | 活線挿抜装置 | |
JP3159011B2 (ja) | 基板の動作制御方法 | |
JPH02297616A (ja) | 活性保守プリント板のリセット方式 | |
JPH07182074A (ja) | ホットスタンバイ式デュプレックスシステムの活線挿抜装置 | |
JPH04107614A (ja) | 活線挿抜保護方式 | |
JP3335171B2 (ja) | 電子装置 | |
JP3114356B2 (ja) | データ処理装置及びパッケージの交換方法 | |
JPH02155011A (ja) | データ処理装置 | |
JPS61216010A (ja) | 活栓插抜方式 | |
JPH05324143A (ja) | トークンリング用通信カードの活線挿抜機構 | |
JPH06164092A (ja) | プリント板の挿抜保護方式 | |
JPH0934594A (ja) | 情報処理装置 | |
JPH01297880A (ja) | プリント基板の接続構造 | |
JPH1153074A (ja) | 活線挿抜方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |