JPS6091431A - メモリセルの補助電源動作チエツク回路 - Google Patents
メモリセルの補助電源動作チエツク回路Info
- Publication number
- JPS6091431A JPS6091431A JP58200144A JP20014483A JPS6091431A JP S6091431 A JPS6091431 A JP S6091431A JP 58200144 A JP58200144 A JP 58200144A JP 20014483 A JP20014483 A JP 20014483A JP S6091431 A JPS6091431 A JP S6091431A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- auxiliary power
- memory cell
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
この発明は主電源が切れたときその直前の内容を補助電
源で記憶保持する動作を伴うメモリセルにおいて、補助
電源時の動作チェ・ツクをするための補助電源動作チェ
ック回路に関する。
源で記憶保持する動作を伴うメモリセルにおいて、補助
電源時の動作チェ・ツクをするための補助電源動作チェ
ック回路に関する。
〈従来技術〉
一般に電子機器においては、主電源が切られた場合その
ユニークな状態を保持するため主電源と別に補助電源を
設けることがあるが、最近の半導体素子技術の進展によ
る低消費電力、大容量の記憶素子の供給に伴い、特に−
F記のような補助電源によってメモリバックアンプをす
ることが多くなっている。このようなメモリバンクアッ
プをする一般的な回路構成例を第1図に示す。メモリセ
ル1は記憶素子群で構成され、メインスイ・ノチ5のオ
ン、オフに応じて電源切換回路4を通じてメモリセル1
に主電源または補助電源3が供給される。電源スィッチ
5がオンのとき、主電源電圧VDがメモリセル1に印加
される。一方電源スイ、ノチ5をオフして主電源2を切
ると、このメモリセル1を備える電子機器の動作が停止
するとともに、補助電源電圧VD’がメモリセル1に印
加され、メモリセル1のみが動作するようにバックアッ
プされる。
ユニークな状態を保持するため主電源と別に補助電源を
設けることがあるが、最近の半導体素子技術の進展によ
る低消費電力、大容量の記憶素子の供給に伴い、特に−
F記のような補助電源によってメモリバックアンプをす
ることが多くなっている。このようなメモリバンクアッ
プをする一般的な回路構成例を第1図に示す。メモリセ
ル1は記憶素子群で構成され、メインスイ・ノチ5のオ
ン、オフに応じて電源切換回路4を通じてメモリセル1
に主電源または補助電源3が供給される。電源スィッチ
5がオンのとき、主電源電圧VDがメモリセル1に印加
される。一方電源スイ、ノチ5をオフして主電源2を切
ると、このメモリセル1を備える電子機器の動作が停止
するとともに、補助電源電圧VD’がメモリセル1に印
加され、メモリセル1のみが動作するようにバックアッ
プされる。
ところで、通常メモリセルはある入力値に対し一意的に
出力値を決定するように構成されているが、補助電源動
作時には機器内の他の回路が動作していないため、入力
値が不安定になり、その不安定状態を放置しておくとメ
モリセルの内容が破壊されてしまう。このような破壊が
生ずるのを避けるためには入力値をあるレベルに保つ必
要がある。そこで、従来、入力値を一定値に保つため第
2図に示すように、メモリセル6の入力側に入力値を確
定するためのスイッチ回路7を設けている。すなわち、
従来は、供給電源に応じてコントロール信号CBをスイ
ッチ回路7に与えてスイッチングし、主電源から補助電
源に切り換えられたときにはコントロール信号CEをL
(ロー)からH(ハイ)にして補助電源切換前の入力値
をスイッチ回路7の状態で確定させていた。
出力値を決定するように構成されているが、補助電源動
作時には機器内の他の回路が動作していないため、入力
値が不安定になり、その不安定状態を放置しておくとメ
モリセルの内容が破壊されてしまう。このような破壊が
生ずるのを避けるためには入力値をあるレベルに保つ必
要がある。そこで、従来、入力値を一定値に保つため第
2図に示すように、メモリセル6の入力側に入力値を確
定するためのスイッチ回路7を設けている。すなわち、
従来は、供給電源に応じてコントロール信号CBをスイ
ッチ回路7に与えてスイッチングし、主電源から補助電
源に切り換えられたときにはコントロール信号CEをL
(ロー)からH(ハイ)にして補助電源切換前の入力値
をスイッチ回路7の状態で確定させていた。
しかしながら、第3図に示すように、Aの時点で補助電
源に切り換えられた後、補助電源動作中のBの時点にお
いて、何らかの原因、例えば誤配線や線間ショートによ
りコントロール信号CEが■]からLに変化すると、メ
モリセル6の動作を保証できない不都合を生じた。すな
わち、補助電源動作中にB時点にてコントロール信号C
Bに異常が生じ、次に主電源動作へ復帰したときメモリ
セル6に対するアクセスを行うと、そのアクセス時点に
て上記信号CBの異常によるメモリセル6の記憶状態の
変化を判定することができないために、メモリセル6の
記憶状態が正しく保持されていたかどうかを保証できな
い欠点があった。
源に切り換えられた後、補助電源動作中のBの時点にお
いて、何らかの原因、例えば誤配線や線間ショートによ
りコントロール信号CEが■]からLに変化すると、メ
モリセル6の動作を保証できない不都合を生じた。すな
わち、補助電源動作中にB時点にてコントロール信号C
Bに異常が生じ、次に主電源動作へ復帰したときメモリ
セル6に対するアクセスを行うと、そのアクセス時点に
て上記信号CBの異常によるメモリセル6の記憶状態の
変化を判定することができないために、メモリセル6の
記憶状態が正しく保持されていたかどうかを保証できな
い欠点があった。
さらに、補助電源側のラインでのショート等によって補
助電源の電圧低下が起きた場合、勿論メモリセルlは正
常に動作しなくなるが、機器の動作異常となるだけで上
記の異常原因を補助電源動作中は外部から目視等で判断
することができなかった。
助電源の電圧低下が起きた場合、勿論メモリセルlは正
常に動作しなくなるが、機器の動作異常となるだけで上
記の異常原因を補助電源動作中は外部から目視等で判断
することができなかった。
〈発明の目的〉
この発明の目的は上記従来の問題点に鑑み、メモリセル
として、主電源または補助電源と入力端子間にプルアッ
プ抵抗が介挿されたRSフリップフロップを使用した回
路において、補助電源動作時に入力値を確定させるーに
際し、メモリセルの動作を確実に保証でき、さらにメモ
リセルの入力端子に印加される電源電圧のレベルを表示
して補助電源時の動作確認を目視で行なえる、メモリセ
ルの補助電源動作チェック回路を提供することにある。
として、主電源または補助電源と入力端子間にプルアッ
プ抵抗が介挿されたRSフリップフロップを使用した回
路において、補助電源動作時に入力値を確定させるーに
際し、メモリセルの動作を確実に保証でき、さらにメモ
リセルの入力端子に印加される電源電圧のレベルを表示
して補助電源時の動作確認を目視で行なえる、メモリセ
ルの補助電源動作チェック回路を提供することにある。
〈発明の構成〉
この発明はメモリセルとして、主電源または補助電源と
入力端子間にプルアップ抵抗が介挿されたRSフリップ
フロップを使用し、また前記入力端子をアースとの間で
ショートさせるスイッチを設け、前記主電源が切れたと
きその直前の状態を保持するように前記RSフリップフ
ロップを前記補助電源でバックアップし、前記スイッチ
の操作によって前記入力端子をアースとの間でショート
させることにより、その保持状態を解除する回路であっ
て、前記入力端子と電源間の電位差が一定以上になった
とき表示する表示回路を備え、前記RSフリップフロッ
プの入力端子に前記主電源または前記補助電源を供給す
ることによって前記主電源が切れたときその直前の状態
を前記補助電源で保持できるようにし、且つ前記補助電
源の印加電圧レベルが一定以上あるかどうかを表示して
補助電源の異常有無を目視で判断できるようにしたもの
である。
入力端子間にプルアップ抵抗が介挿されたRSフリップ
フロップを使用し、また前記入力端子をアースとの間で
ショートさせるスイッチを設け、前記主電源が切れたと
きその直前の状態を保持するように前記RSフリップフ
ロップを前記補助電源でバックアップし、前記スイッチ
の操作によって前記入力端子をアースとの間でショート
させることにより、その保持状態を解除する回路であっ
て、前記入力端子と電源間の電位差が一定以上になった
とき表示する表示回路を備え、前記RSフリップフロッ
プの入力端子に前記主電源または前記補助電源を供給す
ることによって前記主電源が切れたときその直前の状態
を前記補助電源で保持できるようにし、且つ前記補助電
源の印加電圧レベルが一定以上あるかどうかを表示して
補助電源の異常有無を目視で判断できるようにしたもの
である。
〈実施例〉
第4図はこの発明を実施した複写機のリセット回路の回
路図である。
路図である。
この回路は複写機において紙詰まり(ジャム)発生の記
憶と解除に用いられるものであって、ジャム発生状態を
記憶保持するRSフリップフロップ8を含み、ジャムを
解除した後再度電源スィッチ(図示せず)を投入すれば
通常のコピー可能な状態に戻すために、補助電源動作時
にリセットボタン10の操作でRSフリップフロップ8
の出力を反転できるように構成されている。RSフリッ
プフロップ8の入力端子a、bはそれぞれセット端子、
リセット端子であって、プルアップ抵抗Ra、Rbを介
して通常動作時には主電源電圧VDが印加され、また主
電源が切れたときは補助電源電圧VD’が印加される。
憶と解除に用いられるものであって、ジャム発生状態を
記憶保持するRSフリップフロップ8を含み、ジャムを
解除した後再度電源スィッチ(図示せず)を投入すれば
通常のコピー可能な状態に戻すために、補助電源動作時
にリセットボタン10の操作でRSフリップフロップ8
の出力を反転できるように構成されている。RSフリッ
プフロップ8の入力端子a、bはそれぞれセット端子、
リセット端子であって、プルアップ抵抗Ra、Rbを介
して通常動作時には主電源電圧VDが印加され、また主
電源が切れたときは補助電源電圧VD’が印加される。
主電源または補助電源は、前述した第1図の電源切換回
路4と同様の切換回路で電源スィッチのオン、オフに応
じて切り換えられる。入力端子すとアース間には上記リ
セットボタン10が接続されている。前述したように紙
詰まりを除去した後、このリセットボタン10を押して
RSフリップフロップ8をリセットすることにより、電
源スィッチの再投入で通常状態に復帰させることが可能
になる。プルアップ抵抗Rbの両端間、すなわち電源と
入力端子すとの間には表示回路9が設けられている。こ
の表示回路9は第5図に示すように発光ダイオード(L
ED)11で構成され、電源と入力端子す間に印加され
る電源電圧のレベルを検知してそのレベルが一定値以上
あるとき、LEDIIで点灯表示する。
路4と同様の切換回路で電源スィッチのオン、オフに応
じて切り換えられる。入力端子すとアース間には上記リ
セットボタン10が接続されている。前述したように紙
詰まりを除去した後、このリセットボタン10を押して
RSフリップフロップ8をリセットすることにより、電
源スィッチの再投入で通常状態に復帰させることが可能
になる。プルアップ抵抗Rbの両端間、すなわち電源と
入力端子すとの間には表示回路9が設けられている。こ
の表示回路9は第5図に示すように発光ダイオード(L
ED)11で構成され、電源と入力端子す間に印加され
る電源電圧のレベルを検知してそのレベルが一定値以上
あるとき、LEDIIで点灯表示する。
このように電源と入力端子間の電位差を検知して表示す
る公知の回路で表示回路9を構成している」−記の回路
構成において、ジャムが発生すると、入力端子aには第
4図に示すように、H−L→Hと変わるジャム発生信号
が与えられ、RSフリップフロップ8の出力端子Cのレ
ベルは主電源または補助電源の何れの動作時においても
Hになる。このジャム発生の場合、所定の手順に従い複
写機から紙を取り除くが、最初に電源スィッチを切り主
電源をオフにする。主電源を切ると、入力端子a、bに
は補助電源電圧VD’が印加され、主電源オフ直前と同
様にRSフリップフロップ8の入力側のレベルはHに保
たれる。これによって、前述したジャム発生信号が入力
端子aに与えられて出力端子Cの出力レベルがHに変わ
った状態、つまりジャム発生状態を記憶保持する。次に
ジャムした紙の除去を終えた後、リセットボタン10を
押せば電源スイツチ投入でコピー可能な通常状態に復帰
できるようになる。リセットボタン10を押すと、入力
端子す側のレベルはLになるので、RSフリップフロッ
プ8は反転動作をし、出力端子CのレベルはH−+Lに
変わる。この出力の反転によって電源を再投入すれば通
常の状態に復帰できるようになる。
る公知の回路で表示回路9を構成している」−記の回路
構成において、ジャムが発生すると、入力端子aには第
4図に示すように、H−L→Hと変わるジャム発生信号
が与えられ、RSフリップフロップ8の出力端子Cのレ
ベルは主電源または補助電源の何れの動作時においても
Hになる。このジャム発生の場合、所定の手順に従い複
写機から紙を取り除くが、最初に電源スィッチを切り主
電源をオフにする。主電源を切ると、入力端子a、bに
は補助電源電圧VD’が印加され、主電源オフ直前と同
様にRSフリップフロップ8の入力側のレベルはHに保
たれる。これによって、前述したジャム発生信号が入力
端子aに与えられて出力端子Cの出力レベルがHに変わ
った状態、つまりジャム発生状態を記憶保持する。次に
ジャムした紙の除去を終えた後、リセットボタン10を
押せば電源スイツチ投入でコピー可能な通常状態に復帰
できるようになる。リセットボタン10を押すと、入力
端子す側のレベルはLになるので、RSフリップフロッ
プ8は反転動作をし、出力端子CのレベルはH−+Lに
変わる。この出力の反転によって電源を再投入すれば通
常の状態に復帰できるようになる。
上記のように、RSフリップフロップ8には直接プルア
ップ抵抗Ra、Rhを介して主電源または補助電源が供
給され、主電源から補助電源に切り換わったとき入力側
は常にHに保たれるので、その切り換え直前の状態、す
なわち出力側のレベルがI、で示されるジャム発生状態
を記憶保持できる。このように補助電源動作時にはRS
フリップフロップの入力側は常にHに保たれており、前
述−したようにコントロール信号CEで入力値を確定す
る場合のコントロール信号CEの異常によるトラブルを
生じない。
ップ抵抗Ra、Rhを介して主電源または補助電源が供
給され、主電源から補助電源に切り換わったとき入力側
は常にHに保たれるので、その切り換え直前の状態、す
なわち出力側のレベルがI、で示されるジャム発生状態
を記憶保持できる。このように補助電源動作時にはRS
フリップフロップの入力側は常にHに保たれており、前
述−したようにコントロール信号CEで入力値を確定す
る場合のコントロール信号CEの異常によるトラブルを
生じない。
以上がRSフリップフロップ8の動作の概要であるが、
上記のジャム発生処理時において、LEDllの点灯状
態で電源異常を検知することかできる。すなわち補助電
源動作時にリセットボタン10をオンすると、LED、
11の点灯でその電源が正常であることを、またLED
llが消灯しているときには、補助電源電圧VD’の電
圧低下異常や線間ショート等のトラブル発生と判断でき
る。さらに、リセットボタン10の操作と関係なく、L
EDIIが点灯している場合には、入力端子すとアース
間がショートしていると判断できる。
上記のジャム発生処理時において、LEDllの点灯状
態で電源異常を検知することかできる。すなわち補助電
源動作時にリセットボタン10をオンすると、LED、
11の点灯でその電源が正常であることを、またLED
llが消灯しているときには、補助電源電圧VD’の電
圧低下異常や線間ショート等のトラブル発生と判断でき
る。さらに、リセットボタン10の操作と関係なく、L
EDIIが点灯している場合には、入力端子すとアース
間がショートしていると判断できる。
このようにLEDIIの点灯表示から目視で、且つ確実
に電源異常を検知することができ、複写機の信頼性向上
に寄与する。
に電源異常を検知することができ、複写機の信頼性向上
に寄与する。
なお、上記の実施例で、前述のコントロール信号CEの
異常(第3図のB時点でのH−Lの遷移)に相当するの
は、RSフリップフロップ8の入力側を意図的にH−+
Lにしたときであり、意図的な入力異常の例としては、
リセットボタン10を押さず電源スィッチを再投入する
場合がある。その場合はあたかもジャム解除動作が行わ
れたかようにふるまうが、上記の表示回路9によって入
力側の異常をチェックすることができるので、そのよう
な入力異常を目視で知ることができ補助電源0 動作時の記憶保持の信頼性を高めることができるこの発
明はRSフリップフロップ以外のメモリセルを含み、補
助電源動作時に一つ以上の入出力状態を確定させること
が必要である記憶保持回路に適用して、補助電源動作時
の動作チェックを目視で確実に行わせその信頼性を向上
させることができる。
異常(第3図のB時点でのH−Lの遷移)に相当するの
は、RSフリップフロップ8の入力側を意図的にH−+
Lにしたときであり、意図的な入力異常の例としては、
リセットボタン10を押さず電源スィッチを再投入する
場合がある。その場合はあたかもジャム解除動作が行わ
れたかようにふるまうが、上記の表示回路9によって入
力側の異常をチェックすることができるので、そのよう
な入力異常を目視で知ることができ補助電源0 動作時の記憶保持の信頼性を高めることができるこの発
明はRSフリップフロップ以外のメモリセルを含み、補
助電源動作時に一つ以上の入出力状態を確定させること
が必要である記憶保持回路に適用して、補助電源動作時
の動作チェックを目視で確実に行わせその信頼性を向上
させることができる。
〈発明の効果〉
以上のようにこの発明によれば、RSフリップフロップ
をメモリセルとして用い、RSフリップフロップの入力
端子に直接プルアンプ抵抗を介して主電源または補助電
源を供給して電源切り換え直前の状態を記憶保持し一定
の入力値を確定させるため、高い信頼性をを有して確実
に動作する記憶保持回路を構成でき、しかも印加電源電
圧レベルの表示により目視で簡易に、且つ確実に電源異
常を判断でき、上記メモリセルを備える電子機器の信頼
性の向上を図れる。
をメモリセルとして用い、RSフリップフロップの入力
端子に直接プルアンプ抵抗を介して主電源または補助電
源を供給して電源切り換え直前の状態を記憶保持し一定
の入力値を確定させるため、高い信頼性をを有して確実
に動作する記憶保持回路を構成でき、しかも印加電源電
圧レベルの表示により目視で簡易に、且つ確実に電源異
常を判断でき、上記メモリセルを備える電子機器の信頼
性の向上を図れる。
1
第1図は補助電源でメモリセルをバックアップする場合
の一般的なブロック図、第2図はコントロール信号CB
を備えた従来のメモリセルを示す概略ブロック図、第3
図は上記コントロール信号CE異常の発生を示す図、第
4図はこの発明を実施した複写機のりセント回路の回路
図、第5図は同リセット回路に用いる表示回路の一例を
示す回路図である。 8−RSフリップフロップ、9−表示回路、IO−リセ
ットボタン、11−発光ダイオード、Ra、Rb−プル
アップ抵抗、VD−主電源電圧、■D′−禎助電源電圧
。 出願人 シャープ株式会社 代理人 弁理士 小森久夫 2
の一般的なブロック図、第2図はコントロール信号CB
を備えた従来のメモリセルを示す概略ブロック図、第3
図は上記コントロール信号CE異常の発生を示す図、第
4図はこの発明を実施した複写機のりセント回路の回路
図、第5図は同リセット回路に用いる表示回路の一例を
示す回路図である。 8−RSフリップフロップ、9−表示回路、IO−リセ
ットボタン、11−発光ダイオード、Ra、Rb−プル
アップ抵抗、VD−主電源電圧、■D′−禎助電源電圧
。 出願人 シャープ株式会社 代理人 弁理士 小森久夫 2
Claims (1)
- (1) メモリセルとして、主電源または補助電源と入
力端子間にプルアップ抵抗が介挿されたRSフリップフ
ロップを使用し、また前記入力端子をアースとの間でシ
ョートさせるスイッチを設け、前記主電源が切れたとき
その直前の状態を保持するように前記RSフリップフロ
ップを前記補助電源でバックアップし、前記スイッチの
操作によって前記入力端子をアースとの間でショートさ
せることにより、その保持状態を解除する回路であって
、前記入力端子と電源間の電位差が一定以上になったと
き表示する表示回路を備え、補助電源動作時での前記ス
イッチの操作時または補助電源動作時における電源異常
の有無を前記表示回路で表示させるようにした、メモリ
セルの補助電源動作チェック回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58200144A JPS6091431A (ja) | 1983-10-25 | 1983-10-25 | メモリセルの補助電源動作チエツク回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58200144A JPS6091431A (ja) | 1983-10-25 | 1983-10-25 | メモリセルの補助電源動作チエツク回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6091431A true JPS6091431A (ja) | 1985-05-22 |
Family
ID=16419515
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58200144A Pending JPS6091431A (ja) | 1983-10-25 | 1983-10-25 | メモリセルの補助電源動作チエツク回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6091431A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01263708A (ja) * | 1988-04-14 | 1989-10-20 | Sharp Corp | 電子記憶処理装置 |
-
1983
- 1983-10-25 JP JP58200144A patent/JPS6091431A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01263708A (ja) * | 1988-04-14 | 1989-10-20 | Sharp Corp | 電子記憶処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6091431A (ja) | メモリセルの補助電源動作チエツク回路 | |
JPS61141059A (ja) | 端末装置 | |
JPH06250866A (ja) | メモリ制御装置 | |
JPS62216018A (ja) | バツテリ−バツクアツプ方式 | |
JPS6057450A (ja) | 電子機器の電源遮断時処理装置 | |
JPS63121436A (ja) | バツクアツプ電源供給方式 | |
JPH04153995A (ja) | メモリカード | |
JPH049020B2 (ja) | ||
JPH08235077A (ja) | メモリバックアップ回路 | |
JP3341939B2 (ja) | 電子機器およびその異常検出方法 | |
KR100264550B1 (ko) | 메모리 구동을 위한 전원 공급 단자 및 전압 레귤레이터 이상 상태 감지 장치 및 그 방법 | |
JPH05322713A (ja) | 駆動回路の異常検出装置 | |
JPH0549178A (ja) | バツテリー電圧及びヒユーズ切れ検出装置 | |
JPH02264316A (ja) | Icメモリカード | |
CN118198982A (zh) | 一种用于芯片测试的电路保护机制 | |
JPH03223916A (ja) | 予備電源装置、予備電力供給方法、電子機器、および情報処理システム | |
JPS59172026A (ja) | バツクアツプ用電池の電圧検出回路 | |
KR100343175B1 (ko) | 전자기기의아프터서비스정보자동알림장치및방법 | |
JPH0414374B2 (ja) | ||
JPH0594381A (ja) | 冗長回路システム | |
JPH0270240A (ja) | 電子機器の電源供給装置 | |
JPH0816489A (ja) | 携帯機器用バックアップ回路 | |
JPH0573439A (ja) | プリント配線板及びデータ救出システム | |
JPH0690661B2 (ja) | 電子記憶処理装置 | |
JPH02114827A (ja) | バックアップ電源装置 |