JP2000010668A - メモリカード供給電圧制御方式 - Google Patents
メモリカード供給電圧制御方式Info
- Publication number
- JP2000010668A JP2000010668A JP10170770A JP17077098A JP2000010668A JP 2000010668 A JP2000010668 A JP 2000010668A JP 10170770 A JP10170770 A JP 10170770A JP 17077098 A JP17077098 A JP 17077098A JP 2000010668 A JP2000010668 A JP 2000010668A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- memory
- memory card
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】メモリカードを搭載する情報処理装置におい
て、メモリカードの電源電圧が、その装置仕様で決めら
れた単一のものであり、この電源電圧と異なるメモリカ
ードの搭載では動作できなかった。 【解決手段】メモリスロット1から4には、電源電圧可
変設定部9から通常3.3Vが供給される。メモリカー
ド7がメモリスロット6に搭載されているため、このメ
モリカードに対してメモリテストを実施する。もし、7
の動作電源電圧が3.3Vであれば、テストは正常終了
するため、現電源電圧を維持する。7の動作電源電圧が
5Vであれば、エラーとなり正常終了せず、システムは
供給する電源電圧が異なっていると判断し、9は 1に
供給する電源電圧を3.3Vから5Vに切り替える。切
り替え後、再度テストを実施し、これでも正常終了しな
い場合には、DRAMの不良と判断しエラーとする。以
上の動作をスロット単位に実施し、異種電源電圧メモリ
カードの混在搭載を可能にする。
て、メモリカードの電源電圧が、その装置仕様で決めら
れた単一のものであり、この電源電圧と異なるメモリカ
ードの搭載では動作できなかった。 【解決手段】メモリスロット1から4には、電源電圧可
変設定部9から通常3.3Vが供給される。メモリカー
ド7がメモリスロット6に搭載されているため、このメ
モリカードに対してメモリテストを実施する。もし、7
の動作電源電圧が3.3Vであれば、テストは正常終了
するため、現電源電圧を維持する。7の動作電源電圧が
5Vであれば、エラーとなり正常終了せず、システムは
供給する電源電圧が異なっていると判断し、9は 1に
供給する電源電圧を3.3Vから5Vに切り替える。切
り替え後、再度テストを実施し、これでも正常終了しな
い場合には、DRAMの不良と判断しエラーとする。以
上の動作をスロット単位に実施し、異種電源電圧メモリ
カードの混在搭載を可能にする。
Description
【0001】
【発明の属する技術分野】本発明は、パーソナルコンピ
ュータやワークステーション等の情報処理機器におい
て、メモリカードを搭載する構成を持つ場合のメモリカ
ード電源電圧制御方式に関する。
ュータやワークステーション等の情報処理機器におい
て、メモリカードを搭載する構成を持つ場合のメモリカ
ード電源電圧制御方式に関する。
【0002】
【従来の技術】従来の技術では、ある情報処理装置での
メモリカードの動作電圧は、製品仕様として決定されて
いた。
メモリカードの動作電圧は、製品仕様として決定されて
いた。
【0003】メモリカードを搭載する情報処理装置のH
/Wとして、メモリカードに供給する電源電圧は、固定
的で不可変的なものである。また、メモリカードにして
も、そのカードに搭載されたDRAM素子の動作電源電
圧が、5V、3.3Vと決まっている。
/Wとして、メモリカードに供給する電源電圧は、固定
的で不可変的なものである。また、メモリカードにして
も、そのカードに搭載されたDRAM素子の動作電源電
圧が、5V、3.3Vと決まっている。
【0004】また、特開平06−332580のように
メモリカードから出力される信号を感知し、そのメモリ
バスを制御するドライバの電源特性を変化させるものも
ある。
メモリカードから出力される信号を感知し、そのメモリ
バスを制御するドライバの電源特性を変化させるものも
ある。
【0005】
【発明が解決しようとする課題】かかる従来の方法に
は、次のような問題がある。
は、次のような問題がある。
【0006】もし異種電源電圧のメモリカードを混在さ
せた場合、情報処理機器の仕様以外のメモリカードは動
作しないというものである。これは、メモリカードを搭
載するスロットが、そのH/Wとして供給される電源電
圧が固定であることが原因である。
せた場合、情報処理機器の仕様以外のメモリカードは動
作しないというものである。これは、メモリカードを搭
載するスロットが、そのH/Wとして供給される電源電
圧が固定であることが原因である。
【0007】例えば、情報処理機器仕様が5Vであるの
に3.3Vのメモリカードを搭載した場合、メモリカー
ドに搭載されたDRAM素子の最大動作電源電圧以上に
印可されてしまい、最悪ではDRAM破壊に至る場合も
ある。これでは、パーソナルコンピュータ等を新しく購
入した場合、以前所有していた装置とのメモリカードの
動作電源電圧に相違があれば、そのメモリカードは、新
しい装置への搭載は不可能になるという問題があった。
に3.3Vのメモリカードを搭載した場合、メモリカー
ドに搭載されたDRAM素子の最大動作電源電圧以上に
印可されてしまい、最悪ではDRAM破壊に至る場合も
ある。これでは、パーソナルコンピュータ等を新しく購
入した場合、以前所有していた装置とのメモリカードの
動作電源電圧に相違があれば、そのメモリカードは、新
しい装置への搭載は不可能になるという問題があった。
【0008】例えば、特開平06−332580もこの
点を解決する発明である。しかし次の課題をもってい
る。特開平06−332580は、メモリカードから出
力される電源電圧情報信号を感知し、その信号によって
メモリバスを制御するドライバの電源特性を変化させる
ものもあるが、この場合、メモリバスを制御するドライ
バの電源を変化させるために、メモリカードスロットに
供給される電源電圧は一つの電位に決まり、電源電圧の
異なる複数のメモリスロットを動作させることはできな
い。つまり、メモリバス上に複数のメモリカードを搭載
する場合、搭載されたメモリカードすべてが同一の電源
電位で動作する必要がある。搭載また、メモリカード自
身に電源電圧情報信号を必要とすることで、バス以外の
個別信号の増加につながり、搭載されるメモリカード数
が多ければ、それも顕著となる。例えば、メモリカード
個別に電源電圧の認識信号等を持つようにする場合、メ
モリカードのSIMM、DIMM等のインタフェースが
決まっている今日において、メモリカードの汎用性は無
くなり、これも、違うインタフェースを持つ他の装置で
の動作ができなくなるという問題もある。
点を解決する発明である。しかし次の課題をもってい
る。特開平06−332580は、メモリカードから出
力される電源電圧情報信号を感知し、その信号によって
メモリバスを制御するドライバの電源特性を変化させる
ものもあるが、この場合、メモリバスを制御するドライ
バの電源を変化させるために、メモリカードスロットに
供給される電源電圧は一つの電位に決まり、電源電圧の
異なる複数のメモリスロットを動作させることはできな
い。つまり、メモリバス上に複数のメモリカードを搭載
する場合、搭載されたメモリカードすべてが同一の電源
電位で動作する必要がある。搭載また、メモリカード自
身に電源電圧情報信号を必要とすることで、バス以外の
個別信号の増加につながり、搭載されるメモリカード数
が多ければ、それも顕著となる。例えば、メモリカード
個別に電源電圧の認識信号等を持つようにする場合、メ
モリカードのSIMM、DIMM等のインタフェースが
決まっている今日において、メモリカードの汎用性は無
くなり、これも、違うインタフェースを持つ他の装置で
の動作ができなくなるという問題もある。
【0009】このため、従来のメモリカードを搭載する
場合の制御方法では、どのメモリカードスロットに、ど
の動作電源電圧を持つメモリカードが搭載されたかの認
識及び、その電源電圧の自動的な設定が困難であった。
場合の制御方法では、どのメモリカードスロットに、ど
の動作電源電圧を持つメモリカードが搭載されたかの認
識及び、その電源電圧の自動的な設定が困難であった。
【0010】本発明は、電源電圧が異なる複数のメモリ
カードを任意のスロットに搭載した場合であっても制御
可能なメモリカード電源電圧制御方式の提供である。
カードを任意のスロットに搭載した場合であっても制御
可能なメモリカード電源電圧制御方式の提供である。
【0011】
【課題を解決するための手段】本発明では、メモリカー
ドを搭載することで構成されるインタフェース制御回路
において、このメモリバス上にメモリカードを搭載する
スロットである各々のコネクタに対し、第1電源電圧と
第2電源電圧のうち一方を供給でき、また他方への切り
替えができる電源電圧変換手段を有し、また、各々のコ
ネクタにどの電源電圧動作するメモリカードが搭載され
ているかを判断し、その結果から、電源電圧変更手段に
対して電源電圧の維持、または可変を指示する機能を有
する制御手段を有す。また、この制御手段には、メモリ
バスコントローラとしての機能である、記憶データの読
み出し、書き込み、ECCやパリティチェックといった
エラー検出等の制御手段を持っても良い。
ドを搭載することで構成されるインタフェース制御回路
において、このメモリバス上にメモリカードを搭載する
スロットである各々のコネクタに対し、第1電源電圧と
第2電源電圧のうち一方を供給でき、また他方への切り
替えができる電源電圧変換手段を有し、また、各々のコ
ネクタにどの電源電圧動作するメモリカードが搭載され
ているかを判断し、その結果から、電源電圧変更手段に
対して電源電圧の維持、または可変を指示する機能を有
する制御手段を有す。また、この制御手段には、メモリ
バスコントローラとしての機能である、記憶データの読
み出し、書き込み、ECCやパリティチェックといった
エラー検出等の制御手段を持っても良い。
【0012】本機能において、全てのメモリカードには
第1電源電圧がデフォルトで供給され、初期テストにお
いて、各々のスロットに対し、メモリカードの搭載可否
を調査する。そして、メモリカードが搭載されているス
ロットに対し、個々にメモリテストを実施する。このテ
ストでエラーになったスロットには、そのコネクタに供
給する電圧を第1電源電圧から第2電源電圧に変更す
る。そして、再び各々のスロットに対して、メモリカー
ドの搭載可否を確認することで、第2電源電圧で動作す
るメモリカードが搭載されたスロットでは、メモリカー
ドの搭載を認識できることになる。これでも認識できな
いスロットでは、メモリカードが未搭載として判断す
る。この場合、メモリカードに搭載されたDRAMの破
壊等を防止するためにも、第1電源電圧の方が第2電源
電圧よりも低い電圧を持つようにすると良い。
第1電源電圧がデフォルトで供給され、初期テストにお
いて、各々のスロットに対し、メモリカードの搭載可否
を調査する。そして、メモリカードが搭載されているス
ロットに対し、個々にメモリテストを実施する。このテ
ストでエラーになったスロットには、そのコネクタに供
給する電圧を第1電源電圧から第2電源電圧に変更す
る。そして、再び各々のスロットに対して、メモリカー
ドの搭載可否を確認することで、第2電源電圧で動作す
るメモリカードが搭載されたスロットでは、メモリカー
ドの搭載を認識できることになる。これでも認識できな
いスロットでは、メモリカードが未搭載として判断す
る。この場合、メモリカードに搭載されたDRAMの破
壊等を防止するためにも、第1電源電圧の方が第2電源
電圧よりも低い電圧を持つようにすると良い。
【0013】このように、メモリカードの電源電圧の認
識を、そのスロットでメモリカードの搭載を認識できる
かによって判断し、認識できないスロットに対しての
み、そのコネクタに供給する電源電圧を可変させること
が可能になる。
識を、そのスロットでメモリカードの搭載を認識できる
かによって判断し、認識できないスロットに対しての
み、そのコネクタに供給する電源電圧を可変させること
が可能になる。
【0014】
【発明の実施の形態】以下に本発明の一実施例を詳細に
説明する。
説明する。
【0015】図1は、本発明におけるメモリバス周辺の
ブロック図の一実施例である。本実施例は、メモリに対
し、そのメモリインタフェースに対応したデータ読み出
し及び書き込みを実施するメモリバスコントローラ5
が、コネクタ6に搭載されたメモリカード7及び10に
対して、データの記憶または、記憶データの読み出しを
メモリバス8を伝送路として行うものである。メモリバ
ス8は、本実施例においては、信号レベルを3.3Vの
インタフェース信号で伝送する。3.3Vインタフェー
スにおいては、信号のHighレベルが基本的には3.
3Vであり、3.3Vの電源電圧で動作するメモリカー
ドは、同一インタフェースであり問題はなく、また、5
Vの電源電圧を持つメモリカードであってもVohの最
小は2V程度であり、その信号を認識することは容易で
ある。この場合、コネクタ1から4をメモリスロットと
呼び、本図においては、メモリスロット1から4までの
4個にて構成されている。また、メモリスロット1から
4に対して、そのメモリスロットに搭載されたメモリカ
ードが必要とする電源電圧を設定し供給する電源電圧可
変供給部9を備えている。尚、本図においてメモリスロ
ットは4個であるが、これはその装置任意であり、これ
以上でも以下でも可能である。
ブロック図の一実施例である。本実施例は、メモリに対
し、そのメモリインタフェースに対応したデータ読み出
し及び書き込みを実施するメモリバスコントローラ5
が、コネクタ6に搭載されたメモリカード7及び10に
対して、データの記憶または、記憶データの読み出しを
メモリバス8を伝送路として行うものである。メモリバ
ス8は、本実施例においては、信号レベルを3.3Vの
インタフェース信号で伝送する。3.3Vインタフェー
スにおいては、信号のHighレベルが基本的には3.
3Vであり、3.3Vの電源電圧で動作するメモリカー
ドは、同一インタフェースであり問題はなく、また、5
Vの電源電圧を持つメモリカードであってもVohの最
小は2V程度であり、その信号を認識することは容易で
ある。この場合、コネクタ1から4をメモリスロットと
呼び、本図においては、メモリスロット1から4までの
4個にて構成されている。また、メモリスロット1から
4に対して、そのメモリスロットに搭載されたメモリカ
ードが必要とする電源電圧を設定し供給する電源電圧可
変供給部9を備えている。尚、本図においてメモリスロ
ットは4個であるが、これはその装置任意であり、これ
以上でも以下でも可能である。
【0016】また、メモリインタフェースに関しても、
ファーストページ、EDO等のインタフェースを限定し
たものではない。
ファーストページ、EDO等のインタフェースを限定し
たものではない。
【0017】この電源電圧可変供給部9について説明す
る。電源電圧可変供給部9は、各メモリスロット1から
4に対し、スロットに搭載されたメモリカード7及び1
0が必要とする電源電圧を個別に可変供給を可能にす
る。電源電圧可変供給部9は、本図において一例として
3.3Vまたは5Vの電源電圧を規定している。現状、
市販されているメモリカードの動作電源電圧はこの2種
類が主であるが、本発明はこの電圧に限定したものでは
ない。本実施例において、メモリスロット1から4に
は、3.3Vまたは5Vの電源電圧で動作するメモリカ
ードが搭載される。電源電圧可変供給部9は、デフォル
トで3.3Vの電源電圧を供給している。これは、デフ
ォルトで5Vを供給すると、もし3.3Vの動作電源電
圧を持つメモリカードが搭載された場合、動作電源電圧
以上の高電位が印可され、最悪、メモリカードに搭載さ
れたDRAMの素子破壊となる恐れがあるためである。
つまり、電源電圧可変供給部9において、デフォルトは
電源電圧可変供給部9で供給する複数の電圧のうち、最
も電位の低いものを供給する。電源電圧可変供給部9の
電源可変は、メモリコントローラ5の指示で行われる。
信号11は、このメモリコントローラ5から電源電圧可
変供給部9に対する電源電圧可変制御信号である。つま
り、電源電圧可変供給部9はこの信号11に従い、内部
ロジックにて、各スロット単位に電源電圧を3.3Vの
まま維持するか、5Vに切り替えを実施するかのいずれ
かを行う。
る。電源電圧可変供給部9は、各メモリスロット1から
4に対し、スロットに搭載されたメモリカード7及び1
0が必要とする電源電圧を個別に可変供給を可能にす
る。電源電圧可変供給部9は、本図において一例として
3.3Vまたは5Vの電源電圧を規定している。現状、
市販されているメモリカードの動作電源電圧はこの2種
類が主であるが、本発明はこの電圧に限定したものでは
ない。本実施例において、メモリスロット1から4に
は、3.3Vまたは5Vの電源電圧で動作するメモリカ
ードが搭載される。電源電圧可変供給部9は、デフォル
トで3.3Vの電源電圧を供給している。これは、デフ
ォルトで5Vを供給すると、もし3.3Vの動作電源電
圧を持つメモリカードが搭載された場合、動作電源電圧
以上の高電位が印可され、最悪、メモリカードに搭載さ
れたDRAMの素子破壊となる恐れがあるためである。
つまり、電源電圧可変供給部9において、デフォルトは
電源電圧可変供給部9で供給する複数の電圧のうち、最
も電位の低いものを供給する。電源電圧可変供給部9の
電源可変は、メモリコントローラ5の指示で行われる。
信号11は、このメモリコントローラ5から電源電圧可
変供給部9に対する電源電圧可変制御信号である。つま
り、電源電圧可変供給部9はこの信号11に従い、内部
ロジックにて、各スロット単位に電源電圧を3.3Vの
まま維持するか、5Vに切り替えを実施するかのいずれ
かを行う。
【0018】信号12は、メモリスロット1から4にメ
モリカード搭載の有無を知らせる信号である。例えば、
72ピンSIMMのメモリーカードであれば、 Pre
sence Detect信号(PD0からPD3)を
用いる。ちなみに本信号は、そのメモリカード自信が、
動作速度やメモリ容量を知らせる信号であり、4bit
のHigh、Lowの組み合わせで設定されている。通
常、システム側で本信号群は、プルアップされており、
メモリカード側で認識に必要なbitがGNDに接続さ
れ、他はフローティングである。メモリカードがメモリ
スロットに搭載されることで、この4bitのうちメモ
リカードでGNDに直結されたbitのみがLowレベ
ルへと遷移し、他のbitはHighを維持する。メモ
リコントローラ5は、装置電源投入後に、信号12の状
態を監視する。この信号12が認識できないメモリスロ
ット、本図においては、スロット3及び4は、メモリカ
ードが搭載されていないと判断する。メモリスロット1
及び2には、動作電源電圧はまだ不明であるが、メモリ
カード7及び10が搭載されているため、信号12は認
識でき、メモリコントローラ5は、メモリカード7及び
10の存在とそのメモリカード7及び10個々のメモリ
容量を感知できる。信号12は、メモリカード上のDR
AMが動作電源電圧の違いで動作できなくとも、DRA
Mとは関係のない部分で実施しているレベル固定処理の
ため、認識することは容易である。
モリカード搭載の有無を知らせる信号である。例えば、
72ピンSIMMのメモリーカードであれば、 Pre
sence Detect信号(PD0からPD3)を
用いる。ちなみに本信号は、そのメモリカード自信が、
動作速度やメモリ容量を知らせる信号であり、4bit
のHigh、Lowの組み合わせで設定されている。通
常、システム側で本信号群は、プルアップされており、
メモリカード側で認識に必要なbitがGNDに接続さ
れ、他はフローティングである。メモリカードがメモリ
スロットに搭載されることで、この4bitのうちメモ
リカードでGNDに直結されたbitのみがLowレベ
ルへと遷移し、他のbitはHighを維持する。メモ
リコントローラ5は、装置電源投入後に、信号12の状
態を監視する。この信号12が認識できないメモリスロ
ット、本図においては、スロット3及び4は、メモリカ
ードが搭載されていないと判断する。メモリスロット1
及び2には、動作電源電圧はまだ不明であるが、メモリ
カード7及び10が搭載されているため、信号12は認
識でき、メモリコントローラ5は、メモリカード7及び
10の存在とそのメモリカード7及び10個々のメモリ
容量を感知できる。信号12は、メモリカード上のDR
AMが動作電源電圧の違いで動作できなくとも、DRA
Mとは関係のない部分で実施しているレベル固定処理の
ため、認識することは容易である。
【0019】図2は、メモリカードの動作電源電圧を認
識し、その電源電圧に可変するまでの制御の一実施例を
示すフローチャート図である。図2と図1を用いて、本
発明の動作を説明する。図2の最初のステータス13で
は、各メモリスロットに供給する電源電圧を3.3Vに
設定する。ステータス14では、本動作に関係するパラ
メータをセットする。xは、メモリスロットの数であ
る。図1においては、メモリスロット1から4と4つの
スロットがあるため、初期値としてここでは、x=4と
セットされる。また、yはメモリスロット番号である。
図1では、メモリスロット1から4として存在してい
る。初期値はy=1である。この数値は、そのシステム
によって適切な値をセットすれば良く、メモリスロット
が6個あるシステムにおいては、x=6にセットするこ
とになる。次のステータス15において、各メモリスロ
ットにメモリカードが搭載されているかを判定する。y
の初期値がy=1であるため、まずメモリスロット1か
らメモリカードの有無を調査する。図1において、メモ
リスロット1にはメモリカード7が搭載されているた
め、ステータス15の分岐はYESとなる。次のステー
タス16で、このメモリスロット1に搭載されたメモリ
カード7に対して、メモリテストを実施する。テスト内
容は、メモリカードのメモリ容量が、図1の信号12で
既知であるため、全容量に対してデータの書き込み、読
み出し、コンペアテストを行う。また、全容量のデータ
の書き込み、読み出し、コンペアテストでは、テスト時
間がかかってしまうため、例えば32MBのメモリカー
ドであるなら、最初の4MBと最後の4MBのデータの
書き込み、読み出し、コンペアテストのみとすれば、テ
スト時間の短縮も可能である。ステータス17では、こ
のメモリテストの結果を正常終了かどうかで判定する。
図1のメモリカード7が、3.3Vの動作電源電圧で動
作する仕様のカードならば、ステータス16のテスト
は、正常に終了するため、YESに分岐することにな
る。その後、次のステータス18では、セットしていた
パラメータx、yの設定をシフトする。メモリスロット
数を示すxから1減算し、メモリスロット番号を示すy
に1加算することで、次のメモリスロットにテスト対象
を移行する。メモリスロット1が終了したこの段階で
は、x=3、y=2とパラメータは変化する。ステータ
ス19では、xのパラメータを見ることで、全メモリス
ロットのテストは終了したかを判定している。x=0で
あれば全メモリスロットのテストが終了したことにな
る。前述した段階では、x=3のため、ステータス19
の分岐はNOであり、ステータス15にジャンプするこ
とになる。
識し、その電源電圧に可変するまでの制御の一実施例を
示すフローチャート図である。図2と図1を用いて、本
発明の動作を説明する。図2の最初のステータス13で
は、各メモリスロットに供給する電源電圧を3.3Vに
設定する。ステータス14では、本動作に関係するパラ
メータをセットする。xは、メモリスロットの数であ
る。図1においては、メモリスロット1から4と4つの
スロットがあるため、初期値としてここでは、x=4と
セットされる。また、yはメモリスロット番号である。
図1では、メモリスロット1から4として存在してい
る。初期値はy=1である。この数値は、そのシステム
によって適切な値をセットすれば良く、メモリスロット
が6個あるシステムにおいては、x=6にセットするこ
とになる。次のステータス15において、各メモリスロ
ットにメモリカードが搭載されているかを判定する。y
の初期値がy=1であるため、まずメモリスロット1か
らメモリカードの有無を調査する。図1において、メモ
リスロット1にはメモリカード7が搭載されているた
め、ステータス15の分岐はYESとなる。次のステー
タス16で、このメモリスロット1に搭載されたメモリ
カード7に対して、メモリテストを実施する。テスト内
容は、メモリカードのメモリ容量が、図1の信号12で
既知であるため、全容量に対してデータの書き込み、読
み出し、コンペアテストを行う。また、全容量のデータ
の書き込み、読み出し、コンペアテストでは、テスト時
間がかかってしまうため、例えば32MBのメモリカー
ドであるなら、最初の4MBと最後の4MBのデータの
書き込み、読み出し、コンペアテストのみとすれば、テ
スト時間の短縮も可能である。ステータス17では、こ
のメモリテストの結果を正常終了かどうかで判定する。
図1のメモリカード7が、3.3Vの動作電源電圧で動
作する仕様のカードならば、ステータス16のテスト
は、正常に終了するため、YESに分岐することにな
る。その後、次のステータス18では、セットしていた
パラメータx、yの設定をシフトする。メモリスロット
数を示すxから1減算し、メモリスロット番号を示すy
に1加算することで、次のメモリスロットにテスト対象
を移行する。メモリスロット1が終了したこの段階で
は、x=3、y=2とパラメータは変化する。ステータ
ス19では、xのパラメータを見ることで、全メモリス
ロットのテストは終了したかを判定している。x=0で
あれば全メモリスロットのテストが終了したことにな
る。前述した段階では、x=3のため、ステータス19
の分岐はNOであり、ステータス15にジャンプするこ
とになる。
【0020】y=2であることから、次にメモリスロッ
ト2のテストである。図1のメモリスロット2にはメモ
リカード10が搭載されているため、ステータス15、
16、17とメモリスロット1同様にステータスは進
む。メモリカード10が、5Vの動作電源電圧で動作す
る仕様のカードである場合、システムとして供給してい
る電源電圧が3.3Vであるため、ステータス17での
メモリテスト判定は、正常終了せず、NOに分岐する。
NO分岐後の次のステータス20では、このメモリスロ
ット2に供給する電源電圧を3.3Vから5Vに可変さ
せる。図1において、メモリテストがNGであった結果
が、CPUからメモリコントローラ5に通知され、メモ
リコントローラ5は電源電圧可変設定部9に対し、信号
11を用いて、メモリスロット2の電源電圧を変更する
ように通知する。これに従い、電源電圧可変設定部9
は、メモリスロット2の電源電圧を5Vに切り替える。
この切り替えが終了した後に、ステータス21で再びメ
モリスロット2に対し、ステータス16と同様の方法で
メモリテストを実施する。そして、ステータス22でそ
のテスト結果の判定を行う。メモリカード10が、動作
電源電圧5Vの仕様であるため、本メモリテストは正常
終了し、判定はYESに分岐する。その場合、ステータ
ス18に戻り、パラメータx、yの更新となり、次のメ
モリスロットにテストは移行される。もし、ステータス
22で、メモリテストが正常終了しない場合、判定はN
Oに分岐する。この場合、システムが供給する電源電圧
を3.3Vにしても5Vにしても、テスト結果はNGで
あるため、メモリカード自身に異常があると判定し、メ
モリエラーとして処理する。
ト2のテストである。図1のメモリスロット2にはメモ
リカード10が搭載されているため、ステータス15、
16、17とメモリスロット1同様にステータスは進
む。メモリカード10が、5Vの動作電源電圧で動作す
る仕様のカードである場合、システムとして供給してい
る電源電圧が3.3Vであるため、ステータス17での
メモリテスト判定は、正常終了せず、NOに分岐する。
NO分岐後の次のステータス20では、このメモリスロ
ット2に供給する電源電圧を3.3Vから5Vに可変さ
せる。図1において、メモリテストがNGであった結果
が、CPUからメモリコントローラ5に通知され、メモ
リコントローラ5は電源電圧可変設定部9に対し、信号
11を用いて、メモリスロット2の電源電圧を変更する
ように通知する。これに従い、電源電圧可変設定部9
は、メモリスロット2の電源電圧を5Vに切り替える。
この切り替えが終了した後に、ステータス21で再びメ
モリスロット2に対し、ステータス16と同様の方法で
メモリテストを実施する。そして、ステータス22でそ
のテスト結果の判定を行う。メモリカード10が、動作
電源電圧5Vの仕様であるため、本メモリテストは正常
終了し、判定はYESに分岐する。その場合、ステータ
ス18に戻り、パラメータx、yの更新となり、次のメ
モリスロットにテストは移行される。もし、ステータス
22で、メモリテストが正常終了しない場合、判定はN
Oに分岐する。この場合、システムが供給する電源電圧
を3.3Vにしても5Vにしても、テスト結果はNGで
あるため、メモリカード自身に異常があると判定し、メ
モリエラーとして処理する。
【0021】次はメモリスロット3のテストとなる。図
1において、メモリスロット3にはメモリカードは搭載
されていない。よって、ステータス15での判定はNO
であり、ステータス18にジャンプする。続くメモリス
ロット4においても同様である。メモリスロット4が終
了し、ステータス18の処理を実行するとx=0とな
る。よって、ステータス19では判定がYESとなり、
メモリカードの電源電圧自動認識、自動変換の制御は終
了する。
1において、メモリスロット3にはメモリカードは搭載
されていない。よって、ステータス15での判定はNO
であり、ステータス18にジャンプする。続くメモリス
ロット4においても同様である。メモリスロット4が終
了し、ステータス18の処理を実行するとx=0とな
る。よって、ステータス19では判定がYESとなり、
メモリカードの電源電圧自動認識、自動変換の制御は終
了する。
【0022】以上までに述べたように、本実施例では、
メモリテストの結果を元にし、正常ならば現在の電源電
圧が適正、異常であれば他の電源電圧に変更して再び確
認といった手段によってメモリカードが動作するのに適
した電源電圧を認識し、変更するものである。
メモリテストの結果を元にし、正常ならば現在の電源電
圧が適正、異常であれば他の電源電圧に変更して再び確
認といった手段によってメモリカードが動作するのに適
した電源電圧を認識し、変更するものである。
【0023】本実施例は、図2で示したフローチャート
に限定するものではない。図3は、図2のステータス1
7の判定部近傍を抜粋し、機能を追加したものである。
図2のステータス17でNOに分岐した場合、図3では
もう一つの判定ステータス24を実行する。ステータス
24では、メモリテストのエラー状態がテストした全ア
ドレスか、またはそうでないかを判定する。もし動作電
源電圧の違いでエラーになっている場合は、メモリカー
ドに搭載されたDRAMがまったく動作していないはず
である。つまり、テストする全アドレスにおいて、どの
アドレスでもエラーになる。この場合、電源電圧を切り
替えるため、ステータス24ではYESに分岐し、図2
のステータス20以下と同じ処理を続ける。逆にテスト
したアドレスの一部でのみエラーが発生した場合、ステ
ータス24ではNOに分岐することとなる。この場合、
電源電圧の仕様が異なるメモリカードが搭載されている
というよりはむしろ、そのメモリカード自身に異常があ
ると判定し、ステータス25にてメモリエラーと判断す
る。このように、ステータス24を設けることで、3.
3Vの電源電圧供給時においての、3.3V電源電圧を
仕様とするメモリカードのメモリカード異常を見つける
ことが可能となる。図2の場合は、3.3Vの電源供給
でテストNGなら、全て電源電圧を5Vに切り替えるた
め、本当は3.3V電源電圧仕様のメモリカード上の一
個のDRAMが壊れていたとしても、図2のステータス
17でNOに分岐後、ステータス20で電源電圧を5V
に切り替えることで、メモリカード上の全てのDRAM
に過電圧がかかり、すべてのDRAM破壊につながる。
図3は、これを防止するためには、良い方法である。
に限定するものではない。図3は、図2のステータス1
7の判定部近傍を抜粋し、機能を追加したものである。
図2のステータス17でNOに分岐した場合、図3では
もう一つの判定ステータス24を実行する。ステータス
24では、メモリテストのエラー状態がテストした全ア
ドレスか、またはそうでないかを判定する。もし動作電
源電圧の違いでエラーになっている場合は、メモリカー
ドに搭載されたDRAMがまったく動作していないはず
である。つまり、テストする全アドレスにおいて、どの
アドレスでもエラーになる。この場合、電源電圧を切り
替えるため、ステータス24ではYESに分岐し、図2
のステータス20以下と同じ処理を続ける。逆にテスト
したアドレスの一部でのみエラーが発生した場合、ステ
ータス24ではNOに分岐することとなる。この場合、
電源電圧の仕様が異なるメモリカードが搭載されている
というよりはむしろ、そのメモリカード自身に異常があ
ると判定し、ステータス25にてメモリエラーと判断す
る。このように、ステータス24を設けることで、3.
3Vの電源電圧供給時においての、3.3V電源電圧を
仕様とするメモリカードのメモリカード異常を見つける
ことが可能となる。図2の場合は、3.3Vの電源供給
でテストNGなら、全て電源電圧を5Vに切り替えるた
め、本当は3.3V電源電圧仕様のメモリカード上の一
個のDRAMが壊れていたとしても、図2のステータス
17でNOに分岐後、ステータス20で電源電圧を5V
に切り替えることで、メモリカード上の全てのDRAM
に過電圧がかかり、すべてのDRAM破壊につながる。
図3は、これを防止するためには、良い方法である。
【0024】また、デフォルトで供給している電源電圧
を本実施例において、3.3Vから第3の電源電圧であ
る2.8V程度に変更しても良い。これは、5Vの電源
電圧仕様のメモリカードが、3.3Vの電源電圧で、そ
のDRAMの実力で動作できる可能性を完全に絶つため
には良い方法である。この方法では、2.8Vでテスト
ののちに、3.3Vや5Vに切り替えを実施することに
なる。
を本実施例において、3.3Vから第3の電源電圧であ
る2.8V程度に変更しても良い。これは、5Vの電源
電圧仕様のメモリカードが、3.3Vの電源電圧で、そ
のDRAMの実力で動作できる可能性を完全に絶つため
には良い方法である。この方法では、2.8Vでテスト
ののちに、3.3Vや5Vに切り替えを実施することに
なる。
【0025】尚、一度設定した各メモリスロットの電源
電圧は、そのメモリカードの構成が変更にならない限
り、それを初期状態として供給するようにしても良い。
こうすれば、構成が変更にならない限り、メモリテスト
が各メモリカード共、供給電源電圧の違いで失敗するこ
とはなく、テスト時間をより短縮するには有効な手段で
ある。
電圧は、そのメモリカードの構成が変更にならない限
り、それを初期状態として供給するようにしても良い。
こうすれば、構成が変更にならない限り、メモリテスト
が各メモリカード共、供給電源電圧の違いで失敗するこ
とはなく、テスト時間をより短縮するには有効な手段で
ある。
【0026】
【発明の効果】本発明はメモリカードが搭載されるメモ
リスロットに対し、そのメモリカードが動作するに適し
た電源電圧に各メモリスロット単位で個々に自動的に設
定する。したがって、電源電圧の異なるメモリカードを
混在させての搭載を可能にし、メモリカードの電源電圧
によらない汎用性のある制御手段を実現している。電源
電圧の認識方法としても、メモリテストという通常のシ
ステム立ち上げ時に一般的に実施しているものを利用し
ており、簡便な構成が実現できる。
リスロットに対し、そのメモリカードが動作するに適し
た電源電圧に各メモリスロット単位で個々に自動的に設
定する。したがって、電源電圧の異なるメモリカードを
混在させての搭載を可能にし、メモリカードの電源電圧
によらない汎用性のある制御手段を実現している。電源
電圧の認識方法としても、メモリテストという通常のシ
ステム立ち上げ時に一般的に実施しているものを利用し
ており、簡便な構成が実現できる。
【0027】また、電源電圧仕様が異なったためだけに
使用できなかったメモリカードも、本発明により、スロ
ットの電源キーが共通化されることで使用可能になり、
リサイクルの観点からも効果的なものである。
使用できなかったメモリカードも、本発明により、スロ
ットの電源キーが共通化されることで使用可能になり、
リサイクルの観点からも効果的なものである。
【図1】本発明に係るメモリカード電源電圧自動変換方
式が適用されたメモリバス周辺の一実施例を示したブロ
ック図。
式が適用されたメモリバス周辺の一実施例を示したブロ
ック図。
【図2】本発明に係るメモリカードの電源電圧を自動的
に認識する手段の一実施例を示したフローチャート図。
に認識する手段の一実施例を示したフローチャート図。
【図3】本発明に係る一実施例である図2に対し、機能
を追加した他の実施例を示したフローチャート図の部分
的抜粋。
を追加した他の実施例を示したフローチャート図の部分
的抜粋。
1,2,3,4・・・メモリスロット 5・・・メモリコントローラ 6・・・コネクタ 7・・・3.3Vの電源電圧仕様のメモリカード 8・・・メモリバス 9・・・電源電圧可変供給部 10・・・5Vの電源電圧仕様のメモリカード 11・・・電源電圧可変制御信号 12・・・メモリカードのメモリ容量、動作速度認識信
号 13・・・メモリカードに3.3Vを供給するステータ
ス 14・・・パラメータセットステータス 15・・・メモリカード搭載確認ステータス 16・・・電源電圧3.3Vでのメモリテストステータ
ス 17・・・メモリテスト結果判定ステータス 18・・・パラメータ更新ステータス 19・・・テスト終了判定ステータス 20・・・メモリカードに5Vを供給するステータス 21・・・電源電圧5Vでのメモリテストステータス 22・・・メモリテスト結果判定ステータス 23・・・メモリエラーステータス 24・・・エラー内容判定ステータス 25・・・メモリエラーステータス
号 13・・・メモリカードに3.3Vを供給するステータ
ス 14・・・パラメータセットステータス 15・・・メモリカード搭載確認ステータス 16・・・電源電圧3.3Vでのメモリテストステータ
ス 17・・・メモリテスト結果判定ステータス 18・・・パラメータ更新ステータス 19・・・テスト終了判定ステータス 20・・・メモリカードに5Vを供給するステータス 21・・・電源電圧5Vでのメモリテストステータス 22・・・メモリテスト結果判定ステータス 23・・・メモリエラーステータス 24・・・エラー内容判定ステータス 25・・・メモリエラーステータス
Claims (5)
- 【請求項1】メモリカードを搭載する情報処理機器にお
いて、異種電圧で動作するメモリカードを混在して搭載
した場合でも、初期テスト時に実施するメモリテストの
合否によって自動的に各メモリカードの動作電源電圧を
認識する手段と、上記認識結果から、各スロット毎に供
給する第1の電源電圧と第2の電源電圧のうち、その当
該スロットに搭載されたメモリカードが動作するために
適した電源電圧に自動的に設定できる電源電圧変更手段
を有することを特徴とするメモリカード電源電圧制御方
式。 - 【請求項2】請求項1に関し、装置電源投入時におこな
う初めのメモリテスト時にメモリカードに供給する電源
電圧を第1及び第2の電源電圧のうち、低電圧である第
1の電源電圧とすることを特徴とし、メモリテストにエ
ラーがある場合に第2の電源電圧に変更するメモリカー
ド電源電圧制御手段。 - 【請求項3】請求項1、2に関して、メモリテストの結
果からエラーとなったアドレス数によって、電源電圧の
相違かメモリカード自身のエラーかを判別する手段を有
することを特徴とするメモリカード電源電圧制御手段。 - 【請求項4】請求項2に関し、メモリカードに装置電源
投入時に供給する第1の電源電圧よりも低い電源電圧を
持つ第3の電源電圧を有し、この第3の電源電圧を第1
の電源電圧に変わり装置電源投入時にメモリカードに供
給し、メモリテストをすることで、第1の電源電圧を動
作電源電圧に持つメモリカードは正常動作するが、第2
の電源電圧を動作電源電圧に持つメモリカードでは確実
に動作できず、よりメモリカードの電源電圧の認識を効
果的に実現することを特徴とするメモリカード電源電圧
制御方式。 - 【請求項5】上記請求項のメモリカード電源電圧制御方
式を実装することを特徴とする情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10170770A JP2000010668A (ja) | 1998-06-18 | 1998-06-18 | メモリカード供給電圧制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10170770A JP2000010668A (ja) | 1998-06-18 | 1998-06-18 | メモリカード供給電圧制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000010668A true JP2000010668A (ja) | 2000-01-14 |
Family
ID=15911061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10170770A Pending JP2000010668A (ja) | 1998-06-18 | 1998-06-18 | メモリカード供給電圧制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000010668A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6742067B2 (en) * | 2001-04-20 | 2004-05-25 | Silicon Integrated System Corp. | Personal computer main board for mounting therein memory module |
KR100434988B1 (ko) * | 2001-08-31 | 2004-06-23 | 사이버넷 주식회사 | 멀티드롭 회로를 이용한 ic카드의 액세스 장치 |
WO2006057340A1 (ja) * | 2004-11-26 | 2006-06-01 | Kabushiki Kaisha Toshiba | カードおよびホスト機器 |
US8072331B2 (en) | 2008-08-08 | 2011-12-06 | Tyfone, Inc. | Mobile payment device |
US8083145B2 (en) | 2005-02-22 | 2011-12-27 | Tyfone, Inc. | Provisioning an add-on apparatus with smartcard circuity for enabling transactions |
JP2012503263A (ja) * | 2008-09-30 | 2012-02-02 | インテル・コーポレーション | 低電圧動作時のキャッシュ部分のディセーブル |
US8231061B2 (en) | 2009-02-24 | 2012-07-31 | Tyfone, Inc | Contactless device with miniaturized antenna |
US8451122B2 (en) | 2008-08-08 | 2013-05-28 | Tyfone, Inc. | Smartcard performance enhancement circuits and systems |
US9741027B2 (en) | 2007-12-14 | 2017-08-22 | Tyfone, Inc. | Memory card based contactless devices |
WO2022059216A1 (ja) * | 2020-09-17 | 2022-03-24 | キオクシア株式会社 | ホスト装置およびメモリシステム |
-
1998
- 1998-06-18 JP JP10170770A patent/JP2000010668A/ja active Pending
Cited By (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6742067B2 (en) * | 2001-04-20 | 2004-05-25 | Silicon Integrated System Corp. | Personal computer main board for mounting therein memory module |
KR100434988B1 (ko) * | 2001-08-31 | 2004-06-23 | 사이버넷 주식회사 | 멀티드롭 회로를 이용한 ic카드의 액세스 장치 |
USRE49643E1 (en) | 2004-11-26 | 2023-09-05 | Kioxia Corporation | Card and host device |
USRE48772E1 (en) | 2004-11-26 | 2021-10-12 | Kioxia Corporation | Card and host device |
JPWO2006057340A1 (ja) * | 2004-11-26 | 2008-06-05 | 株式会社東芝 | カードおよびホスト機器 |
US7549580B2 (en) | 2004-11-26 | 2009-06-23 | Kabushiki Kaisha Toshiba | Card and host device |
KR100919072B1 (ko) * | 2004-11-26 | 2009-09-28 | 가부시끼가이샤 도시바 | 카드 및 호스트 기기 |
US7810727B2 (en) | 2004-11-26 | 2010-10-12 | Kabushiki Kaisha Toshiba | Card and host device |
JP4620049B2 (ja) * | 2004-11-26 | 2011-01-26 | 株式会社東芝 | メモリデバイスおよびホスト機器 |
US7891566B2 (en) | 2004-11-26 | 2011-02-22 | Kabushiki Kaisha Toshiba | Card and host device |
US8596548B2 (en) | 2004-11-26 | 2013-12-03 | Kabushiki Kaisha Toshiba | Card and host device |
US7353993B2 (en) | 2004-11-26 | 2008-04-08 | Kabushiki Kaisha Toshiba | Card and host device |
USRE47543E1 (en) | 2004-11-26 | 2019-07-30 | Toshiba Memory Corporation | Card and host device |
US9417798B2 (en) | 2004-11-26 | 2016-08-16 | Kabushiki Kaisha Toshiba | Card and host device |
US9052843B2 (en) | 2004-11-26 | 2015-06-09 | Kabushiki Kaisha Toshiba | Card and host device |
US8162216B2 (en) | 2004-11-26 | 2012-04-24 | Kabushiki Kaisha Toshiba | Card and host device |
WO2006057340A1 (ja) * | 2004-11-26 | 2006-06-01 | Kabushiki Kaisha Toshiba | カードおよびホスト機器 |
US8286874B2 (en) | 2004-11-26 | 2012-10-16 | Kabushiki Kaisha Toshiba | Card and host device |
US8397990B2 (en) | 2004-11-26 | 2013-03-19 | Kabushiki Kaisha Toshiba | Card and host device |
US8827167B2 (en) | 2004-11-26 | 2014-09-09 | Kabushiki Kaisha Toshiba | Card and host device |
US9004361B2 (en) | 2005-02-22 | 2015-04-14 | Tyfone, Inc. | Wearable device transaction system |
US10803370B2 (en) | 2005-02-22 | 2020-10-13 | Tyfone, Inc. | Provisioning wearable device with current carrying conductor to produce time-varying magnetic field |
US8474718B2 (en) | 2005-02-22 | 2013-07-02 | Tyfone, Inc. | Method for provisioning an apparatus connected contactless to a mobile device |
US8573494B2 (en) | 2005-02-22 | 2013-11-05 | Tyfone, Inc. | Apparatus for secure financial transactions |
US8408463B2 (en) | 2005-02-22 | 2013-04-02 | Tyfone, Inc. | Mobile device add-on apparatus for financial transactions |
US11720777B2 (en) | 2005-02-22 | 2023-08-08 | Icashe, Inc. | Mobile phone with magnetic card emulation |
US11436461B2 (en) | 2005-02-22 | 2022-09-06 | Kepler Computing Inc. | Mobile phone with magnetic card emulation |
US11270174B2 (en) | 2005-02-22 | 2022-03-08 | Icashe, Inc. | Mobile phone with magnetic card emulation |
US8083145B2 (en) | 2005-02-22 | 2011-12-27 | Tyfone, Inc. | Provisioning an add-on apparatus with smartcard circuity for enabling transactions |
US9626611B2 (en) | 2005-02-22 | 2017-04-18 | Tyfone, Inc. | Provisioning mobile device with time-varying magnetic field |
US8136732B2 (en) | 2005-02-22 | 2012-03-20 | Tyfone, Inc. | Electronic transaction card with contactless interface |
US9092708B1 (en) | 2005-02-22 | 2015-07-28 | Tyfone, Inc. | Wearable device with time-varying magnetic field |
US8091786B2 (en) | 2005-02-22 | 2012-01-10 | Tyfone, Inc. | Add-on card with smartcard circuitry powered by a mobile device |
US10185909B2 (en) | 2005-02-22 | 2019-01-22 | Tyfone, Inc. | Wearable device with current carrying conductor to produce time-varying magnetic field |
US9202156B2 (en) | 2005-02-22 | 2015-12-01 | Tyfone, Inc. | Mobile device with time-varying magnetic field |
US9208423B1 (en) | 2005-02-22 | 2015-12-08 | Tyfone, Inc. | Mobile device with time-varying magnetic field and single transaction account numbers |
US9251453B1 (en) | 2005-02-22 | 2016-02-02 | Tyfone, Inc. | Wearable device with time-varying magnetic field and single transaction account numbers |
US9715649B2 (en) | 2005-02-22 | 2017-07-25 | Tyfone, Inc. | Device with current carrying conductor to produce time-varying magnetic field |
US9741027B2 (en) | 2007-12-14 | 2017-08-22 | Tyfone, Inc. | Memory card based contactless devices |
US9483722B2 (en) | 2008-08-08 | 2016-11-01 | Tyfone, Inc. | Amplifier and transmission solution for 13.56MHz radio coupled to smartcard controller |
US10949726B2 (en) | 2008-08-08 | 2021-03-16 | Icashe, Inc. | Mobile phone with NFC apparatus that does not rely on power derived from an interrogating RF field |
US8451122B2 (en) | 2008-08-08 | 2013-05-28 | Tyfone, Inc. | Smartcard performance enhancement circuits and systems |
US8072331B2 (en) | 2008-08-08 | 2011-12-06 | Tyfone, Inc. | Mobile payment device |
US9390359B2 (en) | 2008-08-08 | 2016-07-12 | Tyfone, Inc. | Mobile device with a contactless smartcard device and active load modulation |
US9904887B2 (en) | 2008-08-08 | 2018-02-27 | Tyfone, Inc. | Computing device with NFC and active load modulation |
US9122965B2 (en) | 2008-08-08 | 2015-09-01 | Tyfone, Inc. | 13.56 MHz enhancement circuit for smartcard controller |
US10318855B2 (en) | 2008-08-08 | 2019-06-11 | Tyfone, Inc. | Computing device with NFC and active load modulation for mass transit ticketing |
US9117152B2 (en) | 2008-08-08 | 2015-08-25 | Tyfone, Inc. | 13.56 MHz enhancement circuit for smartmx smartcard controller |
US10607129B2 (en) | 2008-08-08 | 2020-03-31 | Tyfone, Inc. | Sideband generating NFC apparatus to mimic load modulation |
US8814053B2 (en) | 2008-08-08 | 2014-08-26 | Tyfone, Inc. | Mobile payment device with small inductive device powered by a host device |
US9489608B2 (en) | 2008-08-08 | 2016-11-08 | Tyfone, Inc. | Amplifier and transmission solution for 13.56MHz radio coupled to smartmx smartcard controller |
US8937549B2 (en) | 2008-08-08 | 2015-01-20 | Tyfone, Inc. | Enhanced integrated circuit with smartcard controller |
US8866614B2 (en) | 2008-08-08 | 2014-10-21 | Tyfone, Inc. | Active circuit for RFID |
US11694053B2 (en) | 2008-08-08 | 2023-07-04 | Icashe, Inc. | Method and apparatus for transmitting data via NFC for mobile applications including mobile payments and ticketing |
US8410936B2 (en) | 2008-08-08 | 2013-04-02 | Tyfone, Inc. | Contactless card that receives power from host device |
JP2012503263A (ja) * | 2008-09-30 | 2012-02-02 | インテル・コーポレーション | 低電圧動作時のキャッシュ部分のディセーブル |
US8231061B2 (en) | 2009-02-24 | 2012-07-31 | Tyfone, Inc | Contactless device with miniaturized antenna |
TWI774145B (zh) * | 2020-09-17 | 2022-08-11 | 日商鎧俠股份有限公司 | 主機裝置及記憶體系統 |
TWI796260B (zh) * | 2020-09-17 | 2023-03-11 | 日商鎧俠股份有限公司 | 主機裝置 |
WO2022059216A1 (ja) * | 2020-09-17 | 2022-03-24 | キオクシア株式会社 | ホスト装置およびメモリシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6477671B2 (en) | Semiconductor memory, memory device, and memory card | |
US5613130A (en) | Card voltage switching and protection | |
US5809256A (en) | Soft power switching for hot installation and removal of circuit boards in a computer system | |
JPH08137763A (ja) | フラッシュメモリ制御装置 | |
US5862088A (en) | Apparatus and method for testing a memory | |
JP2000010668A (ja) | メモリカード供給電圧制御方式 | |
US5166503A (en) | IC memory card | |
US6751740B1 (en) | Method and system for using a combined power detect and presence detect signal to determine if a memory module is connected and receiving power | |
JP3376306B2 (ja) | データ処理装置、そのデータ処理方法 | |
US7830741B2 (en) | Semiconductor memory device for controlling banks | |
US7464309B2 (en) | Method and apparatus for testing semiconductor memory device and related testing methods | |
US4800532A (en) | Circuit arrangement with a processor and at least two read-write memories | |
US6754865B2 (en) | Integrated circuit | |
US20110296086A1 (en) | Flash memory having test mode function and connection test method for flash memory | |
JP2005234935A (ja) | 情報記憶装置 | |
US20090224797A1 (en) | Electronic device | |
US6092227A (en) | Test circuit | |
JP3187324B2 (ja) | 電気的に書き換え可能なromの書き込み方法 | |
US20230176640A1 (en) | Storage device and a power management device | |
JPH06250866A (ja) | メモリ制御装置 | |
KR940011048B1 (ko) | 확장용 메모리를 위한 어드레싱장치 및 방법 | |
EP0717356A1 (en) | Parity bit memory simulator | |
JPH0528056A (ja) | メモリ装置 | |
KR19990023675A (ko) | 반도체 메모리용 메모리블록 치환시스템 및 치환방법 | |
JPH06119200A (ja) | メモリ装置およびそのテスト方式 |