KR19990023675A - 반도체 메모리용 메모리블록 치환시스템 및 치환방법 - Google Patents

반도체 메모리용 메모리블록 치환시스템 및 치환방법 Download PDF

Info

Publication number
KR19990023675A
KR19990023675A KR1019980033451A KR19980033451A KR19990023675A KR 19990023675 A KR19990023675 A KR 19990023675A KR 1019980033451 A KR1019980033451 A KR 1019980033451A KR 19980033451 A KR19980033451 A KR 19980033451A KR 19990023675 A KR19990023675 A KR 19990023675A
Authority
KR
South Korea
Prior art keywords
memory block
memory
redundant
block
main memory
Prior art date
Application number
KR1019980033451A
Other languages
English (en)
Other versions
KR100311757B1 (ko
Inventor
시게루 구하라
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990023675A publication Critical patent/KR19990023675A/ko
Application granted granted Critical
Publication of KR100311757B1 publication Critical patent/KR100311757B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 메모리 활용효율을 향상시키고 메모리 영역의 증가를 억제할 수 있는 반도체 메모리를 제공한다. 본 발명의 반도체 메모리는 복수의 메인 메모리블록 및 단일 용장 메모리블록을 구비한다. 그 내부에 테스트 프로그램이 저장되어 있는 테스트 ROM 은 용장 메모리블록의 일부분에 격납되어 있다. 만일 불량 메모리셀이 메인 메모리블록 중의 한 블록내에 존재하면, 제어수단이 이 메인 메모리블록을 용장 메모리블록으로 치환한다. 테스트 ROM 은 불량 메모리셀이 존재하지 않는 메인 메모리블록내의 영역으로 이동된다.

Description

반도체 메모리용 메모리블록 치환시스템 및 치환방법
본 발명은 반도체 메모리에 관한 것으로, 보다 상세하게는 전기적으로 소거가능하고 프로그램가능한 판독전용 메모리(EEPROM)로 구성된 반도체 메모리용 메모리블록 치환시스템 및 치환방법에 관한 것이다.
최근, 반도체 메모리에서, 메모리 용량과 회로 규모가 커짐에 따라 수율의 감소와 테스트 비용의 증가가 중요한 문제로 되고 있다.
수율 감소에 대한 해결책으로는, 불량 메모리를 용장 메모리로 치환하여 수율을 향상시키는 방법이 있다. 치환 방법의 하나로서, 블록전환방법이 있다. 이 방법은 통상 메모리블록에 부가하여 용장 메모리블록을 구비한다. 불량 메모리셀이 통상 메모리블록내에 존재하는 경우, 이 불량 메모리블록은 용장 메모리블록으로 치환된다. 이 방법은 블록 단위로 치환을 수행하기 때문에, 치환용 회로가 워드라인 치환, 비트라인 치환 등의 방법과 비교해 구조적으로 간단하다는 장점을 갖는다.
테스트 비용의 증가에 대한 해결책으로서, 그 내부에 특정 프로그램을 내장하는 ROM 이 사전에 회로내에 설치되는 방법이 있다. 이 특정 프로그램은 메모리 또는 주변회로가 정상적으로 동작하는지 여부를 확인하는데 사용된다. 이 프로그램이 사용되면, 효율적인 동작 테스트가 가능하게 되고 테스트 비용의 증가가 억제될 수 있다. 여기서, 이러한 특정 프로그램을 내장하는 ROM 은 테스트 ROM 이라 지칭된다.
도 6 은 상술된 종류의 종래의 반도체 메모리를 나타낸다. 이 반도체 메모리는 메인 메모리블록(11 내지 14), 용장 메모리블록(10), 테스트 ROM(15), 이들을 제어하는 제어부(16)로 이루어진다.
메인 메모리블록(11 내지 14)이 정상인 경우에, 용장 메모리블록(10)은 사용되지 않는다.
다른 한편으로, 불량 메모리셀이 메인 메모리블록(11 내지 14) 중의 어느 한 블록에 존재하는 경우, 불량 메모리셀을 갖는 메인 메모리블록(11 내지 14 중의 어느 하나)이 제어부(16)에 의해 용장 메모리블록(10)으로 교환된다.
제어부(16)는 또한 테스트 ROM(15)내에 기입된 테스트 프로그램을 사용하여 메인 메모리블록(11 내지 14), 용장 메모리블록(10), 및 타 반도체 메모리 회로를 테스트한다.
상술된 종류의 다른 반도체 메모리가 일본 특개평 3-104097 호에 설명되어 있다. 이러한 반도체 메모리가 복수의 용장회로를 갖는 경우에, 하나의 용장회로에 결함이 있을 때, 반도체 메모리는 이 하나의 용장회로를 사용금지 상태로 한다.
그러나, 용장 메모리블록을 설치하는 방법에서는, 메모리블록내의 일부분만, 예를 들어, 단일 메모리셀이 불량인 경우에도, 구제를 위해 이 블록이 치환된다. 이러한 이유 때문에, 블로내의 다른 메모리셀이 정상적으로 동작해도, 사용되지 못하며 그러므로 메모리 활용 효율이 낮다는 단점이 있다.
또한, 테스트 ROM 의 설치에 의해 메모리 면적이 증대되고, 또한 불량 메모리가 테스트 ROM 내에 존재하는 경우에, 구제 수단이 없다는 단점이 있다.
게다가, 상술된 일본 특개평 3-104097 호의 반도체 메모리에는 이러한 단점을 극복하는 방법이 서술되어 있지 않다.
본 발명의 목적은 메모리 활용 효율을 향상시킬 수 있고 또한 메모리 점유면적의 증대를 억제할 수 있는 반도체 메모리를 제공하는 것이다.
이러한 목적을 달성하기 위하여, 메인 메모리블록; 용장 메모리블록; 용장 메모리블록내의 소정의 영역에 기입된 특정 프로그램; 및 메인 메모리블록을 용장 메모리블록으로 치환하는 제어수단을 구비하는 반도체 메모리용 메모리블록 치환시스템이 제공된다.
상술된 본 발명의 목적은 또한 메인 메모리블록, 용장 메모리블록, 및 용장 메모리블록내의 소정영역에 기입된 특정 프로그램을 구비하는 반도체 메모리용 메모리블록 치환방법에 의해 달성되며, 이 메모리블록 치환방법은 메인 메모리블록을 용장 메모리블록으로 치환하는 제 1 프로세스를 포함한다.
본 발명의 메모리블록 치환시스템 및 본 발명의 반도체 메모리용 메모리블록 치환방법에 따르면, 특정 프로그램이 용장 메모리블록내에 저장되기 때문에, 메모리에 의한 점유면적의 증대가 억제될 수 있다. 게다가, 불량 메모리셀이 존재하지 않는 메인 메모리블록내의 다른 영역으로 특정 프로그램이 이동되기 때문에, 메모리 활용효율이 향상될 수 있다.
도 1 은 본 발명에 따른 반도체 메모리의 바람직한 실시예의 블록도;
도 2 는 불량 메모리셀이 테스트 ROM 에 존재하는 경우의 반도체 메모리의 블록도;
도 3 은 불량 메모리셀이 메인 메모리블록내에 존재하는 경우의 반도체 메모리의 블록도;
도 4 는 불량 메모리셀이 테스트 ROM 에 존재하는 경우의 제어부의 동작을 나타내는 흐름도;
도 5 는 불량 메모리셀이 메인 메모리블록내에 존재하는 경우의 제어부의 동작을 나타내는 흐름도; 및
도 6 은 종래의 반도체 메모리의 블록도.
도면의 주요부분에 대한 부호의 설명
0 : 용장 메모리블록 1 ~ 4 : 메인 메모리블록
5 : 제어부 6 : 어드레스 메모리부
15 : 테스트 ROM
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 도 1 은 본 발명에 따른 반도체 메모리의 바람직한 실시예의 블록도이다. 종래예(도 6 참조)와 동일한 부분은 동일 도면부호로 나타내며, 그것에 대한 설명은 생략한다.
반도체 메모리는 메인 메모리블록(1 내지 4), 용장 메모리블록(0), 테스트 ROM(15), 테스트 ROM(15)에 저장된 테스트 프로그램의 어드레스를 유지하는 어드레스 메모리부(6), 및 이들을 제어하는 제어부(5)로 이루어진다.
이들 메모리블록(1 내지 4 및 0)은 판독가능/기입가능 RAM 으로 구성될 수 있지만, 본 실시예에서는 비휘발성 메모리로 구성된다.
테스트 ROM(15)내의 테스트 프로그램의 내용은 반도체칩이 제조된 후 외부로부터 기입된다. 본 실시예는 이들 메모리블록이 비휘발성 메모리로 구성되기 때문에 내용이 자유롭게 변경될 수 있는 이점을 갖는다. 테스트 ROM(15)의 메모리 사이즈는 메인 메모리블록(0, 1, 2, 3, 및 4)의 어느 것보다도 작다.
메인 메모리블록(1 내지 4) 중의 어느 곳에도 불량 메모리셀이 존재하지 않으면, 용장 메모리블록(0)과 메인 메모리블록(1 내지 4)의 치환은 수행되지 않는다. 이 때, 테스트 ROM(15)은 용장 메모리블록(0)내에 위치되고, 어드레스는 어드레스 메모리부(6)에 의해 유지된다.
테스트 ROM(15)내에 불량 메모리셀이 존재하는 경우를 설명한다. 도 2 는 테스트 ROM(15)내에 불량 메모리셀이 존재하는 경우의 반도체 메모리의 블록도이다.
도시된 바와 같이, 불량 메모리셀(7)이 테스트 ROM(15)내에 존재할 때, 만일 용장 메모리블록(0)에서 정상적으로 동작하는 메모리 영역이 테스트 ROM(15)의 메모리 사이즈보다 크면, 테스트 ROM(15)을 내장하는 어드레스가 불량 메모리셀(7)을 포함하지 않는 어드레스로 변경될 수 있다.
변경된 어드레스는 어드레스 메모리부(6)에 의해 유지되도록 설정된다. 유지되는 어드레스는 테스트 ROM(15)의 위치를 유일하게 결정할 수 있는 것이다. 예를 들어, 선두 어드레스 만으로도 좋다.
도 4 는 불량 메모리셀이 테스트 ROM(15)내에 존재하는 경우의 제어부의 동작을 나타내는 흐름도이다.
제어부(5)는 먼저 불량 메모리셀이 테스트 ROM(15)내에 존재하는지 여부를 판단한다(S1 단계). 불량 메모리셀이 존재하는 경우에, 테스트 ROM(15)의 어드레스는 용장 메모리블록(0)내에 불량 메모리셀(7)이 존재하지 않는 어드레스로 변경된다(S2 단계). 이로써, 동작이 완료된다.
한편으로, S1 단계에서 불량 메모리셀이 존재하지 않는 경우에는, 불량 메모리셀이 검출될 때까지 대기한다.
다음으로, 불량 메모리셀이 메인 메모리블록(1 내지 4)내에 존재하는 경우를 설명한다. 도 3 은 불량 메모리셀이 메인 메모리블록(1 내지 4)내에 존재하는 경우의 반도체 메모리의 블록도이다.
예를 들어, 불량 메모리셀(8 과 9)이 메모리블록(2)내에 존재하고 정상적으로 동작하는 메모리의 사이즈가 테스트 ROM(15)의 사이즈보다 크다고 가정하자. 이 경우 메모리블록(2)이 용장 메모리블록(0)으로 치환된다. 이러한 치환은 일반적으로 사용되는 블록전환방법과 전적으로 동일하다.
다음에, 메모리블록(2)내의 불량 메모리셀(8 과 9)의 어드레스가 조사된다. 그 다음에, 테스트 ROM(15)이 불량 메모리셀(8 과 9)의 어드레스가 포함되지 않는 영역으로 이동된다. 테스트 ROM(15)의 어드레스는 어드레스 메모리부(6)에 의해 유지된다. 이런 방법으로, 종래 사용될 수 없었던 메모리블록(2)내의 메모리 영역이 테스트 ROM 으로서 효과적으로 활용될 수 있다.
도 5 는 불량 메모리셀들이 메인 메모리블록(1 내지 4)내에 존재하는 경우의 제어부(5)의 동작을 나타내는 흐름도이다.
제어부(5)는 먼저 불량 메모리셀이 메인 메모리블록(1 내지 4)내에 존재하는지 여부를 판단한다(S11 단계). 그 다음에, 불량 메모리셀이 메인 메모리블록(2)내에 존재하면, 이 불량 메모리블록(2)은 용장 메모리블록(0)으로 치환된다(S12 단계). 다음에, 불량 메모리블록(2)내의 불량 메모리셀(8 과 9)이 포함되지 않은 영역으로 테스트 ROM(15)이 이동된다(S13 단계). 이로써, 동작이 완료된다.
다른 한편으로, S11 에서 불량 메모리셀이 존재하지 않는 경우에는, 불량 메모리셀이 검출될 때까지 대기한다.
본 발명은 바람직한 실시예를 참조하여 설명되었지만, 본 발명은 여기에 설명된 것으로 한정되지 않고, 첨부된 청구범위내에서 변형될 수도 있다.
본 발명에 따르면, 특정 프로그램이 용장 메모리블록내에 저장되어 있기 때문에, 메모리에 의해 점유되는 영역의 증가가 억제될 수 있다. 게다가, 특정 프로그램이 불량 메모리셀이 존재하지 않는 메인 메모리블록내의 다른 영역으로 이동되기 때문에, 메모리 활용효율이 향상될 수 있다.

Claims (16)

  1. 메인 메모리블록;
    용장 메모리블록;
    상기 용장 메모리블록내의 소정의 영역에 기입된 특정 프로그램; 및
    상기 메인 메모리블록을 상기 용장 메모리블록으로 치환하는 제어수단을 구비하는 것을 특징으로 하는 반도체 메모리용 메모리블록 치환시스템.
  2. 제 1 항에 있어서, 상기 제어수단은, 불량 메모리셀이 상기 메인 메모리블록내에 존재하는 경우 상기 메인 메모리블록을 상기 용장 메모리블록으로 치환하는 것을 특징으로 하는 반도체 메모리용 메모리블록 치환시스템.
  3. 제 1 항에 있어서, 상기 제어수단은 상기 특정 프로그램의 어드레스를 설정하는 어드레스 설정수단을 포함하는 것을 특징으로 하는 반도체 메모리용 메모리블록 치환시스템.
  4. 제 3 항에 있어서, 상기 특정 프로그램이 기입된 상기 용장 메모리블록의 상기 영역에 불량 메모리셀이 존재하는 경우, 상기 어드레스 설정수단이 상기 특정 프로그램을 상기 불량 메모리셀이 존재하지 않는 상기 용장 메모리블록내의 다른 영역으로 이동시키는 것을 특징으로 하는 반도체 메모리용 메모리블록 치환시스템.
  5. 제 3 항에 있어서, 상기 메인 메모리블록이 상기 용장 메모리블록으로 치환되고 상기 메인 메모리블록에 상기 특정 프로그램이 기입된 후 상기 메인 메모리블록에 불량 메모리셀이 존재하는 경우, 상기 어드레스 설정수단이 상기 특정 프로그램을 상기 불량 메모리셀이 존재하지 않는 상기 메인 메모리블록내의 다른 영역으로 이동시키는 것을 특징으로 하는 반도체 메모리용 메모리블록 치환시스템.
  6. 제 1 항에 있어서, 상기 메인 메모리블록은 복수의 메모리블록으로 이루어지고 상기 제어수단은 상기 복수의 메모리블록 중의 한 블록을 상기 용장 메모리블록으로 치환하는 것을 특징으로 하는 반도체 메모리용 메모리블록 치환시스템.
  7. 제 1 항에 있어서, 상기 특정 프로그램은 적어도 상기 메인 메모리블록 및 용장 메모리블록을 테스트하는 테스트 프로그램인 것을 특징으로 하는 반도체 메모리용 메모리블록 치환시스템.
  8. 제 1 항에 있어서, 상기 메인 메모리블록과 상기 용장 메모리블록이 비휘발성 메모리로 구성되는 것을 특징으로 하는 반도체 메모리용 메모리블록 치환시스템.
  9. 메인 메모리블록, 용장 메모리블록, 및 상기 용장 메모리블록내의 소정영역에 기입된 특정 프로그램을 구비하는 반도체 메모리용 메모리블록 치환방법으로, 상기 메인 메모리블록을 상기 용장 메모리블록으로 치환하는 제 1 프로세스를 포함하는 것을 특징으로 하는 메모리블록 치환방법.
  10. 제 9 항에 있어서, 상기 제 1 프로세스에서 상기 메인 메모리블록은 불량 메모리셀이 상기 메인 메모리블록내에 존재하는 경우 상기 용장 메모리블록으로 치환되는 것을 특징으로 하는 메모리블록 치환방법.
  11. 제 9 항에 있어서, 상기 제 1 프로세스가 상기 특정 프로그램의 어드레스를 설정하는 제 2 프로세스를 포함하는 것을 특징으로 하는 메모리블록 치환방법.
  12. 제 11 항에 있어서, 상기 특정 프로그램이 기입된 상기 용장 메모리블록의 상기 영역에 불량 메모리셀이 존재하는 경우, 상기 제 1 프로세스에서, 상기 특정 프로그램이 상기 제 2 프로세스에 의해 상기 불량 메모리셀이 존재하지 않는 상기 용장 메모리블록내의 다른 영역으로 이동되는 것을 특징으로 하는 메모리블록 치환방법.
  13. 제 11 항에 있어서, 상기 메인 메모리블록이 상기 용장 메모리블록으로 치환되고 상기 메인 메모리블록에 상기 특정 프로그램이 기입된 후 상기 메인 메모리블록에 불량 메모리셀이 존재하는 경우, 상기 제 1 프로세스에서, 상기 특정 프로그램이 상기 제 2 프로세스에 의해 상기 불량 메모리셀이 존재하지 않는 상기 메인 메모리블록내의 다른 영역으로 이동되는 것을 특징으로 하는 메모리블록 치환방법.
  14. 제 9 항에 있어서, 상기 메인 메모리블록은 복수의 메모리블록으로 이루어지고, 상기 제 1 프로세스에서, 상기 복수의 메모리블록 중의 한 블록이 상기 용장 메모리블록으로 치환되는 것을 특징으로 하는 메모리블록 치환방법.
  15. 제 9 항에 있어서, 상기 특정 프로그램은 적어도 상기 메인 메모리블록 및 용장 메모리블록을 테스트하는 테스트 프로그램인 것을 특징으로 하는 메모리블록 치환방법.
  16. 제 9 항에 있어서, 상기 메인 메모리블록과 상기 용장 메모리블록이 비휘발성 메모리로 구성되는 것을 특징으로 하는 메모리블록 치환방법.
KR1019980033451A 1997-08-20 1998-08-18 반도체메모리용메모리블록치환시스템및치환방법 KR100311757B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-222873 1997-08-20
JP22287397A JP3244031B2 (ja) 1997-08-20 1997-08-20 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR19990023675A true KR19990023675A (ko) 1999-03-25
KR100311757B1 KR100311757B1 (ko) 2001-11-15

Family

ID=16789234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980033451A KR100311757B1 (ko) 1997-08-20 1998-08-18 반도체메모리용메모리블록치환시스템및치환방법

Country Status (4)

Country Link
US (1) US5953268A (ko)
EP (1) EP0898285A1 (ko)
JP (1) JP3244031B2 (ko)
KR (1) KR100311757B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050066248A1 (en) * 2003-09-18 2005-03-24 Reid Hayhow Methods and systems for determining memory requirements for device testing
US8769361B2 (en) * 2003-10-07 2014-07-01 Advantest (Singapore) Pte Ltd Cost estimation for device testing
KR100791838B1 (ko) 2006-10-18 2008-01-07 삼성전자주식회사 스마트 카드 및 스마트 카드의 테스트 방법
KR102492033B1 (ko) * 2018-03-26 2023-01-26 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61278992A (ja) * 1985-06-04 1986-12-09 Toppan Moore Co Ltd 故障検査機能を備えたｉｃカ−ド
JPH03104097A (ja) * 1989-09-18 1991-05-01 Fujitsu Ltd 半導体記憶装置
JP3122201B2 (ja) * 1991-11-30 2001-01-09 株式会社東芝 メモリカード装置
KR0121800B1 (ko) * 1992-05-08 1997-11-22 사또오 후미오 메모리 카드장치
US5548225A (en) * 1994-05-26 1996-08-20 Texas Instruments Incorportated Block specific spare circuit
KR960016807B1 (ko) * 1994-06-30 1996-12-21 삼성전자 주식회사 반도체 메모리 장치의 리던던시 회로
JP3274332B2 (ja) * 1995-11-29 2002-04-15 株式会社東芝 コントローラ・大容量メモリ混載型半導体集積回路装置およびそのテスト方法およびその使用方法、並びに半導体集積回路装置およびそのテスト方法

Also Published As

Publication number Publication date
JPH1166884A (ja) 1999-03-09
EP0898285A1 (en) 1999-02-24
JP3244031B2 (ja) 2002-01-07
KR100311757B1 (ko) 2001-11-15
US5953268A (en) 1999-09-14

Similar Documents

Publication Publication Date Title
US7768831B2 (en) Flash memory device and method of controlling flash memory device
US9047252B1 (en) Method and apparatus for detecting a row or a column of a memory to repair without reporting all corresponding defective memory cells
US6252800B1 (en) Semiconductor memory device
US7613871B2 (en) Storage system using a flash memory partitioned with write-once and rewritable blocks
US5469390A (en) Semiconductor memory system with the function of the replacement to the other chips
EP0480966B1 (en) A fault tolerant data storage system
US5841711A (en) Semiconductor memory device with redundancy switching method
EP0778584A1 (en) Semiconductor integrated circuit device with large-scale memory and controller embedded on one semiconductor chip, and method of testing the device
US7366946B2 (en) ROM redundancy in ROM embedded DRAM
US20060253764A1 (en) Computer system and method for redundancy repair of memories installed in computer system
US6160745A (en) Semiconductor storage device
US6762965B2 (en) Method for integrating imperfect semiconductor memory devices in data processing apparatus
KR100311757B1 (ko) 반도체메모리용메모리블록치환시스템및치환방법
US20030081478A1 (en) Nonvolatile semiconductor memory device with backup memory block
US6055611A (en) Method and apparatus for enabling redundant memory
CN104282343A (zh) 半导体系统及其修复方法
KR20030019193A (ko) 반도체 기억 장치 및 그 설정 방법
JP3866345B2 (ja) 半導体記憶装置及び半導体記憶装置の試験方法
KR100429095B1 (ko) 집적회로의랜덤액세스메모리및이를테스트하는방법
US7079430B2 (en) Memory device with built-in error-correction capabilities
JP2020013628A (ja) 半導体メモリ装置
CN217157722U (zh) 一种固态硬盘主控芯片及固态硬盘
JP4935292B2 (ja) Ｂｉｓｔシステム及び半導体記憶装置
KR100717273B1 (ko) 백업 캐시 메모리를 구비하는 프로세서 장치 및 그의 백업캐시 메모리 억세스 방법
EP1647992A1 (en) Memory circuit with a substitution memory for faulty memory cells

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee