JP3984408B2

JP3984408B2 - メモリ素子の制御回路およびメモリ素子の制御方法

Info

Publication number: JP3984408B2
Application number: JP2000129985A
Authority: JP
Inventors: 正知 ▲巌▼; 進戸川
Original assignee: Horiba Ltd
Current assignee: Horiba Ltd
Priority date: 2000-04-28
Filing date: 2000-04-28
Publication date: 2007-10-03
Anticipated expiration: 2020-04-28
Also published as: JP2001312426A

Description

【０００１】
【発明の属する技術分野】
本発明は、メモリ素子の制御回路およびメモリ素子の制御方法に関するものである。
【０００２】
【従来の技術】
近年、メモリ素子の中でもフラッシュメモリが注目を浴びている。すなわち、電気的に記憶内容の変更が可能であり、バックアップ電源が不要で、衝撃に強いといった特徴があることから、あらゆる電気機器の不揮発性のメモリ素子として利用する分野が多くある。またフラッシュメモリは、メモリセルを構成するトランジスタ数が少ないことから安価で、容易に小型化することができることから、さまざまな機器の基板に実装されるようになっている。
【０００３】
また、前記フラッシュメモリの中には記憶領域を幾つかのセクタに分割して、各セクタ毎にメモリの書き込みを禁止する保護機能を有するものがあり、この保護機能を用いることにより、マイクロコンピュータの基本プログラム（ＩＰＬプログラムやＢＩＯＳプログラム）などのプログラムや重要なデータを書き込んだ記憶領域を保護することが行われている。なお、前記フラッシュメモリの記憶領域の保護機能はフラッシュメモリの信号ラインのうち所定の信号ラインに通常時よりも高電圧の制御信号を入力することによってプロテクトおよびプロテクトの一時解除を可能とする。
【０００４】
加えて、ＥＥＰ−ＲＯＭなどのメモリ素子においても、その信号ラインのうち所定の信号ラインに高電圧の制御信号を入力することによって記憶内容の書換えを可能とするものがある。
【０００５】
これらのメモリ素子に対するプログラムの書き込みは、例えばメモリ素子を着脱自在に支持するＩＣソケットを有して、メモリ素子に対するデータの書き込みを可能とするＲＯＭライタのような電子回路を用いて行われていた。次いで、例えばフラッシュメモリの場合はプログラムを書き込んだ領域をプロテクトし、このプロテクト済のフラッシュメモリを、電気機器のマイクロコンピュータが搭載された基板に実装していた。
【０００６】
【発明が解決しようとする課題】
しかしながら、前記フラッシュメモリを搭載する電気機器が、とりわけ多品種少量生産されるものである場合には、一旦基板に実装されたフラッシュメモリに対して、プロテクトされた領域に書き込まれたプログラムの変更を行なう必要が生じる場合があった。このため、例えば前記フラッシュメモリを搭載した電気機器の仕様が変更になった場合や、フラッシュメモリに書き込んだプログラムに何らかの不都合があってバージョンアップする必要が生じた場合に、機器に搭載され基板に実装されたフラッシュメモリを基板から取り外して、再びＲＯＭライタなどによって書き換えて再度搭載し実装するか、別のフラッシュメモリと交換する必要があった。
【０００７】
このため、実装済のフラッシュメモリに書き込まれたプロテクト済のデータを書き換えるためには、非常な手間がかかることは避けられなかった。したがって、従来ではフラッシュメモリに書き込まれたプログラムに変更が加わった場合には、基板ごと交換することが行われていた。
【０００８】
ところで、前記フラッシュメモリの信号ラインに入力される通常のメモリ動作用の信号は、一般的に３．３Ｖまたは５Ｖ程度の電圧であり、前記フラッシュメモリを搭載したデジタル回路も電源電圧として３．３Ｖまたは５Ｖの電圧が供給されている。一方、前記フラッシュメモリのプロテクトまたはプロテクト解除は、前記通常のメモリ動作用信号の電圧レベルより高い電圧（例えば１２Ｖ）レベルの信号を供給した状態で行われるものである。
【０００９】
したがって、一旦、基板に実装されてしまったフラッシュメモリに対して電源電圧よりも高い電圧レベルの信号が入ることがなく、プロテクトされたデータを確実に保護できるように構成されている。言い換えるなら、一旦実装してしまうと、通常のメモリ動作を行なう基板上においてフラッシュメモリのプロテクトまたはプロテクト一時解除は可能でなく、このようなメモリ素子に対する記憶内容の書換えは不可能であった。これは、フラッシュメモリに限られるものではなく、ＥＥＰ−ＲＯＭなどのメモリ素子においても同様である。
【００１０】
本発明は、上述の実情を考慮に入れてなされたものであって、その目的は、基板実装後のメモリ素子に対してプロテクトおよびプロテクト一時解除を可能にするメモリ素子の制御回路およびその制御方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記の目的を達成するために、本発明のメモリ素子の制御回路は、記憶領域への書き込みを禁止するプロテクト及びプロテクトの一時解除機能を有するメモリ素子と前記プロテクト設定及びプロテクトの一時解除設定するための信号を基板実装後の前記メモリ素子に供給するマイクロプロセッサ側との間に挿入されるメモリ素子の制御回路であって、前記マイクロプロセッサ側から信号ラインによって伝達される通常のメモリ動作用電圧レベルの信号の入力部と、この入力部と前記信号ラインに接続された出力部との間に亘る回路内信号ラインと、前記通常のメモリ動作用電圧レベルよりも高いレベルの電圧を入力する高電圧入力部と、前記マイクロプロセッサ側から前記信号ラインによって伝達されるプロテクト設定及びプロテクト解除設定用の制御信号の入力部と、この制御信号の入力部にプロテクト設定及びプロテクト解除設定用の制御信号が入力されたとき、前記高電圧入力部に入力されている高電圧を印加して高電圧レベルの信号を前記回路内信号ラインを経て前記出力部に伝達する状態と前記制御信号の入力部に前記プロテクト設定及びプロテクト解除設定用の制御信号が入力されないとき、前記入力部に入力される通常のメモリ動作用電圧レベルの信号をそのまま前記回路内信号ラインを経て前記出力部に伝達する状態とに選択的に切り換えるスイッチ部とを備え、このスイッチ部によって選択された高電圧レベルの信号または通常のメモリ動作用電圧レベルの信号を前記出力部から前記信号ラインに出力するように構成していることを特徴としている。
【００１２】
したがって、前記メモリ素子の制御回路によって、基板上に実装されたメモリ素子に直接書き込みができるので、メモリ素子に記憶させるべきプログラムや重要データなどに変更が生じた場合にも、メモリ素子を基板から取り外す必要がない。つまり、前記メモリ素子を用いた電気機器に仕様変更が加えられたり、メンテナンスなどによりバージョンアップを施したりする場合にかかる手間を最小限に抑えることができる。
【００１３】
特にメモリ素子がフラッシュメモリの場合には、同じ素子内の記憶内容を分割したセクタ毎にプロテクトおよびプロテクトの一時解除を任意に設定できるので、一つの素子内の記憶領域を（ＲＯＭとして機能する）読み出し専用領域と、（ＲＡＭとして機能する）読み書き可能領域とに分けることが可能であるが、本発明のメモリ素子の制御回路を用いれば、ソフトウェアによって、フラッシュメモリをメモリとしての通常動作時とプロテクトまたはプロテクト一時解除設定時をソフトにより切り換えることができる。つまり、ソフトウェア上の操作だけで、フラッシュメモリのプロテクトの一時解除を行ったりプロテクトを設定したりすることが可能となる。
【００１４】
そして、プロテクトを解除した領域に対してソフトウェア的に、プログラムやデータを書き込むことができる。つまり、フラッシュメモリに書き込んだプログラムやデータなどによって動作ミスが発生するようなトラブルが生じたときに、ハードウェアを変更することなくトラブルを解消できる。
【００１５】
また、一つのフラッシュメモリ内の読み出し専用領域と読み書き可能領域との割り振りを基板実装後に自由に変更することも可能となり、汎用性を持たせることができる。そして、基板の縮小が可能となり製造コストも低く抑えることができる。
【００１６】
なお、前記メモリ素子の制御回路を用いたプログラムやデータの書き換えを終了して通常のメモリ動作をさせるときなど、プロテクトされたメモリ素子に対する書き換え動作を行う必要がない場合には、前記高電圧入力部をグランド処理することにより、通常のメモリ動作時に誤って通常のハイレベルより高い電圧を印加することがない。つまり、たとえＣＰＵが暴走するなどの何らかの予期せぬ出来事のために前記スイッチ部が動作するようなことがあったとしても、メモリ素子のプロテクトが不本意に解除されてしまう心配がない。
【００１７】
本発明のメモリ素子の制御方法は、記憶領域への書き込みを禁止するプロテクト及びプロテクトの一時解除機能を有するメモリ素子と前記プロテクト設定及びプロテクトの一時解除設定するための信号を基板実装後の前記メモリ素子に供給するマイクロプロセッサ側との間の信号ラインに制御回路を挿入し、この制御回路に前記マイクロプロセッサ側からプロテクト設定及びプロテクト解除設定用の制御信号が入力されたとき、前記制御回路内に設けたスイッチ部を介して通常のメモリ動作用電圧レベルよりも高いレベルの電圧を印加して高電圧レベルの信号を前記制御回路内の信号ラインを経て出力部に伝達するとともに、この出力部から前記信号ラインに出力し前記メモリ素子に供給することにより該メモリ素子に対してプロテクトの設定およびプロテクト解除の設定を行ない、かつ、前記制御信号が入力されないとき、前記スイッチ部を介して前記信号ラインによって伝達される通常のメモリ動作用電圧レベルの信号をそのまま前記制御回路内の信号ラインを経て前記出力部に伝達するとともに、この出力部から前記信号ラインに出力し前記メモリ素子に供給することにより通常のメモリ動作を行なうことを特徴としている。
【００１８】
【発明の実施の形態】
以下、本発明のメモリ素子の制御回路の一例を図１を用いて説明する。図１において、２は本発明のメモリ素子の制御回路１を搭載するマイクロコンピュータ（以下、マイコン２という）を構成する基板、３はこの基板（マイコン）２によって制御される制御対象の一例として分析部３ａを有する電気機器（以下、分析計３という）、４はこの分析計３に接続されて、これを操作可能とする情報処理装置（以下、パソコン４という）である。
【００１９】
前記分析計３は少なくとも基板２に供給される電源電圧として例えば直流５Ｖの電力とこれより高い直流１２Ｖの電力を供給する電源回路３ｂを有している。また、この電源回路３ｂは前記分析部３ａに対して電力を供給する。
【００２０】
５は基板（マイコン）２の主要な演算処理部であるマイクロプロセッサ（以下、単にＣＰＵ５という）、６ａ，６ｂはインターフェイス、そして、７は前記制御回路１による制御対象となるメモリ素子の一例であるフラッシュメモリである。なお、本例では説明を簡単にするためにその他のメモリ素子についての説明を省略しているが、基板２はフラッシュメモリ７の他にメインメモリとなるＤ−ＲＡＭやＳ−ＲＡＭなどのメモリ素子を実装している。
【００２１】
本例のフラッシュメモリ７はその記憶領域を幾つかのセクタ７ａ〜７ｚに分割して、各セクタ７ａ〜７ｚ毎にメモリの書き込みを禁止する保護機能（プロテクト設定およびプロテクト解除）を有するものであり、少なくともデータバス７Ｄと、アドレスバスや種々の制御信号の入力部からなる制御信号ライン７Ｃとを有している。また、本例の制御信号ライン７Ｃは、フラッシュメモリ７のプロテクトを設定するときに使用される信号ライン７Ｃ₁と、前記プロテクトの設定に関係のない信号ライン７Ｃ₂とに分けている。
【００２２】
前記制御回路１は前記信号ライン７Ｃ₁の間に挿入されるものであり、この信号ライン７Ｃ₁によって伝達される通常のメモリ動作用電圧レベルの信号５ａの入力部１ａと、前記電源回路３ｂから通常のメモリ動作用電圧レベルよりも高いレベルの電圧である直流１２Ｖ（以下、電源電圧５Ｖと区別するためにこれを高電圧Ｖ₁₂という）を入力するための高電圧入力部１ｂと、前記高電圧を印加させるためにＣＰＵ５から出力されるプロテクト設定及びプロテクト設定解除用の制御信号５ｂの入力部１ｃと、この制御信号５ｂによって選択された高電圧レベルＶ₁₂の信号または前記入力部１ａに入力される通常のメモリ動作用電圧レベルの信号５ａの何れか一方を前記信号ライン７Ｃ₁に出力する出力部１ｄとを有している。なお、２ｓは前記高電圧入力部１ｂに対して高電圧Ｖ₁₂または０Ｖを出力するスイッチである。
【００２３】
図１には説明を簡単にするために前記制御信号５ｂがＣＰＵ５から直接的に出力されるように開示しているが、本発明は制御信号５ｂを生成する部材をそれに限定するものではない。すなわち、上述の説明では省略しているが制御信号５ｂはＣＰＵ５とは異なる別の論理回路から出力されるように構成されている。逆に、前記制御回路１、ＣＰＵ５、入出力インターフェイス６ａ，６ｂ、フラッシュメモリ７などを一つのパッケージに収めたワンチップマイコンを形成してもよい。
【００２４】
図２は前記制御回路１の一例を開示する図である。図２において、前記信号ライン７Ｃ₁によって伝達される通常のメモリ動作用電圧レベルの信号５ａは例えばＲＤと、ＲＳＴであり、この信号ライン７Ｃ₁に出力するロテクト設定及びプロテクト設定解除用の高電圧レベルの信号を選択する制御信号５ｂはＯＶＰと、ＲＶＰである。また、１ｅ，１ｆはそれぞれ制御信号ＯＶＰ，ＲＶＰによって、前記信号ＲＤ，ＲＳＴまたは高電圧Ｖ₁₂を選択的に切り換えるスイッチ部である。
【００２５】
前記スイッチ部１ｅ，１ｆは、例えば回路内信号ラインＬによって伝達される信号ＲＤ，ＲＳＴの伝達方向に挿入された整流素子Ｄ₁，Ｄ₂と、この整流素子Ｄ₁，Ｄ₂より下流側に接続されたプルダウン抵抗Ｒ₁，Ｒ₂と、このプルダウン抵抗Ｒ₁，Ｒ₂と接地部Ｇとの間に設けられて制御信号ＯＶＰ，ＲＶＰの入力によってこれを断続するスイッチ素子Ｔ₁，Ｔ₂（例えばトランジッスタ）とを有している。また、前記プルダウン抵抗Ｒ₁，Ｒ₂とトランジスタＴ₁，Ｔ₂との間にプルアップ抵抗Ｒ₃，Ｒ₄を介して前記高電圧Ｖ₁₂を接続している。なお、Ｂ₁，Ｂ₂はバッファであるが、これを省略してもよい。
【００２６】
スイッチ部１ｅ，１ｆを上述のように構成することにより、回路内信号ラインＬによって伝達される通常状態の信号ＲＤ，ＲＳＴに生じる波形伝播遅延を、整流素子Ｄ₁，Ｄ₂１個によるものだけに抑えることができ、それだけ通常の動作時における動作速度を速くすることができる。すなわち、前記制御回路１を挿入したことによって通常のメモリ操作に支障をきたすことがない。
【００２７】
また、上記構成により、信号切換えにかかる部品点数を可及的に少なくすることができる。そして、前記制御信号ＯＶＰ，ＲＶＰによる制御でトランジスタＴ₁，Ｔ₂をスイッチングすることにより、プルダウン抵抗Ｒ₁，Ｒ₂を接地部と切り離すことができ、これによりトランジスタＴ₁，Ｔ₂のコレクタ側に接続された前記高電圧Ｖ₁₂を信号ラインＬに供給できる。
【００２８】
上記構成の制御回路１は、制御信号ＯＶＰ，ＲＶＰがハイレベルにドライブされた場合、出力部１ｄのＯＥ，ＲＥＳには信号ＲＤ，ＲＳＴの信号レベルがそのまま伝播する。一方、制御信号ＯＶＰ，ＲＶＰをローレベルにドライブするとトランジスタはＯＦＦとなり、入力部１ａに入力される信号ＲＤ，ＲＳＴの信号レベルに関わらずＯＥ，ＲＥＳに高電圧Ｖ₁₂が印加される。
【００２９】
すなわち、本例では制御信号ＯＶＰ，ＲＶＰはローアクティブの制御信号であり、出力部１ｄから出力される信号ＯＥは出力電圧５ＶのＲＤまたは出力電圧１２ＶのＯＶＰ、信号ＲＥＳは出力電圧５ＶのＲＳＴまたは出力電圧１２ＶのＲＶＰとなる。なお、本発明は制御回路１に入力される制御信号５ｂをローアクティブに限定するものではないことはいうまでもない。
【００３０】
したがって、ＣＰＵ５は制御信号ＯＶＰ，ＲＶＰにローレベル信号を出力することにより、既に基板に実装されたフラッシュメモリ７に対して、任意のときに高電圧Ｖ12の制御信号を印加することができ、フラッシュメモリ７の記憶領域に形成された各セクタ７ａ〜７ｚをプロテクト設定したり、プロテクトの一時解除を設定することができる。
【００３１】
なお、前記スイッチ部１ｅ，１ｆの構成は上述したものに限られるものではなく、アナログスイッチや半導体リレーのような半導体素子を用いて形成されてもよい。また、動作速度が十分である場合にはスイッチ部１ｅ，１ｆをリレーとしてもよい。
【００３２】
また、本例では、分析計３に対してパソコン４が接続されているので、フラッシュメモリ７に対するプロテクトの設定、およびプログラムやデータの書き込みは、このパソコン４を介して行うことができる。すなわち、前記分析計３が機能拡張や仕様変更などによってバージョンアップしたり、メンテナンスを行ったりする場合に、フラッシュメモリ７をマイコン２を構成する基板から取り外さなくても、このフラッシュメモリ７に書き込んだプログラムやデータをパソコン４側からソフトウェアによって任意に書き換えることが可能となる。
【００３３】
したがって、分析計３のメンテナンスや拡張を極めて容易に行うことができ、これにかかる時間と労力の削減をはかることができる。また、不必要にハードウェアを改造することによって生じる故障や追加部品にかかるコストの問題を解決することができる。
【００３４】
なお、高電圧Ｖ12を印加する必要がない場合、つまり、プロテクトに関する設定を一切行わない場合には、高電圧Ｖ12の入力側において前記スイッチ２ｓを常に０Ｖ側に切り換えればよい。あるいは、前記制御回路１の高電圧入力部１ｂをプルダウン処理すればよい。すなわち、このスイッチ２ｓを０Ｖ側に切り換えたり、プルダウン処理を施すことにより、たとえＣＰＵ５が暴走するなどして、制御信号ＯＶＰ，ＲＶＰが不本意に出力されたとしても、これによってフラッシュメモリ７のプロテクトが外れたり、不本意なプロテクトがかかってしまうことがないようにすることができる。
【００３５】
さらに、前記スイッチ２ｓは前記フラッシュメモリ７に対するプログラムやデータの変更を行なうときに電源回路側に切り換えて、高電圧Ｖ12を供給できるようにし、フラッシュメモリ７に対するプロテクトをかけた後で、再び前記スイッチ２ｓを０Ｖ側に切り換えるように使用してもよい。この場合は、前記スイッチ２ｓによって、メンテナンス時に限ってソフトウェアによるプログラムおよびデータの書き換えを行えるように切り換えることができる。
【００３６】
また、本例ではフラッシュメモリ７を用いることにより、その記憶領域の一部を保護してＲＯＭのような読取専用領域とし、他の部分を不揮発性のＲＡＭのような読み書き可能領域として使用することができると共に、この読取専用領域と読み書き可能領域との割合を基板実装後に変更することができる。すなわち、フラッシュメモリ７の汎用性を増すことができる。
【００３７】
さらに、フラッシュメモリ７はその容量に対して小型に形成できるので、基板（マイコン）２の小型化にも寄与できるだけでなく、マイコンをワンチップマイコンとして形成する場合においても、前記制御回路１を組み込むことで同様の効果を得ることができ、更なる小型化を達成することができる。
【００３８】
なお、上述の例では前記フラッシュメモリ７が分析計３内に形成されたマイコン２の基板に実装されるものである例を開示しているが、本発明はこの点を限定するものではない。すなわち、マイコン２は分析計３内に設けられたものではなく、あらゆる電気機器に設けられるものであってよい。例えば、前記電気機器３がターミナルアダプタや携帯電話などの場合には、フラッシュメモリ７に書かれている基本プログラムを後から書き換え可能とすることにより、時代の流れとともに考えられた新しい機能を後から追加することができる。
【００３９】
【発明の効果】
以上説明したように本発明は、基板上に実装されたメモリ素子に直接書き込むができるので、メモリ素子に記憶させるべきプログラムや重要データなどに変更が生じた場合にも、メモリ素子を基板から取り外す必要がない。つまり、前記メモリ素子を用いた電気機器に仕様変更を加えたり、メンテナンスなどによりバージョンアップを施したりする場合にかかる手間を最小限に抑えることができる。
【００４０】
また、フラッシュメモリなどのメモリ素子に書き込んだプログラムやデータなどによって動作ミスが発生するようなトラブルが生じたときに、前記プログラムが書き込まれたエリアにプロテクトが掛けられていたとしても、このプログラムを一時的に解除して、プログラムをソフトウェアによって変更できる。すなわち、ハードウェアを変更することなくトラブルを解消できる。そして、回路構成としては部品点数を必要最小限に抑えることにより基板の縮小が可能となり製造コストも低く抑えることができる。
【図面の簡単な説明】
【図１】本発明の一例であるメモリ素子の制御回路を用いた実施例を示す図である。
【図２】前記制御回路の構成を説明する図である。
【符号の説明】
１…メモリ素子の制御回路、１ａ，１ｃ…入力部、１ｂ…高電圧入力部、１ｄ…出力部、１ｅ，１ｆ…スイッチ部、２…基板（マイコン）、５ａ（ＲＤ，ＲＳＴ）…通常のメモリ動作用の信号、５ｂ（ＯＶＰ，ＲＶＰ）…制御信号、７…メモリ素子、７Ｃ1 …信号ライン、Ｖ₁₂…高電圧。

Claims

記憶領域への書き込みを禁止するプロテクト及びプロテクトの一時解除機能を有するメモリ素子と前記プロテクト設定及びプロテクトの一時解除設定するための信号を基板実装後の前記メモリ素子に供給するマイクロプロセッサ側との間に挿入されるメモリ素子の制御回路であって、
前記マイクロプロセッサ側から信号ラインによって伝達される通常のメモリ動作用電圧レベルの信号の入力部と、この入力部と前記信号ラインに接続された出力部との間に亘る回路内信号ラインと、前記通常のメモリ動作用電圧レベルよりも高いレベルの電圧を入力する高電圧入力部と、前記マイクロプロセッサ側から前記信号ラインによって伝達されるプロテクト設定及びプロテクト解除設定用の制御信号の入力部と、この制御信号の入力部にプロテクト設定及びプロテクト解除設定用の制御信号が入力されたとき、前記高電圧入力部に入力されている高電圧を印加して高電圧レベルの信号を前記回路内信号ラインを経て前記出力部に伝達する状態と前記制御信号の入力部に前記プロテクト設定及びプロテクト解除設定用の制御信号が入力されないとき、前記入力部に入力される通常のメモリ動作用電圧レベルの信号をそのまま前記回路内信号ラインを経て前記出力部に伝達する状態とに選択的に切り換えるスイッチ部とを備え、このスイッチ部によって選択された高電圧レベルの信号または通常のメモリ動作用電圧レベルの信号を前記出力部から前記信号ラインに出力するように構成していることを特徴とするメモリ素子の制御回路。
記憶領域への書き込みを禁止するプロテクト及びプロテクトの一時解除機能を有するメモリ素子と前記プロテクト設定及びプロテクトの一時解除設定するための信号を基板実装後の前記メモリ素子に供給するマイクロプロセッサ側との間の信号ラインに制御回路を挿入し、この制御回路に前記マイクロプロセッサ側からプロテクト設定及びプロテクト解除設定用の制御信号が入力されたとき、前記制御回路内に設けたスイッチ部を介して通常のメモリ動作用電圧レベルよりも高いレベルの電圧を印加して高電圧レベルの信号を前記制御回路内の信号ラインを経て出力部に伝達するとともに、この出力部から前記信号ラインに出力し前記メモリ素子に供給することにより該メモリ素子に対してプロテクトの設定およびプロテクト解除の設定を行ない、かつ、前記制御信号が入力されないとき、前記スイッチ部を介して前記信号ラインによって伝達される通常のメモリ動作用電圧レベルの信号をそのまま前記制御回路内の信号ラインを経て前記出力部に伝達するとともに、この出力部から前記信号ラインに出力し前記メモリ素子に供給することにより通常のメモリ動作を行なうことを特徴とするメモリ素子の制御方法。