JP2012103996A - 書込み制御装置 - Google Patents

Abstract

【課題】 メモリへのデータの書込みを禁止する際に誤書込みを確実に防止する。
【解決手段】 コントローラ１からメモリ２への書込み信号ライン３に、書込み信号を伝送する伝送回路４を介装する。書込み許可・禁止信号発生部５は、書込み許可信号として交番信号を発生し、書込み禁止信号として非交番信号を発生するように構成する。信号発生部５からの信号は整流回路６に入力し、整流回路６は交番信号が入力されるときにのみ電源電圧を発生させる。ここにおいて、前記伝送回路４は、その作動用電源として、前記整流回路６を用い、電源電圧が供給されているときのみ、書込み信号を伝送し、電源電圧が供給されていないときは、書込み信号の伝送を遮断する。
【選択図】 図１

Description

本発明は、コントローラからメモリへのデータの書込みを制御する書込み制御装置に関し、特にデータの書込みを禁止する際に誤書込みを確実に防止できる書込み制御装置に関する。

ＣＰＵ、ＤＳＰ等のコントローラからメモリへのデータの書込みを制御する書込み制御装置においては、特許文献１などに示されているように、データの意図しない書換えを防止するため、コントローラからメモリへの書込み信号ラインにゲート（ＡＮＤゲート）を設け、その一方の入力端子に書込み許可信号（例えばＨレベル）又は書込み禁止信号（例えばＬレベル）を与えている。これにより、前記ゲートの一方の入力端子に書込み禁止信号が入力されているときは、書換えが禁止され、書込み許可信号が入力されているときのみ、書換えが可能となる。

特開平１０−０４９４４２号公報

しかしながら、従来技術においては、書込み許可・禁止信号発生部の故障で、前記ゲートの一方の入力端子が例えばＨレベルの状態で固定故障した場合、書込み許可信号が出力されたままの状態となるため、誤書込み防止機能を発揮させることができなくなる。
このため、誤った信号がメモリに入力されたときに、データ破損又はデータ上書きが発生してしまう。また、本事象は、故障を検出することができないため、修理等の対処が打てない。

本発明は、このような実状に鑑み、書込み許可・禁止信号発生部が故障した場合でも、確率的に書込み禁止側に故障し、誤書込みを防止できるようにした書込み制御装置を提供することを課題とする。

上記の課題を解決するために、本発明に係る書込み制御装置は、
書込み許可信号として交番信号を発生し、書込み禁止信号として非交番信号を発生する書込み許可・禁止信号発生部と、
前記信号発生部からの信号が入力され、交番信号が入力されるときにのみ電源電圧を発生させる整流回路と、
コントローラからメモリへの書込み信号ラインに介装されて、書込み信号を伝送する伝送回路と、
を含んで構成され、
前記伝送回路は、その作動用電源として、前記整流回路を用い、電源電圧が供給されているときのみ、書込み信号を伝送し、電源電圧が供給されていないときは、書込み信号の伝送を遮断することを特徴とする。

本発明によれば、書込み許可・禁止信号発生部の故障時は、確率的に、その出力がＬレベル又はＨレベルに固定されるので、書込み禁止時と同じく、非交番信号となる。従って、整流回路から電源電圧が発生しない。このため、伝送回路にはその作動用電源が供給されないので、書込み信号の伝送が遮断される結果、誤書込みを防止できるという効果を奏する。

本発明の一実施形態を示す書込み制御装置の構成図 書込み許可・禁止信号発生部でのフローチャート コントローラ・メモリ間の詳細構成図 他の実施形態を示す書込み制御装置の構成図

以下、本発明の実施の形態について、詳細に説明する。
図１は本発明の一実施形態を示す書込み制御装置の構成図である。

コントローラ１は、ＣＰＵ又はＤＳＰ等で構成され、メモリ２との間で、メモリ２からのデータの読込み、メモリ２へのデータの書込みを行う。
特に書込みについては、コントローラ１から書込み信号ライン３を通じてメモリ２へ書込み信号を伝送することで、メモリ２への書込みを可能としている。

ここにおいて、意図しないメモリ２への書込みを防止するため、コントローラ１とメモリ２との間の書込み信号ライン３に、伝送回路４が設けられる。
伝送回路４は、書込み許可信号の発生時のみコントローラ１からの書込み信号をメモリ２へ伝送して書込みを可能とし、書込み許可信号の非発生時、すなわち書込み禁止信号の発生時は、コントローラ１からの書込み信号をメモリ２へ伝送しないようにして書込みを禁止するものである。

ここで、書込み許可信号又は禁止信号を発生する書込み許可・禁止信号発生部５は、書込み許可信号として交番信号（交流信号）を発生し、書込み禁止信号として非交番信号（Ｌレベル又はＨレベルの固定信号）を発生するように構成する。
すなわち、書込み許可・禁止信号発生部５の機能については、図２のフローチャートに示すように、Ｓ１で予め定めた書込み許可条件が成立しているか否かを判定し、書込み許可条件が成立している場合（ＹＥＳの場合）は、Ｓ２へ進んで、交番信号（書込み許可信号）を発生する。これとは逆に、書込み許可条件が成立していない場合（ＮＯの場合）は、Ｓ３へ進んで、非交番信号、すなわち、Ｌレベル又はＨレベルの固定信号（書込み禁止信号）を発生する。

書込み許可信号・禁止信号発生部５の発生出力は、整流回路６に入力する。
整流回路６は、交番信号が入力されるときにこれを整流にして電源電圧を発生させ、非交番信号（Ｌレベル又はＨレベルの固定信号）が入力されるときは電源電圧を発生させない。この整流回路６は、伝送回路４の作動用電源として用いられる。

伝送回路４は、具体的には、電源と接地との間に直列に接続された抵抗１１とトランジスタ１２とを含んで構成され、コントローラ１からの書込み信号ラインがトランジスタ１１のベースに接続され、抵抗１１とトランジスタ１２との接続点からメモリ２への書込み信号ラインが導出されている。

伝送回路４は、その作動用電源として、前記整流回路６を用い、電源電圧が供給されているときのみ、書込み信号を伝送し、電源電圧が供給されていないときは、書込み信号の伝送を遮断する。

次に作用を説明する。
（１）書込み許可信号が出力されている場合
信号発生部５より書込み許可信号として交番信号が発生している場合は、整流回路６より電源電圧が発生して、伝送回路４（抵抗１１とトランジスタ１２との直列回路）に印加されている。
従って、コントローラ１から書込み信号ライン３にＨレベルの書込み信号が出力されると、トランジスタ１２がＯＦＦとなる結果、メモリ２への入力がＨレベルとなるので、メモリ２に書込み信号が入力される。これにより、メモリ２への書込みが可能となる。
コントローラ１から書込み信号ライン３にＨレベルの書込み信号が出力されていないときは、トランジスタ１２のベースがＬレベルとなって、トランジスタ１２がＯＮとなる結果、メモリ２への入力がＬレベルとなり、メモリ２に書込み信号は入力されない。

（２）書込み禁止信号が出力されている場合
信号発生部５より書込み禁止信号として非交番信号（Ｌレベル又はＨレベルの固定信号）が発生している場合は、整流回路６より電源電圧が発生せず、伝送回路４（抵抗１１とトランジスタ１２との直列回路）に電源電圧が印加されない。
従って、コントローラ１からＨレベルの書込み信号が出力されて、トランジスタ１２がＯＦＦとなっても、メモリ２への入力がＬレベルとなり、メモリ２に書込み信号は入力されない。
コントローラ１からＨレベルの書込み信号が出力されていないときは、トランジスタ１２のベースがＬレベルとなって、トランジスタ１２がＯＮとなるが、いずれにしても、メモリ２への入力がＬレベルとなり、メモリ２に書込み信号は入力されない。

（３）書込み許可・禁止信号発生部５が故障した場合
書込み許可・禁止信号発生部５の故障時は、確率的に、その出力がＬレベル又はＨレベルに固定されるので、書込み禁止時と同じく、非交番信号となる。従って、整流回路６から電源電圧が発生しない。このため、伝送回路４にはその作動用電源が供給されない。
従って、コントローラ１からＨレベルの書込み信号が出力されて、トランジスタ１２がＯＦＦとなっても、メモリ２への入力はＬレベルに固定され、メモリ２に書込み信号は入力されない。このため、誤って書込みモードに遷移することはない。
コントローラ１からＨレベルの書込み信号が出力されていないときは、トランジスタ１２のベースがＬレベルとなって、トランジスタ１２がＯＮとなるが、いずれにしても、メモリ２への入力がＬレベルとなり、メモリ２に書込み信号は入力されない。

従って、書込み許可・禁止信号発生部５の故障時は、書込み信号の伝送が遮断される結果、誤書込みを確実に防止できる。尚、信号発生部５そのものの故障ではなく、信号発生部５の出力ラインの断線等の故障時も、同様に誤書込みを防止できることは言うまでもない。このように回路故障が発生しても確実にメモリ２への書込みを防止することができ、高信頼性のライトプロテクト回路となる。

以上の説明では、コントローラ１からメモリ２への書込み信号ラインに、書込み制御用の伝送回路４を介装する旨、説明したが、より詳しくは、図３に示すように、チップセレクト信号のラインとライト信号のラインとにそれぞれ介装する。
すなわち、コントローラ１とメモリ２との間には、図３に示すように、コントローラ１からメモリ２に対しデータを読出す又は書込むためのアドレスを指定するアドレス信号を送信するアドレスバス２１と、コントローラ１からメモリ２へチップセレクト信号を出力するチップセレクト信号ライン２２と、コントローラ１からメモリ２へデータの読出しを指示するリード信号ライン２３と、コントローラ１からメモリ２へデータの書込みを指示するライト信号ライン２４と、メモリ２からコントローラ１に対し読出したデータを送信又はコントローラ１からメモリ２に対し書込むデータを送信するデータバス２５と、が備えられる。尚、チップセレクト信号ライン２２は、通常、アドレスバス上のアドレス信号をアドレスデコーダにより解読してメモリ２へのチップセレクト信号を出力する。
ここにおいて、前記伝送回路４は、チップセレクト信号ライン２２と、ライト信号ライン２４との両方に介装することで、高信頼性が担保される。

次に本発明の他の実施形態について図４により説明する。
本実施形態では、コントローラ１からメモリ２への書込み信号ライン３に、伝送回路４として、バッファＢＦを設け、このバッファＢＦの電源として、信号発生部５からの信号が入力される整流回路６を用いている。

従って、信号発生部５より書込み許可信号として交番信号が発生している場合は、整流回路６より電源電圧が発生して、バッファＢＦに印加されている。よって、コントローラ１から書込み信号ライン３に出力される信号がバッファＢＦを介してメモリ２に伝送され、メモリ２への書込みが可能となる。

信号発生部５より書込み禁止信号として非交番信号（Ｌレベル又はＨレベルの固定信号）が発生している場合は、整流回路６より電源電圧が発生せず、バッファＢＦに電源電圧が印加されない。
よって、コントローラ１からＨレベルの書込み信号が出力されても、バッファＢＦからメモリ２に伝送されず、メモリ２に書込み信号は入力されない。これにより、誤書込みが防止される。

信号発生部５の故障時は、確率的に、その出力がＬレベル又はＨレベルに固定されるので、書込み禁止時と同じく、非交番信号となる。従って、整流回路６から電源電圧が発生しない。このため、バッファＢＦにはその作動用電源が供給されない。
よって、コントローラ１からＨレベルの書込み信号が出力されても、バッファＢＦからメモリ２に伝送されず、メモリ２に書込み信号は入力されない。これにより、信号発生部５の故障時も誤書込みが防止される。

尚、図示の実施形態はあくまで本発明を例示するものであり、本発明は、説明した実施形態により直接的に示されるものに加え、特許請求の範囲内で当業者によりなされる各種の改良・変更を包含するものであることは言うまでもない。

１ コントローラ
２ メモリ
３ 書込み信号ライン
４ 伝送回路
５ 書込み許可・禁止信号発生部
６ 整流回路
１１ 抵抗
１２ トランジスタ
ＢＦ バッファ

Claims (3)

1. 書込み許可信号の発生時のみ、コントローラからメモリへのデータの書込みを可能とする書込み制御装置であって、
   書込み許可信号として交番信号を発生し、書込み禁止信号として非交番信号を発生する書込み許可・禁止信号発生部と、
   前記信号発生部からの信号が入力され、交番信号が入力されるときにのみ電源電圧を発生させる整流回路と、
   前記コントローラから前記メモリへの書込み信号ラインに介装されて、書込み信号を伝送する伝送回路と、
   を含んで構成され、
   前記伝送回路は、その作動用電源として、前記整流回路を用い、電源電圧が供給されているときのみ、書込み信号を伝送し、電源電圧が供給されていないときは、書込み信号の伝送を遮断することを特徴とする、書込み制御装置。
2. 前記伝送回路は、電源と接地との間に介装された抵抗とトランジスタとの直列回路を含んで構成され、前記トランジスタのベースに前記コントローラからの書込み信号ラインが接続され、前記抵抗とトランジスタとの接続点から前記メモリへの書込み信号ラインが導出されることを特徴とする、請求項１記載の書込み制御装置。
3. 前記伝送回路は、バッファであることを特徴とする、請求項１記載の書込み制御装置。