JPH06251207A - メモリカード用データ処理装置 - Google Patents
メモリカード用データ処理装置Info
- Publication number
- JPH06251207A JPH06251207A JP5035382A JP3538293A JPH06251207A JP H06251207 A JPH06251207 A JP H06251207A JP 5035382 A JP5035382 A JP 5035382A JP 3538293 A JP3538293 A JP 3538293A JP H06251207 A JPH06251207 A JP H06251207A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- signal
- output means
- leak current
- final output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 メモリカードのリーク電流を提供すること。
【構成】 メモリカードに対する不定ハイインピーダン
ス出力が可能な複数の最終出力手段と、該各最終出力手
段の出力端に一端が各々接続された複数の抵抗と、前記
各最終出力手段が不定ハイインピーダンス出力状態のと
きに前記各抵抗の他端を電源電圧または基準電位に統一
して切替接続することによって、前記全最終出力手段の
出力端に得られた電圧の一致または不一致に基づいて当
該各最終出力手段に接続されたメモリカードのリーク電
流を検出する手段とを具える。
ス出力が可能な複数の最終出力手段と、該各最終出力手
段の出力端に一端が各々接続された複数の抵抗と、前記
各最終出力手段が不定ハイインピーダンス出力状態のと
きに前記各抵抗の他端を電源電圧または基準電位に統一
して切替接続することによって、前記全最終出力手段の
出力端に得られた電圧の一致または不一致に基づいて当
該各最終出力手段に接続されたメモリカードのリーク電
流を検出する手段とを具える。
Description
【0001】
【産業上の利用分野】本発明は、メモリカードと組み合
わせて、メモリカードにデータを書き込んだり、メモリ
カードからデータを読み出したりする機能を有するメモ
リカード用データ処理装置に関する。
わせて、メモリカードにデータを書き込んだり、メモリ
カードからデータを読み出したりする機能を有するメモ
リカード用データ処理装置に関する。
【0002】
【従来の技術】メモリカードはメモリカード用データ処
理装置のコネクタから取り外し携帯できることが長所で
ある反面、静電気によりメモリや内部に使われているI
Cの保護用ダイオードが破壊され、メモリカードのリー
ク電流過大異常が発生する場合がある。そして、従来の
メモリカード用データ処理装置は、装置側のドライバの
能力とメモリやICのスレッシュホールドレベルの関係
によって、メモリカードがリーク電流過大異常であって
も正常と見なし、他方、メモリカードにデータを書き込
んだり、メモリカードからデータを読み出したりすると
きの異常のみ検知するものであった。
理装置のコネクタから取り外し携帯できることが長所で
ある反面、静電気によりメモリや内部に使われているI
Cの保護用ダイオードが破壊され、メモリカードのリー
ク電流過大異常が発生する場合がある。そして、従来の
メモリカード用データ処理装置は、装置側のドライバの
能力とメモリやICのスレッシュホールドレベルの関係
によって、メモリカードがリーク電流過大異常であって
も正常と見なし、他方、メモリカードにデータを書き込
んだり、メモリカードからデータを読み出したりすると
きの異常のみ検知するものであった。
【0003】
【発明が解決しようとする課題】しかしながら、従来の
メモリカード用データ処理装置では、次のような問題が
ある。
メモリカード用データ処理装置では、次のような問題が
ある。
【0004】(1)メモリカードのリーク電流が過大異
常の場合であっても、正常と見なすので、装置でのデー
タ書き込み,読み出しを続行し、装置側のドライバの能
力をオーバーした場合、装置が故障するおそれがあり、
また、電池駆動の装置の場合は極度の電池消耗にもなり
かねない。
常の場合であっても、正常と見なすので、装置でのデー
タ書き込み,読み出しを続行し、装置側のドライバの能
力をオーバーした場合、装置が故障するおそれがあり、
また、電池駆動の装置の場合は極度の電池消耗にもなり
かねない。
【0005】(2)メモリカードのリーク電流が徐々に
大きくなり、メモリカードの書き込み,読み出しが正常
にできなくなったり、メモリカードの記憶データが失わ
れるというおそれがある。
大きくなり、メモリカードの書き込み,読み出しが正常
にできなくなったり、メモリカードの記憶データが失わ
れるというおそれがある。
【0006】そこで本発明の目的は以上のような問題を
解消したメモリカード用データ処理装置を提供すること
にある。
解消したメモリカード用データ処理装置を提供すること
にある。
【0007】
【課題を解決するための手段】上記目的を達成するため
本発明はメモリカードに対する不定ハイインピーダンス
出力が可能な複数の最終出力手段と、該各最終出力手段
の出力端に一端が各々接続された複数の抵抗と、前記各
最終出力手段が不定ハイインピーダンス出力状態のとき
に前記各抵抗の他端を電源電圧または基準電位に統一し
て切替接続することによって、前記全最終出力手段の出
力端に得られた電圧の一致または不一致に基づいて当該
各最終出力手段に接続されたメモリカードのリーク電流
を検出する手段とを具える。
本発明はメモリカードに対する不定ハイインピーダンス
出力が可能な複数の最終出力手段と、該各最終出力手段
の出力端に一端が各々接続された複数の抵抗と、前記各
最終出力手段が不定ハイインピーダンス出力状態のとき
に前記各抵抗の他端を電源電圧または基準電位に統一し
て切替接続することによって、前記全最終出力手段の出
力端に得られた電圧の一致または不一致に基づいて当該
各最終出力手段に接続されたメモリカードのリーク電流
を検出する手段とを具える。
【0008】
【作用】本発明によれば、各最終出力手段の出力端に得
られる電圧変化に基づいてメモリカードのリーク電流が
検出される。
られる電圧変化に基づいてメモリカードのリーク電流が
検出される。
【0009】
【実施例】次に、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【0010】図1は本発明の一実施例の回路を示す。
【0011】1はメモリカードへの入力信号(アドレス
バス,コントロール信号)および双方向信号(データバ
ス)が入出力するコネクタ8への出力信号を制御する3
(トライ)ステートバッファであり、信号Bがハイレベ
ルのとき、出力信号が活性化され、ローレベルのときは
ハイインピーダンス状態となる。コネクタ8にはメモリ
カードが接続される。2は3ステートバッファ1のそれ
ぞれの出力に付属する入力用のバッファであり、3は3
ステートバッファ1のそれぞれの出力に1つずつ一端が
接続された抵抗である。
バス,コントロール信号)および双方向信号(データバ
ス)が入出力するコネクタ8への出力信号を制御する3
(トライ)ステートバッファであり、信号Bがハイレベ
ルのとき、出力信号が活性化され、ローレベルのときは
ハイインピーダンス状態となる。コネクタ8にはメモリ
カードが接続される。2は3ステートバッファ1のそれ
ぞれの出力に付属する入力用のバッファであり、3は3
ステートバッファ1のそれぞれの出力に1つずつ一端が
接続された抵抗である。
【0012】この各抵抗3の他端は4で示すトランジス
タのコレクタ側と5で示すトランジスタのコレクタ側に
接続され、信号Aがハイレベルのとき、トランジスタ4
がOFFし、トランジスタ5がONしており、抵抗3の
他端はGND(基準電位)レベルに接続される。
タのコレクタ側と5で示すトランジスタのコレクタ側に
接続され、信号Aがハイレベルのとき、トランジスタ4
がOFFし、トランジスタ5がONしており、抵抗3の
他端はGND(基準電位)レベルに接続される。
【0013】また信号Bがローレベルで、3ステートバ
ッファ1の出力がハイインピーダンス状態のとき、信号
Aがローレベルになると、トランジスタ4はONし、ト
ランジスタ5はOFFし、抵抗3の他端は電源(Vc
c)に接続される。
ッファ1の出力がハイインピーダンス状態のとき、信号
Aがローレベルになると、トランジスタ4はONし、ト
ランジスタ5はOFFし、抵抗3の他端は電源(Vc
c)に接続される。
【0014】6で示すEXCLUSIVE−OR(ゲー
ト)には、入力バッファ2の出力信号と信号Aでコント
ロールされる信号が入力されており、信号Aがハイレベ
ルのとき、前述したように抵抗3の他端がGNDに接続
され、入力バッファ2は通常ローレベルを出力し、EX
CLUSIVE−OR6の一方の入力端に入力される
が、他方の入力端には信号Aであるハイレベルを入力し
ているため、EXCLUSIVE−OR6はハイレベル
を出力する。
ト)には、入力バッファ2の出力信号と信号Aでコント
ロールされる信号が入力されており、信号Aがハイレベ
ルのとき、前述したように抵抗3の他端がGNDに接続
され、入力バッファ2は通常ローレベルを出力し、EX
CLUSIVE−OR6の一方の入力端に入力される
が、他方の入力端には信号Aであるハイレベルを入力し
ているため、EXCLUSIVE−OR6はハイレベル
を出力する。
【0015】信号Aのレベルがローレベルのときは、入
力バッファ2は通常ハイレベルを出力し、信号Aのレベ
ルはローレベルのため、EXCLUSIVE−OR6は
ハイレベルを出力する。
力バッファ2は通常ハイレベルを出力し、信号Aのレベ
ルはローレベルのため、EXCLUSIVE−OR6は
ハイレベルを出力する。
【0016】以上のような通常の場合、EXCLUSI
VE−OR6はハイレベルを出力するため、7で示すA
ND(ゲート)の入力は全てハイレベルで、Y1で示す
信号はハイレベルで出力される。すなわち、コネクタ8
を介して入出力されるメモリカード入力および双方向信
号にリーク電流の異常がなければ、信号Y1はハイレベ
ルを出力することになる。
VE−OR6はハイレベルを出力するため、7で示すA
ND(ゲート)の入力は全てハイレベルで、Y1で示す
信号はハイレベルで出力される。すなわち、コネクタ8
を介して入出力されるメモリカード入力および双方向信
号にリーク電流の異常がなければ、信号Y1はハイレベ
ルを出力することになる。
【0017】通常、リーク電流に異常がある場合には、
図2に示すようなメモリカード内の入力保護用のダイオ
ード11,12が破壊していることが通常であり、ダイ
オード12が破壊すると、電源電圧Vddから入力段のF
ETへ電流がリークし、ダイオード12が破壊すると、
入力からGNDへ電流がリークする。
図2に示すようなメモリカード内の入力保護用のダイオ
ード11,12が破壊していることが通常であり、ダイ
オード12が破壊すると、電源電圧Vddから入力段のF
ETへ電流がリークし、ダイオード12が破壊すると、
入力からGNDへ電流がリークする。
【0018】図1の抵抗3の常数を適値に設定すれば、
信号Bにより3ステートバッファ1をハイインピーダン
ス状態にすると共に、信号Aによるトランジスタ4およ
び5の切換えにより、コネクタ8に接続されたメモリカ
ードにおける図2の11および12のいずれかのダイオ
ードが破壊し、リーク電流が発生した箇所では、これに
対応する抵抗3で決定される論理レベルが他の抵抗3の
それと逆となり、リーク電流が発生した箇所に対応する
EXCLUSIVE−OR6がローレベルを出力するの
で、信号Yはローレベルを出力する。
信号Bにより3ステートバッファ1をハイインピーダン
ス状態にすると共に、信号Aによるトランジスタ4およ
び5の切換えにより、コネクタ8に接続されたメモリカ
ードにおける図2の11および12のいずれかのダイオ
ードが破壊し、リーク電流が発生した箇所では、これに
対応する抵抗3で決定される論理レベルが他の抵抗3の
それと逆となり、リーク電流が発生した箇所に対応する
EXCLUSIVE−OR6がローレベルを出力するの
で、信号Yはローレベルを出力する。
【0019】なお、コントロール信号は、全てローレベ
ルにするとメモリカードが活性状態となるので、活性状
態にならないように、1本をローレベルにし、他はハイ
レベルにして検索する。また、検索実行中はメモリカー
ドの電源はONしておく。
ルにするとメモリカードが活性状態となるので、活性状
態にならないように、1本をローレベルにし、他はハイ
レベルにして検索する。また、検索実行中はメモリカー
ドの電源はONしておく。
【0020】
【発明の効果】以上の通り本発明によって、メモリカー
ドのリーク電流(過大異常)が簡単正確に判断できるよ
うになり、例えばメモリカード用データ処理装置の出力
バッファ(ドライバ)の破壊を防げるようになり、さら
に、メモリカードの記憶データを保護できるようになっ
た。
ドのリーク電流(過大異常)が簡単正確に判断できるよ
うになり、例えばメモリカード用データ処理装置の出力
バッファ(ドライバ)の破壊を防げるようになり、さら
に、メモリカードの記憶データを保護できるようになっ
た。
【図1】本発明によるメモリカード用データ処理装置の
実施例の回路図である。
実施例の回路図である。
【図2】メモリカードにおける入力部を示す図である。
1 3ステートバッファ 2 入力用バッファ 3 抵抗 4,5 トランジスタ 6 EXCLUSIVE−OR 7 AND 8 コネクタ
Claims (1)
- 【請求項1】 メモリカードに対する不定ハイインピー
ダンス出力が可能な複数の最終出力手段と、 該各最終出力手段の出力端に一端が各々接続された複数
の抵抗と、 前記各最終出力手段が不定ハイインピーダンス出力状態
のときに前記各抵抗の他端を電源電圧または基準電位に
統一して切替接続することによって、前記全最終出力手
段の出力端に得られた電圧の一致または不一致に基づい
て当該各最終出力手段に接続されたメモリカードのリー
ク電流を検出する手段とを具えたことを特徴とするメモ
リカード用データ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5035382A JPH06251207A (ja) | 1993-02-24 | 1993-02-24 | メモリカード用データ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5035382A JPH06251207A (ja) | 1993-02-24 | 1993-02-24 | メモリカード用データ処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06251207A true JPH06251207A (ja) | 1994-09-09 |
Family
ID=12440356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5035382A Pending JPH06251207A (ja) | 1993-02-24 | 1993-02-24 | メモリカード用データ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06251207A (ja) |
-
1993
- 1993-02-24 JP JP5035382A patent/JPH06251207A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6566909B2 (en) | Integrated circuit device including CMOS tri-state drivers suitable for powerdown | |
US4962484A (en) | Non-volatile memory device | |
JPH06103748A (ja) | Icメモリカードの電源制御回路 | |
JPH04212785A (ja) | 集積回路装置 | |
US11710526B2 (en) | Memory system | |
US7068484B2 (en) | Secondary battery protection device | |
US6796501B2 (en) | Smart card reader circuit and method of monitoring | |
JPH06251207A (ja) | メモリカード用データ処理装置 | |
US20120311367A1 (en) | Circuit protection system and method | |
US5797024A (en) | PC card | |
US5870623A (en) | I/O port for determining accidents in an external device | |
US6194923B1 (en) | Five volt tolerant output driver | |
US5309396A (en) | Input buffer circuit, input/output buffer circuit and portable semiconductor memory device with back-up power | |
KR0172761B1 (ko) | 과전압 보호 회로를 갖는 메모리 소자 | |
JP4280058B2 (ja) | インタフェース回路 | |
JP3009236B2 (ja) | デバイスの活性保守方式 | |
JPH07105333A (ja) | Icカード | |
JP3223647B2 (ja) | 半導体集積回路装置 | |
US20030151954A1 (en) | Input/output buffer circuit | |
JPS58197542A (ja) | キ−コ−ド読取装置 | |
KR920007776Y1 (ko) | 데이타신호 보존 및 오 데이타신호 전송 방지회로 | |
US6784691B2 (en) | Integrated circuit having a connection pad for stipulating one of a plurality of organization forms, and method for operating the circuit | |
JPH0454530Y2 (ja) | ||
KR0125579Y1 (ko) | 메모리 밧데리 백업회로 | |
JP2900551B2 (ja) | 携帯形半導体記憶装置 |