KR100963775B1

KR100963775B1 - 비휘발성 메모리의 데이터 보호 장치 및 방법

Info

Publication number: KR100963775B1
Application number: KR1020080075519A
Authority: KR
Inventors: 원유집
Original assignee: 한양대학교 산학협력단
Priority date: 2008-08-01
Filing date: 2008-08-01
Publication date: 2010-06-14
Also published as: US20110141839A1; KR20100013819A; US8811106B2; WO2010013979A1; US20130235690A1; US8446795B2

Abstract

비휘발성 메모리의 데이터 보호 장치 및 방법이 개시된다. 시스템의 전원 차단 시 비휘발성 메모리의 데이터를 보호하는 장치에 있어서, 입출력 라인의 전압 강하 시간을 지연 시키기 위한 신호 지연부, 시스템의 전원 차단을 감지하는 전원 차단 감지부 및 상기 시스템의 전원 차단 여부에 대응하여 상기 신호 지연부를 제어하는 제어부를 포함한다.

시스템 셧 다운, 비휘발성 메모리, 신호 지연, 디지털 신호 감지, 지연회로

Description

비휘발성 메모리의 데이터 보호 장치 및 방법 {DEVICE AND METHOD FOR PROTECTING DATA IN NON-VOLATILE MEMORY}

본 발명은 비휘발성 메모리의 데이터 보호 장치 및 방법에 관한 것으로 특히, 시스템의 전원 차단(ex. system shutdown) 시 입출력 라인의 전압 강하 시간을 일정시간 지연하여 비휘발성 메모리의 데이터를 보호하는 장치 및 방법에 관한 것이다.

FRAM, MRAM, PRAM 등의 비휘발성 메모리(Non-volatile memory, NVRAM)는 바이트 단위로 접근이 가능한 동시에 전력공급이 없이도 내용을 유지할 수 있다. 이러한 비휘발성 메모리는 현재의 Flash, DRAM 소자의 단점을 효과적으로 보완할 수 있는 차세대 소자로 많은 각광을 받고 있다.

시스템의 전원이 차단되는 경우, 비휘발성 메모리 칩에 들어가는 전압은 커패시터의 영향으로 전원차단 시점부터 서서히 감소하게 된다. 즉, 전원 공급이 중단된 이후에도, 전압이 특정 전압 이하로 낮아 지기 전까지는 소자가 동작가능상태로 유지된다. 이에 반해, 시스템 셧 다운이 되는 경우 메모리 컨트롤러는 즉시 Chip Selection Signal, Write Enable 시그널 등을 포함한 모든 신호라인의 전압을 0V 로 강하시켜 모든 메모리 주소의 0 번지에 데이터가 기록될 수 있다.

따라서, 시스템 전원 차단 시 비휘발성 메모리의 데이터가 파손되지 않도록 비휘발성 메모리 데이터를 보호하는 방법이 절실히 요구된다.

본 발명은 시스템의 전원 차단 여부를 판별하고 전원 차단 시 입출력 라인의 전압 강하 시점을 소정 시간 지연함으로써, 전원 차단 시에도 비휘발성 메모리의 데이터가 파손되지 않도록 데이터를 보호하는 비휘발성 메모리의 데이터 보호 장치 및 방법을 제공한다.

본 발명은 전압 강하 시점을 지연하기 위한 지연회로가 시스템의 전원 차단 시에만 동작하도록 함으로써, 시스템의 오작동 또는 시스템 성능 저하를 방지하는 비휘발성 메모리의 데이터 보호 장치 및 방법을 제공한다.

본 발명의 일실시예에 따른 비휘발성 메모리의 데이터 보호 장치는, 입출력 라인의 전압 강하 시간을 지연 시키기 위한 신호 지연부, 시스템의 전원 차단을 감지하는 전원 차단 감지부 및 상기 시스템의 전원 차단 여부에 대응하여 상기 신호 지연부를 제어하는 제어부를 포함한다

본 발명의 일측면에 따르면, 상기 신호 지연부는, 상기 입출력 라인의 전압 강하 시점을 기 설정된 시간 지연시키기 위한 지연회로, 버퍼, 및 커패시터 중 적어도 하나를 포함하고, 상기 기 설정된 시간은, 비휘발성 메모리에 제공되는 전압이 동작 가능 전압 이하로 변경되는 시간일 수 있다.

본 발명의 일측면에 따르면, 상기 전원 차단 감지부는, 전원 차단 시 발생하는 디지털 신호를 이용하여 전원의 차단을 감지할 수 있다.

본 발명의 일측면에 따르면, 상기 디지털 신호는, CKE(Clock Enable) 및 power down exit mode 중 하나를 포함할 수 있다.

본 발명의 일실시예에 따른 비휘발성 메모리의 데이터 보호 방법은, 시스템의 전원 차단을 감지하는 단계 및 상기 시스템의 전원 차단에 대응하여 입출력 라인의 전압 강하 시간을 지연하는 단계를 포함한다

본 발명의 일측면에 따르면, 시스템의 전원 차단을 감지하는 단계는, 전원 차단 시 발생하는 디지털 신호를 이용하여 전원의 차단을 감지할 수 있다.

본 발명의 일측면에 따르면, 상기 전압 강하 시간을 지연하는 단계는, 지연회로, 버퍼, 및 커패시터 중 적어도 하나를 이용하여, 상기 시스템의 전원이 차단되는 경우, 상기 전압 강하 시간을 지연하고, 상기 시스템의 전원이 차단되지 않는 경우, 상기 전압 강하 시간을 지연하지 않을 수 있다.

본 발명의 일실시예에 따르면, 시스템의 전원 차단 여부를 판별하고 전원 차단 시 입출력 라인의 전압 강하 시점을 소정 시간 지연함으로써, 전원 차단 시에도 비휘발성 메모리의 데이터가 파손되지 않도록 데이터를 보호하는 비휘발성 메모리의 데이터 보호 장치 및 방법이 제공된다.

본 발명의 일실시예에 따르면, 전압 강하 시점을 지연하기 위한 지연회로가 시스템의 전원 차단 시에만 동작하도록 함으로써, 시스템의 오작동 또는 시스템 성능 저하를 방지하는 비휘발성 메모리의 데이터 보호 장치 및 방법이 제공된다.

이하, 첨부된 도면들에 기재된 내용들을 참조하여 본 발명에 따른 실시예를 상세하게 설명한다. 다만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

일반적으로, 비휘발성 메모리가 일반 메모리와 동일한 구성을 가지고 사용되는 경우, 비휘발성 메모리 칩을 장착한 보드는 데이터 라인, 주소라인(address line), 그리고 명령어 라인(command line)이 존재하여 입출력을 수행할 수 있다. 이때, 주소라인은 입출력을 행할 주소를 명시한다. 또한, 데이터 라인은 읽거나 써야 할 자료가 전달되는 경로이며, 명령어 라인은 실제로 행하여질 명령어가 전달되는 채널이다. 여기서, 명령어 라인은 명령이 전달될 chip 을 명시하는 chip selection(혹은 Chip Enable) 시그널, 쓰기 동작을 명시하는 write enable signal 이 전달될 수 있다.

도 1은 종래의 시스템에 있어서, 시스템 전원 차단 시의 메모리 입력 신호 및 시스템 전압을 도시한 도면이다.

도 1을 참고하면, 도면 부호 120에는 시스템이 셧 다운 되는 경우, 시스템 전원의 전압이 감소하는 그래프가 도시되어 있다. 시스템의 전원이 차단되는 경우(예: 시스템 셧 다운)에 비휘발성 메모리 칩에 들어가는 전압은 커패시터의 영향으로 인하여 전원차단 시점부터 서서히 감소한다. 즉, 전원 공급이 중단된 이후에도, 전압이 특정 전압 이하로 낮아 지기 전까지는 소자가 동작가능상태로 유지된다. 이에 반해, 도면 부호 110에는 메모리 입력 신호가 시스템 셧 다운되는 즉시 급격히 감소하는 그래프가 도시되어 있다. 즉, 시스템이 셧 다운 되는 경우 메모 리 컨트롤러는 즉시 Chip Selection Signal, Write Enable 시그널 등을 포함한 모든 신호라인의 전압을 0V 로 강하시킨다. 여기서, Chip Selection Signal이 0이 되는 경우, 0번지 주소가 선택이 되고, Write Enable 시그널이 0V 가 되면 write 가 enable 된다. 즉, 모든 메모리 주소의 0 번지에 데이터가 기록된다.

따라서, 시스템 셧 다운의 경우, 기존에 있던 내용이 파손되고 파손된 자료가 영속적으로 저장될 수 있다. 해당 위치에 있는 내용이 파손됨으로 인해 경우에 따라서는 중요 법/의료 기록의 손실, 시스템 구동 불가 등의 매우 치명적인 결과를 초래할 수 있다. 따라서, 시스템 셧 다운 시 의도하지 않은 위치에 새로운 데이터가 임의로 저장되어 기 저장된 데이터의 파손되는 것을 막기 위해 메모리 입출력 라인의 전압을 강하시키는 시점을 소정시간 지연시켜 비휘발성 메모리의 데이터를 보호하는 장치 및 방법이 제안될 수 있다. 이하에서는, 비휘발성 메모리의 데이터를 보호하는 장치 및 방법을 상세하게 살펴본다.

도 2는 본 발명의 일실시예에 있어서, 비휘발성 메모리의 데이터 보호 장치를 도시한 도면이다.

도 2를 참고하면, 비휘발성 메모리의 데이터 보호 장치(200)는 전원 차단 감지부(210), 제어부(220), 및 신호 지연부(230)를 포함한다.

전원 차단 감지부(210)는 시스템의 전원 차단을 감지한다. 즉, 시스템 셧 다운 등의 경우와 같이 시스템의 전원이 차단 되는 경우를 모니터링하여, 시스템의 전원 차단 시 발생하는 문제점들에 대응하도록 할 수 있다.

이때, 상기 전원 차단 감지부(210)는, 전원 차단 시 발생하는 디지털 신호 를 이용하여 전원의 차단을 감지할 수 있다. 여기서, 상기 디지털 신호는, CKE(Clock Enable) 및 power down exit mode 중 하나를 포함할 수 있다. 이하에서는 도 4를 참고하여 power down exit mode를 사용하여 신호 전달 시간을 지연시키는 일실시예를 상세히 설명한다.

도 4를 참고하면, 신호 전달 경로를 제어하기 위해 Power down exit mode를 selection input(411)으로 사용하는 multiplexer(410)를 사용할 수 있다. 이때, selection input(411)을 통해 Power down mode가 선택되는 경우, 신호를 Delayed Circuit(430)으로 우회시킬 수 있다. 즉, power down exit mode의 상태에 따라 Normal Circuit(420)을 거치거나 Delayed Circuit(430)을 거치도록 선택할 수 있는 회로를 통하여 메모리에 잘못된 입력이 들어가지 않도록 할 수 있다.

도 2를 다시 참고하면, 신호 지연부(230)는 입출력 라인의 전압 강하 시간을 지연시킨다. 즉, 전원 차단 감지부(210)가 전원의 차단을 감지하는 경우, 메모리 컨트롤러가 명령어 라인, 주소 라인, 데이터 라인 등 모든 입출력 라인의 전압을 강하시키는 시점을 소정시간 지연시킬 수 있다. 이때, 지연시키는 시간은 비휘발성 메모리(240)에 제공되는 전압이 비휘발성 메모리(240)이 동작 가능한 전압 이하로 낮아질 때까지로 설정할 수 있다. 여기서, 비휘발성 메모리(240)에 제공되는 전압은 커패시터의 영향으로 서서히 감소하고, 동작 가능한 전압 이하로 낮아지기 전까지는 임의로 동작될 수 있으므로, 명령어 라인, 주소 라인, 데이터 라인 등 모든 라인의 전압 역시, 서서히 감소될 수 있도록 시간을 지연시킬 수 있다. 즉, 명령어 라인, 주소 라인, 데이터 라인 등 모든 라인의 전압이 급격히 감소하는 경우, 앞서 살펴본 바와 같이 Chip Selection Signal이 0이 되어 0번지 주소가 선택이 되고, Write Enable 시그널이 0V가 되어 write가 enable 될 수 있고, 메모리 주소의 0번지에 의도하지 않은 데이터가 저장되어 기 저장된 데이터를 파손시킬 수 있다. 따라서, 명령어 라인, 주소 라인, 데이터 라인 등 모든 라인의 전압 역시 서서히 감소시킬 수 있도록 신호 지연부를 구비하여 전압 강하 시점을 소정시간 늦출 수 있다.

이때, 신호 전달 시간을 지연시키기 위해 지연회로(delayed circuit), 버퍼, 커패시터 중 적어도 하나를 사용할 수 있다.

여기서, 지연회로 혹은 버퍼는 비선형 전송회로로서 단안정 멀티 바이브레이터, 시프트 레지스터 등을 이용하여 구현할 수 있다. 이때, 시프트 레지스터는 레지스터의 한쪽으로 입력된 값이 클럭마다 한 비트씩 반대방향으로 이동한다. 일정 클럭 이후에는 입력된 값이 반대쪽 비트로 이동하여 출력부에 등장하게 된다. 즉, 신호를 특정 클럭수만큼 지연시킬 때 사용될 수 있다.

또한, 신호 전달 시간을 지연시키기 위해, power exit mode 일 경우, Write Enable 이나 Chip Selection 신호를 일정 클럭 이후에 CPU 또는 controller가 생성하도록 할 수 있다.

제어부(220)는 상기 시스템의 전원 차단 여부에 대응하여 상기 신호 지연부를 제어한다. 즉, 상기 시스템의 전원이 차단되는 경우, 상기 신호 지연부를 동작시키고, 상기 시스템의 전원이 차단되지 않는 경우, 상기 신호 지연부가 동작하지 않도록 제어할 수 있다. 즉, 명령어 라인, 주소 라인, 데이터 라인에 지연 회로 나, 버퍼 등을 추가할 경우, 일반적인 동작환경에서도 해당 신호 발생이 지연되기 때문에 시스템의 오작동이나 시스템 성능의 저하를 가져올 수 있다. 따라서, 시스템이 셧 다운 되는 경우와 같이 전원이 차단되는 경우에만 해당 신호의 발생 또는 전달을 지연시키기 위해 전원 차단 감지부(210)에서 전원이 차단된 것으로 감지하는 경우에만 신호 지연부가 인에이블될 수 있도록 제어할 수 있다.

상기와 같이, 시스템의 전원이 차단되는 경우, 비휘발성 메모리 모듈의 전압이 커패시터의 영향으로 서서히 감소하는 것과 달리 메모리 컨트롤러는 시스템 전원 차단 즉시, 모든 신호라인의 전압을 0V로 강하시키므로, 명령어 라인, 주소 라인, 데이터 라인에 지연회로 등을 설치하여 비휘발성 메모리의 데이터가 파손되는 것을 방지할 수 있다.

또한, 시스템의 전원 차단을 감지하는 전원 차단 감지부를 구비하여 전원이 차단되지 않은 경우에도 신호 발생 또는 전달이 지연되어 시스템이 오작동하거나 시스템 성능이 저하되는 것을 방지할 수 있다.

도 3은 본 발명의 일실시예에 있어서, 비휘발성 메모리 데이터 보호 방법을 설명하기 위한 흐름도이다.

도 3을 참고하면, 단계(S310) 내지 단계(S320)에서는 시스템 전원 차단 여부를 모니터링하여 시스템의 전원 차단을 감지한다. 즉, 시스템 셧 다운 등과 같이 전원이 차단되는 경우를 모니터링하여 데이터의 파손을 방지하기 위한 준비 작업을 수행하도록 할 수 있다. 이때, 시스템의 전원이 차단되는지 여부를 판단하기 위해, 시스템의 전원 차단 시 발생하는 디지털 신호를 이용할 수 있다. 여기서, 디지털 신호는 CKE(Clock Enable) 및 power down exit mode 중 하나를 포함할 수 있다. 또한, 시스템의 전원 차단 시, 데이터의 파손을 방지하기 위해 구비한 신호 지연 회로를 인에이블시켜 발생 또는 전달되는 신호를 지연시키도록 설정할 수 있다.

단계(S330)에서는 시스템 전원 차단 시, 시스템에 구비된 지연회로, 버퍼 등을 이용하여 명령어 라인, 주소 라인, 데이터 라인으로 신호가 전달되는 시간을 지연시킬 수 있다. 이때, 신호 전달을 지연시키는 시간은 비휘발성 메모리 모듈에 제공되는 전압이 동작영역 이하로 떨어질 때까지로 설정할 수 있다.

즉, Write Enable 신호의 강하시점을 비휘발성 메모리 모듈의 전압이 동작영역 이하로 떨어진 이후로 지연하여 Write Enable 신호가 0V가 되어 write가 enable되더라도 비휘발성 메모리 모듈의 전압이 동작영역 이하로 떨어진 이후이므로 비휘발성 메모리 모듈이 동작할 수 없어 시스템 전원 차단 후 원하지 않는 데이터가 비휘발성 메모리로 저장되어 기 저장된 데이터가 파손되는 것을 방지할 수 있다.

상기에서 살펴본 바와 같이, 비휘발성 메모리 모듈의 전원이 동작영역 이하로 떨어질 때까지 지연회로, 버퍼 등을 사용하여 신호가 전달되는 시간을 지연함으로써, 전원 차단 시에도 비휘발성 메모리의 데이터가 파손되지 않도록 데이터를 보호하는 비휘발성 메모리의 데이터 보호 장치 및 방법을 제공할 수 있다.

또한, 전압 강하 시점을 지연하기 위한 지연회로가 시스템의 전원 차단 시에만 동작하도록 함으로써, 시스템의 오작동 또는 시스템 성능 저하를 방지하는 비 휘발성 메모리의 데이터 보호 장치 및 방법을 제공할 수 있다.

또한 본 발명의 일실시예에 따른 비휘발성 메모리의 데이터 보호 방법은 다양한 컴퓨터로 구현되는 동작을 수행하기 위한 프로그램 명령을 포함하는 컴퓨터 판독 가능 매체를 포함한다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이의 균등 또는 등가적 변형 모두는 본 발명 사상의 범주에 속한다고 할 것이다.

도 3은 본 발명의 일실시예에 있어서, 비휘발성 메모리의 데이터 보호 방법을 설명하기 위한 흐름도이다.

도 4는 본 발명의 일실시예에 있어서, power down exit mode를 사용하여 신호 전달 시간을 지연시키는 방법을 설명하기 위한 흐름도이다.

<도면의 주요 부분에 대한 부호의 설명>

110 : 메모리 입력신호 120 : 시스템 전원

210 : 전원 차단 감지부 220 : 제어부

230 : 신호 지연부 240 : 비휘발성 메모리

Claims

입출력 라인의 전압 강하 시점을 지연 시키기 위한 신호 지연부;

시스템의 전원 차단을 감지하는 전원 차단 감지부; 및

상기 시스템의 전원 차단 여부에 대응하여 상기 신호 지연부를 제어하는 제어부

를 포함하고,

상기 신호 지연부는,

상기 시스템의 전원 차단이 발생하면, 비휘발성 메모리에 데이터 기록을 수행하는 신호와 관련된 상기 입출력 라인의 전압 강하 시점을 비휘발성 메모리에 제공되는 전압이 상기 비휘발성 메모리의 동작 가능 전압 이하로 변경되는 시점 이후로 지연시키기 위한 지연회로, 버퍼, 및 커패시터 중 적어도 하나를 포함하는 것을 특징으로 하는 비휘발성 메모리의 데이터 보호 장치.
제1항에 있어서,

상기 입출력 라인은,

메인보드와 비휘발성 메모리를 연결하는 명령어 라인, 주소 라인, 및 데이터 라인 중 적어도 하나를 포함하는 것을 특징으로 하는 비휘발성 메모리의 데이터 보호 장치.
삭제
제1항에 있어서,

상기 전원 차단 감지부는,

전원 차단 시 발생하는 디지털 신호를 이용하여 전원의 차단을 감지하는 것을 특징으로 하는 비휘발성 메모리의 데이터 보호 장치.
제4항에 있어서,

상기 디지털 신호는,

CKE(Clock Enable) 및 power down exit mode 중 하나를 포함하는 것을 특징으로 하는 비휘발성 메모리의 데이터 보호 장치.
제1항에 있어서,

상기 제어부는,

상기 시스템의 전원이 차단되는 경우,

상기 신호 지연부를 동작시키고,

상기 시스템의 전원이 차단되지 않는 경우,

상기 신호 지연부가 동작하지 않도록 제어하는 것을 특징으로 하는 비휘발성 메모리의 데이터 보호 장치.
시스템의 전원 차단을 감지하는 단계; 및

상기 시스템의 전원 차단이 발생하면, 비휘발성 메모리에 데이터 기록을 수행하는 신호와 관련된 입출력 라인의 전압 강하 시점을 상기 비휘발성 메모리에 제공되는 전압이 상기 비휘발성 메모리의 동작 가능 전압 이하로 변경되는 시점 이후로 지연하는 단계

를 포함하는 비휘발성 메모리의 데이터 보호 방법.
제7항에 있어서,

시스템의 전원 차단을 감지하는 단계는,

전원 차단 시 발생하는 디지털 신호를 이용하여 전원의 차단을 감지하는 것을 특징으로 하는 비휘발성 메모리의 데이터 보호 방법.
제8항에 있어서,

상기 디지털 신호는,

CKE(Clock Enable) 및 power down exit mode 중 하나를 포함하는 것을 특징으로 하는 비휘발성 메모리의 데이터 보호 방법.
제7항에 있어서,

상기 입출력 라인은,

메인보드와 비휘발성 메모리를 연결하는 명령어 라인, 주소 라인, 및 데이터 라인 중 적어도 하나를 포함하는 것을 특징으로 하는 비휘발성 메모리의 데이터 보호 방법.
제7항에 있어서,

상기 전압 강하 시간을 지연하는 단계는,

지연회로, 버퍼, 및 커패시터 중 적어도 하나를 이용하여,

상기 시스템의 전원이 차단되는 경우, 상기 전압 강하 시간을 기 설정된 시간지연하고,

상기 시스템의 전원이 차단되지 않는 경우, 상기 전압 강하 시간을 지연하지 않는 것을 특징으로 하는 비휘발성 메모리의 데이터 보호 방법.
삭제
제7항 내지 제11항 중 어느 한 항의 방법을 실행하기 위한 프로그램이 기록되어 있는 것을 특징으로 하는 컴퓨터에서 판독 가능한 기록 매체.