KR960038412A - 패키지레벨 직류전압 테스트가 가능한 반도체 메모리장치 - Google Patents

패키지레벨 직류전압 테스트가 가능한 반도체 메모리장치 Download PDF

Info

Publication number
KR960038412A
KR960038412A KR1019950009642A KR19950009642A KR960038412A KR 960038412 A KR960038412 A KR 960038412A KR 1019950009642 A KR1019950009642 A KR 1019950009642A KR 19950009642 A KR19950009642 A KR 19950009642A KR 960038412 A KR960038412 A KR 960038412A
Authority
KR
South Korea
Prior art keywords
bonding pads
switching
memory device
semiconductor memory
device capable
Prior art date
Application number
KR1019950009642A
Other languages
English (en)
Other versions
KR0151032B1 (ko
Inventor
이승훈
김태진
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950009642A priority Critical patent/KR0151032B1/ko
Priority to JP8082635A priority patent/JPH08304515A/ja
Priority to US08/636,428 priority patent/US6298001B1/en
Publication of KR960038412A publication Critical patent/KR960038412A/ko
Application granted granted Critical
Publication of KR0151032B1 publication Critical patent/KR0151032B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 패키지 상태에서 외부와 전기적인 연결이 가능한 복수의 본딩 패드들; 적어도 하나 이상의 내부직류전압 발생수단; 복수의 본딩패드들 중 어느 하나와 상기 적어도 하나 이상의 내부 직류전압 발생수단중 어느 하나 사이에 연결되고 테스트모드에서 스위칭 온되며 정상 모드에서는 스위칭오프되는 적어도 하나 이상의 스위칭 수단; 및 복수의 본딩 패드들 중 다른 두 개의 본딩 패드들 사이에 연결되어 테스트 모드에서 외부에서 공급되는 스위칭신호에 응답하여 상기 적어도 하나의 스위칭수단을 온/오프 제어하는 스위칭 제어수단을 구비하는 것을 특징으로 한다. 따라서, 본 발명에서는 일반 콘트롤 패드를 직류전압 테스트용 패드로 겸용 사용할 수 있어서 칩의 사이즈 증가를 억제할 수 있고 패키지 레벨에서 여러 가지 직류전압을 테스트 할 수 있다.

Description

패키지레벨 직류전압 테스트가 가능한 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 패키지 레벨 직류전압 테스트가 가능한 반도체 메모리 장치를 설명하기 위한 도면.

Claims (1)

  1. 패키지 상태에서 외부와 전기적인 연결이 가능한 복수의 본딩 패드들; 적어도 하나 이상의 내부 직류전압 발생수단; 상기 복수의 본딩 패드들 중 어느 하나와 상기 적어도 하나 이상의 내부 직류전압 발생수단 중 어느 하나 사이에 연결되고 테스트모드에서 스위칭 온되며 정상 모드에서는 스위칭오프되는 적어도 하나 이상의 스위칭수단; 및 상기 복수의 본딩패드들 중 적어도 다른 두 개 이상의 본딩 패드들 사이에 연결되어 테스트 모드에서 외부에서 공급되는 스위칭신호에 응답하여 상기 적어도 하나의 스위칭수단을 온/오프 제어하는 스위칭 제어수단을 구비하는 것을 특징으로 하는 패키지 직류테스트가 가능한 반도체 메모리 장치.
KR1019950009642A 1995-04-24 1995-04-24 패키지 레벨 직류전압 테스트가 가능한 반도체 메모리장치 KR0151032B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950009642A KR0151032B1 (ko) 1995-04-24 1995-04-24 패키지 레벨 직류전압 테스트가 가능한 반도체 메모리장치
JP8082635A JPH08304515A (ja) 1995-04-24 1996-04-04 パッケージ状態で直流電圧テスト可能な半導体メモリ装置
US08/636,428 US6298001B1 (en) 1995-04-24 1996-04-23 Semiconductor memory device enabling direct current voltage test in package status

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950009642A KR0151032B1 (ko) 1995-04-24 1995-04-24 패키지 레벨 직류전압 테스트가 가능한 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR960038412A true KR960038412A (ko) 1996-11-21
KR0151032B1 KR0151032B1 (ko) 1999-01-15

Family

ID=19412804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009642A KR0151032B1 (ko) 1995-04-24 1995-04-24 패키지 레벨 직류전압 테스트가 가능한 반도체 메모리장치

Country Status (3)

Country Link
US (1) US6298001B1 (ko)
JP (1) JPH08304515A (ko)
KR (1) KR0151032B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452326B1 (ko) * 2002-07-04 2004-10-12 삼성전자주식회사 반도체 메모리장치의 동작전압 모드 선택 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19852071C2 (de) * 1998-11-11 2000-08-24 Siemens Ag Integrierter Halbleiterchip mit über Bondpads voreingestellter Dateneingabe-/Datenausgabe-Organisationsform
KR20010003089A (ko) * 1999-06-21 2001-01-15 김영환 노말 패키지 실험 겸용 로드박스용 패키지 실험방법
US7444575B2 (en) * 2000-09-21 2008-10-28 Inapac Technology, Inc. Architecture and method for testing of an integrated circuit device
US6732304B1 (en) 2000-09-21 2004-05-04 Inapac Technology, Inc. Chip testing within a multi-chip semiconductor package
US7240254B2 (en) * 2000-09-21 2007-07-03 Inapac Technology, Inc Multiple power levels for a chip within a multi-chip semiconductor package
US6754866B1 (en) 2001-09-28 2004-06-22 Inapac Technology, Inc. Testing of integrated circuit devices
US6812726B1 (en) 2002-11-27 2004-11-02 Inapac Technology, Inc. Entering test mode and accessing of a packaged semiconductor device
US20040019841A1 (en) * 2002-07-25 2004-01-29 Ong Adrian E. Internally generating patterns for testing in an integrated circuit device
US8001439B2 (en) 2001-09-28 2011-08-16 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8166361B2 (en) 2001-09-28 2012-04-24 Rambus Inc. Integrated circuit testing module configured for set-up and hold time testing
US8286046B2 (en) 2001-09-28 2012-10-09 Rambus Inc. Integrated circuit testing module including signal shaping interface
US7313740B2 (en) * 2002-07-25 2007-12-25 Inapac Technology, Inc. Internally generating patterns for testing in an integrated circuit device
US7061263B1 (en) 2001-11-15 2006-06-13 Inapac Technology, Inc. Layout and use of bond pads and probe pads for testing of integrated circuits devices
US8063650B2 (en) 2002-11-27 2011-11-22 Rambus Inc. Testing fuse configurations in semiconductor devices
JP3738001B2 (ja) * 2002-12-03 2006-01-25 松下電器産業株式会社 半導体集積回路装置
US20050223289A1 (en) * 2004-03-24 2005-10-06 Ming-Jing Ho Semiconductor embedded memory devices having bist circuit situated under the bonding pads
KR101019983B1 (ko) * 2004-04-16 2011-03-09 주식회사 하이닉스반도체 패키징 상태에서 내부전압을 측정할 수 있는 패드 구조를갖는 메모리 장치
JP4299760B2 (ja) * 2004-10-21 2009-07-22 エルピーダメモリ株式会社 半導体装置のテスト方法
KR100753050B1 (ko) * 2005-09-29 2007-08-30 주식회사 하이닉스반도체 테스트장치
CA2541046A1 (en) * 2006-03-27 2007-09-27 Mosaid Technologies Incorporated Power supply testing architecture
JP4751766B2 (ja) 2006-05-18 2011-08-17 富士通セミコンダクター株式会社 半導体装置
US7466603B2 (en) 2006-10-03 2008-12-16 Inapac Technology, Inc. Memory accessing circuit system
KR20090036395A (ko) * 2007-10-09 2009-04-14 주식회사 하이닉스반도체 반도체 메모리 장치의 기준 전압 인식회로
TWI498574B (zh) 2011-05-05 2015-09-01 Mstar Semiconductor Inc 積體電路晶片及其測試方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5297097A (en) * 1988-06-17 1994-03-22 Hitachi Ltd. Large scale integrated circuit for low voltage operation
JPH03290895A (ja) * 1990-04-06 1991-12-20 Sony Corp 半導体集積回路装置
JPH04258893A (ja) * 1991-02-14 1992-09-14 Toshiba Corp メモリカード
US5251179A (en) * 1991-03-29 1993-10-05 At&T Bell Laboratories Apparatus and method for extending battery life
US5430402A (en) * 1993-09-10 1995-07-04 Intel Corporation Method and apparatus for providing selectable sources of voltage
US5594360A (en) * 1994-10-19 1997-01-14 Intel Corporation Low current reduced area programming voltage detector for flash memory
US5602794A (en) * 1995-09-29 1997-02-11 Intel Corporation Variable stage charge pump

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452326B1 (ko) * 2002-07-04 2004-10-12 삼성전자주식회사 반도체 메모리장치의 동작전압 모드 선택 방법

Also Published As

Publication number Publication date
US6298001B1 (en) 2001-10-02
JPH08304515A (ja) 1996-11-22
KR0151032B1 (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR960038412A (ko) 패키지레벨 직류전압 테스트가 가능한 반도체 메모리장치
KR900015142A (ko) 반도체 집적회로장치
KR940012600A (ko) 소음 발생을 억제하는 개량된 출력 드라이버 회로 및 번 인테스트를 위한 개량된 반도체 집적 회로장치
KR860009431A (ko) Ic평가회로 소자들과 평가회로 소자 검사수단을 갖는 반도체 집적회로
DE69320416T2 (de) Halbleiter-Speichergerät mit Spannungstressprüfmodus
US7161372B2 (en) Input system for an operations circuit
KR870000710A (ko) 동작테스트실행에 적합한 반도체 집적회로
KR870010628A (ko) 반도체 장치
KR930022382A (ko) 반도체 메모리칩의 병렬테스트 회로
KR950010089A (ko) 개선된 패드의 배치를 구비한 반도체 집적회로 장치
KR920013455A (ko) 반도체 장치
KR970029882A (ko) 웨이퍼 테스트 신호발생기를 가지는 반도체 메로리 장치
KR910015057A (ko) 반도체집적회로
KR970051456A (ko) Dq 채널 수를 감소시킬 수 있는 반도체 메모리장치
KR910002128A (ko) 집적 제어 회로
KR930003237A (ko) 반도체 웨이퍼
EP0041844B1 (en) Semiconductor integrated circuit devices
JP3929289B2 (ja) 半導体装置
KR970013737A (ko) 반도체 메모리장치의 데이타 출력 드라이버
KR900019214A (ko) 반도체장치
KR920003319A (ko) 반도체기억장치
KR970012784A (ko) 노말/테스트 겸용 본딩 패드를 가진 반도체 메모리 장치
KR970017917A (ko) 정전기 방전 보호를 개선한 반도체 장치
KR0146524B1 (ko) 반도체 메모리 장치
KR19990039587A (ko) 테스트 핀의 수가 감소된 메모리 장치 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee