KR870000710A - 동작테스트실행에 적합한 반도체 집적회로 - Google Patents

동작테스트실행에 적합한 반도체 집적회로 Download PDF

Info

Publication number
KR870000710A
KR870000710A KR1019860004898A KR860004898A KR870000710A KR 870000710 A KR870000710 A KR 870000710A KR 1019860004898 A KR1019860004898 A KR 1019860004898A KR 860004898 A KR860004898 A KR 860004898A KR 870000710 A KR870000710 A KR 870000710A
Authority
KR
South Korea
Prior art keywords
input
circuit
high voltage
signal
semiconductor integrated
Prior art date
Application number
KR1019860004898A
Other languages
English (en)
Other versions
KR910000738B1 (ko
Inventor
마사노부 요시다
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
후지쓰 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마, 후지쓰 가부시끼 가이샤 filed Critical 후지쓰 가부시끼가이샤
Publication of KR870000710A publication Critical patent/KR870000710A/ko
Application granted granted Critical
Publication of KR910000738B1 publication Critical patent/KR910000738B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

동작테스트실행에 적합한 반도체 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 실시예의 집적회로의 블록도.
제4도는 본 발명의 집적회로내의 디코더 제어회로와 디코 더회로의 회로도.
제5도는 본 발명에 따른 실시예의 반도체 메모리 회로의 블록도.
* 도면의 주요부분에 대한 부호의 설명
5 : 래치회로 31 : 디코더 회로수단
32 : 메모리셀 어레이 41 : 고전압검출회로

Claims (3)

  1. 테스트 동작을 실행하기에 적합한 반도체 집적회로 장치에 있어서, 메모리셀어레이, 디코더회로수단, 선택회로수단, 및 다수의 입력 또는 출력 단자로 구성되며, 상기 선택회로수단은 상기입력 또는 출력단자중 하나에 접속되며 전원전압보다 더 높은 소정전압이 상기 입력 또는 출력단자중 하나씨 인가될 때만이 제어신호를 출력하는 고전압 검출기회로 및 상기 고전압 검출회로에서 전송되는 제어신호에 응하여 입력신호를 래치하는 래치회로로 구성되며, 상기 메모리셀 어레이와 상기 디코더 회로수단은 전압이 단자중 상기 일 단자를 통하여 상기 고전압 검출기회로에 인가될때 상기 단자를 통하여 신호입력에 의하여 정규 모드에서 상기 집적 회로장치의 동작을 실행하며, 상기 메모리셀 어레이와 상기 디코더 상태가 소정고전압이 상기 단자 중 하나를 통하여 상기 고전압 검출기회로로 인가될때 상기 래치된 신호에 기하여 소정의 특정모드로 복귀시키며, 다른 신호로부터의 입력신호가 상기 고전압 검출기회로로부터 발생되는 제어신호에 응하여 래치되는 것을 특징으로 하는 반도체 집적회로 장치.
  2. 제1항에 있어시, 다기능 선택회로가 모든 위드선의 선택을 실헹하도록 제공되는 것을 특징으로 하는 반도체 집적회로 장치.
  3. 제1항에 있어서, 한정된 전용 입력단자와 다수의 2중 용도의 입력/출력단자를 갖춘 다수의 패드(pad)를 포함하는 소거 기능하고 프로그램 가능한 리드 온리메모리(EPROM)가 갖추어져 있는 것을 특징으로 하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860004898A 1985-06-20 1986-06-19 동작 테스트실행에 적합한 반도체 집적회로 KR910000738B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP134649 1985-06-20
JP60134649A JPS61292755A (ja) 1985-06-20 1985-06-20 半導体集積回路
JP60-134649 1986-06-20

Publications (2)

Publication Number Publication Date
KR870000710A true KR870000710A (ko) 1987-02-20
KR910000738B1 KR910000738B1 (ko) 1991-02-06

Family

ID=15133306

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860004898A KR910000738B1 (ko) 1985-06-20 1986-06-19 동작 테스트실행에 적합한 반도체 집적회로

Country Status (5)

Country Link
US (1) US4841233A (ko)
EP (1) EP0212997B1 (ko)
JP (1) JPS61292755A (ko)
KR (1) KR910000738B1 (ko)
DE (1) DE3681659D1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2659095B2 (ja) * 1987-06-30 1997-09-30 富士通株式会社 ゲートアレイ及びメモリを有する半導体集積回路装置
JPH081760B2 (ja) * 1987-11-17 1996-01-10 三菱電機株式会社 半導体記憶装置
FR2623653B1 (fr) * 1987-11-24 1992-10-23 Sgs Thomson Microelectronics Procede de test de cellules de memoire electriquement programmable et circuit integre correspondant
JP2621894B2 (ja) * 1987-12-26 1997-06-18 株式会社東芝 マイクロコンピュータ
JPH0231239A (ja) * 1988-07-20 1990-02-01 Ricoh Co Ltd レジスタテスト回路装置
JPH02113340A (ja) * 1988-10-24 1990-04-25 Fujitsu Ltd 半導体集積回路
KR910006241B1 (ko) * 1988-12-14 1991-08-17 삼성전자 주식회사 복수 테스트모드 선택회로
US5077738A (en) * 1988-12-30 1991-12-31 Intel Corporation Test mode enable scheme for memory
JPH02206087A (ja) * 1989-02-03 1990-08-15 Mitsubishi Electric Corp 半導体記憶装置
JP2688976B2 (ja) * 1989-03-08 1997-12-10 三菱電機株式会社 半導体集積回路装置
JP2650124B2 (ja) * 1989-07-11 1997-09-03 三菱電機株式会社 半導体集積回路
JPH0346188A (ja) * 1989-07-13 1991-02-27 Mitsubishi Electric Corp 半導体記憶回路
US5636226A (en) * 1989-12-14 1997-06-03 Texas Instruments Incorporated Fault sensing circuit and method
US5161159A (en) * 1990-08-17 1992-11-03 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with multiple clocking for test mode entry
EP0475588B1 (en) * 1990-08-17 1996-06-26 STMicroelectronics, Inc. A semiconductor memory with inhibited test mode entry during power-up
US5265099A (en) * 1991-02-28 1993-11-23 Feinstein David Y Method for heating dynamic memory units whereby
JP3282188B2 (ja) * 1991-06-27 2002-05-13 日本電気株式会社 半導体メモリ装置
JP2792634B2 (ja) * 1991-06-28 1998-09-03 シャープ株式会社 アクティブマトリクス基板の検査方法
JP2608208B2 (ja) * 1991-09-30 1997-05-07 富士通株式会社 半導体回路素子とその試験処理方法
US5353254A (en) * 1992-05-21 1994-10-04 Texas Instruments Incorporated Semiconductor memory device having burn-in test circuit
JPH0612878A (ja) * 1992-06-25 1994-01-21 Mitsubishi Electric Corp 半導体メモリ装置
JP3307473B2 (ja) * 1992-09-09 2002-07-24 ソニー エレクトロニクス インコーポレイテッド 半導体メモリの試験回路
JP2639319B2 (ja) * 1993-09-22 1997-08-13 日本電気株式会社 半導体装置
US5450417A (en) * 1993-10-26 1995-09-12 Texas Instruments Incorporated Circuit for testing power-on-reset circuitry
US5530803A (en) * 1994-04-14 1996-06-25 Advanced Micro Devices, Inc. Method and apparatus for programming memory devices
KR0127236B1 (ko) * 1994-05-17 1998-04-02 문정환 메모리 칩의 정보 이용 회로
FR2751461B1 (fr) * 1996-07-22 1998-11-06 Sgs Thomson Microelectronics Dispositif de controle de finalite de test
US5727001A (en) * 1996-08-14 1998-03-10 Micron Technology, Inc. Circuit and method for testing an integrated circuit
US6072713A (en) * 1998-02-04 2000-06-06 Vlsi Technology, Inc. Data storage circuit using shared bit line and method therefor
US6021064A (en) * 1998-02-04 2000-02-01 Vlsi Technology, Inc. Layout for data storage circuit using shared bit line and method therefor
JP4904619B2 (ja) * 2000-11-29 2012-03-28 富士通セミコンダクター株式会社 半導体装置
US7315585B2 (en) * 2004-02-11 2008-01-01 Micrel, Inc. Clock-less serial data interface using a single pin
US11087857B2 (en) * 2017-11-15 2021-08-10 Texas Instruments Incorporated Enabling high at-speed test coverage of functional memory interface logic by selective usage of test paths

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4168796A (en) * 1978-04-13 1979-09-25 Ncr Corporation Tester with driver/sensor circuit having programmable termination devices
US4194113A (en) * 1978-04-13 1980-03-18 Ncr Corporation Method and apparatus for isolating faults in a logic circuit
JPS5578355A (en) * 1978-12-08 1980-06-12 Nec Corp Semiconductor integrated circuit
US4301535A (en) * 1979-07-02 1981-11-17 Mostek Corporation Programmable read only memory integrated circuit with bit-check and deprogramming modes and methods for programming and testing said circuit
JPS5928986B2 (ja) * 1980-02-13 1984-07-17 日本電気株式会社 半導体集積回路
DE3030852A1 (de) * 1980-08-14 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung fuer die pruefung von speicherzellen programmierbarer mos-integrierter halbleiterspeicher
DE3176810D1 (en) * 1980-12-23 1988-08-18 Fujitsu Ltd Electrically programmable non-volatile semiconductor memory device
JPS57105892A (en) * 1980-12-23 1982-07-01 Fujitsu Ltd Rewritable non-volatile semiconductor storage device
JPS57133656A (en) * 1981-02-12 1982-08-18 Nec Corp Semiconductor integrated circuit incorporated with test circuit
US4419747A (en) * 1981-09-14 1983-12-06 Seeq Technology, Inc. Method and device for providing process and test information in semiconductors
US4468759A (en) * 1982-05-03 1984-08-28 Intel Corporation Testing method and apparatus for dram
JPS5999505A (ja) * 1982-11-29 1984-06-08 Mitsubishi Electric Corp 電子ミシンの制御装置
US4552292A (en) * 1982-11-12 1985-11-12 General Electric Company Heat exchanger
US4672583A (en) * 1983-06-15 1987-06-09 Nec Corporation Dynamic random access memory device provided with test circuit for internal refresh circuit
US4612499A (en) * 1983-11-07 1986-09-16 Texas Instruments Incorporated Test input demultiplexing circuit
US4608669A (en) * 1984-05-18 1986-08-26 International Business Machines Corporation Self contained array timing
JPS61145799A (ja) * 1984-12-20 1986-07-03 Fujitsu Ltd メモリを内蔵した半導体集積回路
US4680762A (en) * 1985-10-17 1987-07-14 Inmos Corporation Method and apparatus for locating soft cells in a ram
US4689772A (en) * 1985-10-30 1987-08-25 International Business Machines Corporation Read complete test technique for memory arrays

Also Published As

Publication number Publication date
JPS61292755A (ja) 1986-12-23
US4841233A (en) 1989-06-20
KR910000738B1 (ko) 1991-02-06
EP0212997B1 (en) 1991-09-25
DE3681659D1 (de) 1991-10-31
EP0212997A2 (en) 1987-03-04
EP0212997A3 (en) 1989-02-08

Similar Documents

Publication Publication Date Title
KR870000710A (ko) 동작테스트실행에 적합한 반도체 집적회로
KR860009431A (ko) Ic평가회로 소자들과 평가회로 소자 검사수단을 갖는 반도체 집적회로
KR940025183A (ko) 액티브-레벨로 배치가능한 핀을 갖는 집적회로 및 그 배치 방법
KR900015142A (ko) 반도체 집적회로장치
KR890001076A (ko) 게이트어레이 및 메모리를 갖는 반도체 집적회로 장치
KR850000793A (ko) 반도체(rom)
KR850003610A (ko) 반도체 메모리 장치
KR880000974A (ko) 휴즈회로와 그 내의 휴즈상태를 검출하는 검출회로를 갖는 반도체장치
KR930006736A (ko) 반도체 기억장치
KR960038412A (ko) 패키지레벨 직류전압 테스트가 가능한 반도체 메모리장치
KR880014482A (ko) 반도체 집적회로 장치
KR860009420A (ko) 내부회로의 동작모드 스위칭 기능을 갖는 반도체 집적회로
KR920005173A (ko) 칩 동작상에 자동 테스트 모드의 이탈을 가진 반도체 메모리
KR890005622A (ko) 단일칩 마이크로 컴퓨터
KR870700157A (ko) 기 억 장 치
KR910015057A (ko) 반도체집적회로
KR970051456A (ko) Dq 채널 수를 감소시킬 수 있는 반도체 메모리장치
KR880008341A (ko) 특수 모드용 prom 셀들이 있는 반도체장치
KR870009398A (ko) 반도체 기억장치
KR860007666A (ko) 복수 메모리셀 어레이용 공통 구동회로를 갖는 반도체 메모리 장치
KR940012128A (ko) 마이크로 컴퓨터
KR900019045A (ko) 반도체 메모리장치
KR0146524B1 (ko) 반도체 메모리 장치
KR920009033A (ko) 제어 전압이 증가함에 따라 출력이 감소하는 구분(區分)적 전류원
JPS57210500A (en) Semiconductor storage device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040120

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee