JPH0231239A - レジスタテスト回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野］ 本発明は、データを貯えるレジスタを有する集積回路に
おいて、前記レジスタに集積回路の外部より直接データ
を入力することができるレジスタテスト回路装置に関す
る。

［従来の技術］ データ保持用のレジスタを備えた従来の集積回路におい
て、前記レジスタの機能を検査するには、当該集積回路
のデータ入力端子より信号を入力し集積回路内の論理回
路を動作させて、得られたデータをレジスタに入力し、
されにこのレジスタに蓄積されたデータを出力端子より
出力することよりレジスタの健全性を判断していた。

［発明が解決しようとする課題］ ところが、例えばプログラマブル・ロジック・デバイス
（以下ＰＬＤと略す）のように特定のプログラムをＰＬ
Ｄに形成しないと動作をしないような集積回路において
はテスト用の論理をＰＬＤにプログラムすることはコス
ト面やスペースの面等からできない。したがって、従来
はこの種の集積回路内のレジスタの検査を簡単に行なう
ことができないという問題点があった。

本発明は上述した問題点を解決するためになされたもの
で、集積回路内のレジスタに集積回路の外部より直接デ
ータを入力することができるレジスタテスト回路装置を
提供することを目的とする。

［課題を解決するための手段］ 本発明は入力端子から入力されるデータ信号を処理する
論理回路と、　前記論理回路が出力するデータ信号を格
納するレジスタと、　前記レジスタが出力するデータ信
号を送出する出力端子と、テスト時にレジスタヘデータ
信号を入力するためのレジスタ用入力端子と、　テスト
を指示する信号を入力するテスト指示信号入力端子と、
　前記レジスタの入力端に設けられ、テスト指示信号の
有無に応じて前記論理回路が出力するデータ信号か前記
レジスタ用入力端子から入力されるデータ信号のどちら
かをレジスタに送出するように切り換える切換回路とを
備えたことを特徴とする。

［作用］ テスト指示信号入力端子にテストを指示する信号が入力
したとき切換回路は、レジスタへ出力するデータ信号を
論理回路が出力するデータ信号又はレジスタ入力端子か
ら入力するデータ信号のどちらかに切り換える。

［実施例コ 本発明の一実施例を示す第１図において、ＰＬＤを構成
するＡＮＤアレイ１は、本実施例においてＥＰＲＯＭを
使用しており、ＡＮＤアレイｌに入力端子２ないし４を
介して信号が入力されることで、特定の論理プログラム
を実行する。そしてＡＮＤアレイ１の出力信号ｅは、プ
リロード回路５に供給される。

プリロード回路５には、入力端子２に接続される高電圧
検出回路８の出力側が接続される。。高電圧検出回路８
は、例えば約０から約５ボルトにて規定される通常の論
理回路作動電圧幅を越える高電圧、例えば約９ないし約
１０ボルトの高電圧が入力端子２に入力したときのみＨ
（ハイ）レベルの信号ｇをプリロード回路５に出力する
ものであり、プリロード回路５は、高電圧検出回路８が
出力するＨレベルの信号ｇにて後段のレジスタ７に出力
する信号をＡＮＤアレイｌが出力する信号ｅからＩ１０
ビン６より入力する信号ｆに切り替える回路である。尚
、プリロード回路５は、例えば第２図に示すように、前
記信号ｇの状態によりＡＮＤアレイｌの出力信号ｅを信
号ｊとして出力するアクティブローのトランスミッショ
ンゲート５ａと、信号ｇの状態によりＩ１０ピン６より
入力する信号ｒを信号ｊとして出力するアクティブハイ
のトランスミッンヨンゲート５ｂとを並列に配置したも
のである。そして、プリロード回路５の出力信号ｊは、
レジスタ７に供給される。

レジスタ７は、Ｄタイプのフリップフロップ回路を備え
たもので、クロック端子９から入力するクロック信号り
の立・上りに同期して、ラッチしていた、クロック信号
りがＨレベルからＬレベルへ変化した時点のプリロード
回路５の出力信号ｊをＩ１０バッファＩＯに供給する。

Ｉ１０バッファ１０は［１０ビン６に接続される。

トライステート状態を有するＩ１０バッファ１０は、Ｏ
Ｅ入力端子２からイネイブル端子ｌＯａに供給される信
号ｉがＨレベルのときハイインピーダンス状態であり、
このとき、Ｉ１０バッファ１０は、Ｉ１０ピン６からデ
ータを入力可能となり、前記信号１ｈ（Ｌ（ロー）レベ
ルのとき［１０ピン６からデータを出力可能となる。

以上のような構成にてなる集積回路において、テストモ
ードでなく通常時、いわゆる入力端子２から前記通常の
電圧が入力している場合は、高電圧検出回路８の出力信
号ｇはＬレベルであることよりプリロード回路５のトラ
ンスミッションゲート５ａがオン状態となり、ＡＮＤア
レイｌの出力信号ｅはレジスタ７を介しＩ１０バッファ
１０に入力し、前記信号ｉをＬレベルとすれば、前記出
力信号ｅは、Ｉ１０ピン６から出力される。

一方、テストモード時には入力端子２から前記高電圧を
入力することにより高電圧検出回路８はＨレベルの信号
ｇをプリロード回路５に出力する。

よってプリロード回路５のトランスミッションゲート５
ｂオン状態となる。一方、ＯＥ入力端子ｌｌよりＨレベ
ルの信号ｉをＩ１０バッファ１０に供給しＩ１０バッフ
ァ１０をハイインピーダンス状態とすることにより、Ｉ
１０ピン６よりデータが入力可能となる。そして、レジ
スタ７へ供給するクロック信号りにより、Ｉ１０ピン６
よりプリロード回路５を介してレジスタ７ヘデータが格
納される。そして前記信号ｉをＬレベルとしＩ１０バッ
ファ１０を出力状態に変化させ、Ｉ１０ピン６から入力
しレジスタ７にラッチされたデータを次のクロック信号
りの立上りにてＩ１０ピン６へ出力する。

このように入力端子２に高電圧を入力することで、ＡＮ
Ｄアレイ１の出力信号に関係なく、集積回路内のレジス
タ７にＩ１０ピン６よりデータをロードしたりレジスタ
７からデータを出力させたりすることかできる。これに
よりレジスタの動作確認テストができるとともにクロッ
ク信号に対する応答時間の測定か行える。

又、上述したように本発明のレジスタテスト回路を構成
するために追加する構成部品は、高電圧検出回路及びプ
リロード回路のみであり、集積回路においてこれらが占
有する面積の増加をわずかに押えることができる。

［発明の効果］ レジスタへデータ信号を入力するレジスタ用入力端子と
、テスト指示信号入力端子から供給される信号にて、レ
ジスタへ供給するデータ信号を論理回路から供給される
データ信号かレジスタ用入力端子から供給されるデータ
信号のとしらかに切り換える切換回路とを備えたことで
、検査時にはレジスタ用入力端子からデータ信号を直接
レジスタへ入力することができレジスタのテストを容易
にかつ高速に行える。

【図面の簡単な説明】

第１図は、本発明のレジスタテスト回路の一実施例を示
すブロック図、第２図は第１図のプリロード回路の構成
を示すブロック図である。 １・・・ＡＮＤアレイ、　２・・・入力端子、５・・・
プリロード回路、６・・・Ｉ１０ピン、７・・・レジス
タ、　　　　８・・・高電圧検出回路、１１・・・ＯＥ
入力端子。 特許出願人　株式会社　リ　コ　一

Claims (1)

【特許請求の範囲】
1. （１）入力端子から入力されるデータ信号を処理する論
   理回路と、 前記論理回路が出力するデータ信号を格納するレジスタ
   と、 前記レジスタが出力するデータ信号を送出する出力端子
   と、 テスト時にレジスタへデータ信号を入力するためのレジ
   スタ用入力端子と、 テストを指示する信号を入力するテスト指示信号入力端
   子と、 前記レジスタの入力側に設けられ、テスト指示信号の有
   無に応じて前記論理回路が出力するデータ信号か前記レ
   ジスタ用入力端子から入力されるデータ信号のどちらか
   をレジスタに送出するように切り換える切換回路と、 を備えたことを特徴とするレジスタテスト回路装置。