TWI450118B - 混合的電子設計系統及其可重組連接矩陣 - Google Patents

混合的電子設計系統及其可重組連接矩陣 Download PDF

Info

Publication number
TWI450118B
TWI450118B TW099137570A TW99137570A TWI450118B TW I450118 B TWI450118 B TW I450118B TW 099137570 A TW099137570 A TW 099137570A TW 99137570 A TW99137570 A TW 99137570A TW I450118 B TWI450118 B TW I450118B
Authority
TW
Taiwan
Prior art keywords
component
connection matrix
unit
trader
wafer level
Prior art date
Application number
TW099137570A
Other languages
English (en)
Other versions
TW201220103A (en
Inventor
Alan Peisheng Su
Original Assignee
Global Unichip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Unichip Corp filed Critical Global Unichip Corp
Priority to TW099137570A priority Critical patent/TWI450118B/zh
Priority to US12/973,956 priority patent/US8744832B2/en
Publication of TW201220103A publication Critical patent/TW201220103A/zh
Application granted granted Critical
Publication of TWI450118B publication Critical patent/TWI450118B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking
    • G06F30/3308Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/331Design verification, e.g. functional simulation or model checking using simulation with hardware acceleration, e.g. by using field programmable gate array [FPGA] or emulation

Description

混合的電子設計系統及其可重組連接矩陣
本發明係關於一種數位電路設計設計領域,特別關於一種混合的電子設計系統及其可重組連接矩陣。
在數位電路設計的領域,IC設計者可以利用Verilog或是VHDL來編寫暫存器交換層級(Register Transfer Level,RTL),以進行硬體模擬。然而,進入系統晶片時代後,系統晶片內部的Gate Count已超過百萬個甚至上億個,這種情況使得IC設計者難以從RTL抽象層級快速完成設計。
在RTL抽象層級設計系統晶片,常常須要耗費大量時間與計算資源,來進行模擬與驗證,進而影響產品的上市時程。此外,IC設計者在進行RTL設計時,經常會遇到轉換不同設計工具,程式語言間不易統合的困境。故,RTL驗證在數位電路設計中仍然是個瓶頸。
雖然目前有些解決方案是採用可支援快速且完整的SoC模擬的功能性模型,但採用這種方式必須使用SystemC與TLM 2.0來再次開發既有IP的ESL虛擬模型,耗時費力。此外,採用這種方式,其執行的速度仍比採用實體IP來得慢。
本發明之目的為提供一種適用於電子系統層級(Electronic System Level,ESL)的混合的電子設計系統及其可重組連接矩陣,以解決上述問題。
為達上述目的,依據本發明之一種混合的電子設計系統,其包含虛擬單元、混合單元及溝通通道。虛擬單元包含多個代理單元、多個虛擬元件及驅動器。上述多個虛擬元件透過上述多個代理單元連接驅動器。混合單元包含仿真單元、實體單元及晶片層級交易器。晶片層級交易器連接仿真單元與實體單元。溝通通道連接虛擬單元的驅動器與混合單元的晶片層級交易器。
為達上述目的,依據本發明之一種可重組連接矩陣,用以連接虛擬單元、仿真單元及實體單元。虛擬單元包含驅動器。仿真單元包含多個仿真元件與第一連接矩陣,實體單元包含多個實體元件與第二連接矩陣。上述可重組連接矩陣包含多個第一元件交易器、多個第二元件交易器、多個匯流排、組態控制器以及晶片層級交易器。上述多個匯流排連接上述多個第一元件交易器。組態控制器連接第一連接矩陣與第二連接矩陣。晶片層級交易器用以連接虛擬單元的該驅動器,且分別連接上述多個第一元件交易器、上述多個第二元件交易器及組態控制器。第一連接矩陣連接上述多個匯流排與上述多個第二元件交易器,第二連接矩陣連接上述多個匯流排與上述多個第二元件交易器。
承上所述,本發明所提供之混合的電子設計系統及其可重組連接矩陣除了可應用在SoC設計、SoC設計服務及SoC設計教學與研究之外,其解決了ESL虛擬平台模擬速度過慢的問題,且提供了巨觀架構與微觀架構的設計、探索及驗證。
有關本發明較佳實施例,敬請參照以下相關圖式及說明。本發明較佳實施例所提供的混合的電子設計系統及其可重組連接矩陣可適用於ESL設計流程中,以提供RTL驗證、微觀架構(Micro Architecture)的探索與驗證及巨觀架構(Macro Architecture)的探索與驗證。
第1圖所示為本發明較佳實施例的系統架構圖。於第1圖中,電子設計系統1包含虛擬單元11、混合單元12及溝通通道13。
在第1圖所示之本實施例中,虛擬單元11又可稱之為虛擬平台(Virtual Platform),其可包含事務級模型(TLM Models)、SystemC模型及TLM通用匯流排代理單元。在本實施例中,虛擬單元11是實施在工作站主機中。
在第1圖所示之本實施例中,混合單元12可以是一實體板,而溝通通道13為一實體溝通裝置,以連接虛擬單元11與混合單元12。
第1圖所示之前述虛擬單元11包含多個代理單元1111、代理單元1112、代理單元1113、以及代理單元1114,多個虛擬元件1121、虛擬元件1122,驅動器(Driver)113及多個匯流排1141、匯流排1142。在本實施例中,代理單元1111、代理單元1112、代理單元1113、代理單元1114與驅動器113皆採用軟體實施。
在第1圖所示之本實施例中,前述代理單元1112、代理單元1113可視為一溝通者的角色,其連接於虛擬元件1121、虛擬元件1122與驅動器113之間。亦即,虛擬元件1121、虛擬元件1122可透過代理單元1112、代理單元1113來連接驅動器113。
第1圖所示之前述混合單元12包含仿真單元121,實體單元122及可重組連接矩陣123,其中可重組連接矩陣123還包含一晶片層級交易器(Chip Level Transactor)1231。
在第1圖所示之本實施例中,晶片層級交易器1231以硬體裝置來實施,其主要透過溝通通道13來與虛擬單元11的驅動器113進行溝通。換句話說,晶片層級交易器1231可用以連接驅動器113。此外,晶片層級交易器1231還連接仿真單元121與實體單元122。
關於可重組連接矩陣123的內部結構及其與仿真單元121及實體單元122之間的連接關係,將於下文進一步說明。
第2圖所示為本發明較佳實施例之混合單元12的功能方塊圖。於第2圖中,混合單元12包含仿真單元121,實體單元122及可重組連接矩陣123。
第2圖所示之仿真單元121包含第一連接矩陣1211與多個仿真元件1212、仿真元件1213。前述多個仿真元件1212、仿真元件1213連接第一連接矩陣1211。在本實施例中,多個仿真元件1212、以及仿真元件1213可舉例為RTL IP核。
第2圖所示之實體單元122包含第二連接矩陣1221與多個實體元件1222、實體元件1223。前述多個實體元件1222、實體元件1223連接第二連接矩陣1221。在本實施例中,多個實體元件1222、以及實體元件1223可舉例為周邊IP核。
第2圖所示之可重組連接矩陣123包含晶片層級交易器1231,多個第一元件交易器1232、第一元件交易器1234,多個第二元件交易器1235、第二元件交易器1236,組態控制器1237及多個匯流排1238、匯流排1239。
第2圖所示之前述晶片層級交易器1231分別連接組態控制器1237,多個第一元件交易器1232,第一元件交易器1234及多個第二元件交易器1235、第二元件交易器1236。此外,前述多個匯流排1238、匯流排1239透過第一元件交易器1232、第一元件交易器1234與晶片層級交易器1231連接。藉此,仿真元件1212、仿真元件1213可以透過第一連接矩陣1211,匯流排1238、匯流排1239及第一元件交易器1232、第一元件交易器1234來與晶片層級交易器1231連接。實體元件1222、實體元件1223可以透過第二連接矩陣1221,匯流排1238、匯流排1239及第一元件交易器1232、第一元件交易器1234來與晶片層級交易器1231連接。在本實施例中,多個匯流排1238、匯流排1239、匯流排1240、以及匯流排1241又可稱之為系統匯流排。
另外,第2圖所示之仿真元件1212,仿真元件1213可以透過第一連接矩陣1211及第二元件交易器1235、第二元件交易器1236來與晶片層級交易器1231連接。實體元件1222、實體元件1223可以透過第二連接矩陣1221及第二元件交易器1235、第二元件交易器1236來與晶片層級交易器1231連接。
第2圖所示之前述組態控制器1237還連接第一連接矩陣1211與第二連接矩陣1221。前述組態控制器1237可由晶片層級交易器1231接收來自工作站主機所提供的控制訊號,並依據控制訊號來控制第一連接矩陣1211與第二連接矩陣1221的操作,以改變晶片層級交易器1231,第一元件交易器1232、第一元件交易器1234,第二元件交易器1235,第二元件交易器1236,匯流排1238、匯流排1239,第一連接矩陣1211,以及第二連接矩陣1221之間的連接關係。
在第2圖所示之本實施例中,組態控制器1237是在系統設定期間來接收前述控制訊號,並據以改變第一連接矩陣1211與第二連接矩陣1221的連接組態。
舉例而言,第2圖所示之該組態控制器1237可控制第一連接矩陣1211,使得第一連接矩陣1211僅和匯流排1239連接且第一連接矩陣1211直接連接第二元件交易器1236;該組態控制器1237可控制第二連接矩陣1221,使得第二連接矩陣1221不與匯流排1238、匯流排1239連接,也不與第二元件交易器1235、第二元件交易器1236連接。
在第2圖所示之本實施例中,可藉由控制訊號來改變虛擬單元與混合單元之間的多種連接關係,下文將概述各種連接關係的例子,但本發明並不以此為限。
第3圖所示為虛擬單元11與混合單元的第一種連接關係的示意圖。於第3圖中,組態控制器可以控制第一連接矩陣與第二連接矩陣的操作,使得虛擬單元11只與仿真單元121連接,或使得虛擬單元11只與實體單元連接。在這個例子中,仿真元件1212可透過第二元件交易器1236來與晶片層級交易器1231連接。仿真元件1213可透過匯流排1239來與第一元件交易器1234連接,第一元件交易器1234再與晶片層級交易器1231連接。
於第3圖中,其可有多種類型的連接方式,包括如:I、虛擬單元11中的匯流排與仿真/實體單元中的匯流排;II、虛擬元件直接連接至仿真/實體單元中的匯流排;III、仿真/實體元件直接連接至虛擬單元11中的匯流排;及IV、虛擬元件與仿真/實體元件點對點連接方式。
第4A圖與第4B圖所示為虛擬單元與混合單元的第二種連接關係的示意圖。於第4A圖與第4B圖中,晶片層級交易器可作為一橋樑。例如於第4A圖中,當只有實體單元122中包含有晶片層級交易器1231時,而仿真單元121中無晶片層級交易器時,虛擬單元11可透過溝通通道13連接實體單元122的晶片層級交易器1231,且來自虛擬單元11的訊號也可透過接實體單元122的晶片層級交易器1231而傳送至仿真單元121中的元件交易器。也就是說,於第4A圖中的實施例來看,實體單元122與仿真單元121可共用一個晶片層級交易器1231,但須注意的是,當共用同一個晶片層級交易器1231時,需藉由仿真單元121中的第一元件交易器1234,第二元件交易器1235與實體單元122中的晶片層級交易器1231產生電性連接,才可達成共用的效果。相類似地,第4B圖也是類似情形,實體單元121與仿真單元122可共用一個晶片層級交易器1231,當共用同一個晶片層級交易器1231時,需藉由實體單元121中的第一元件交易器1234,第二元件交易器1235與仿真單元122的晶片層級交易器1231產生電性連接,才可達成共用的效果。
第5圖所示為虛擬單元11與混合單元的第三種連接關係的示意圖。在這個例子中,仿真單元121具有晶片層級交易器1250,而實體單元122具有晶片層級交易器1231,故虛擬單元11透過溝通通道13分別與仿真單元121的晶片層級交易器1250及實體單元122的晶片層級交易器1231進行電性連接。
綜上所述,本發明較佳實施例使用了一種混合平台來替代虛擬平台,藉以實施ESL設計的方法論。本發明較佳實施例並提供了可重組連接矩陣,以提供虛擬單元、仿真單元及實體單元之間有多種連接方式。當然,採用本發明較佳實施例可保留既有的IP而無須再使用SystemC或TLM 2.0重新建模。
以上所述僅為舉例性,而非為限制性者。任何未脫離本發明之精神與範疇,而對其進行之等效修改或變更,均應包含於後附之申請專利範圍中。
1...電子設計系統
11...虛擬單元
12...混合單元
13...溝通通道
1111、1112、1113、1114...代理單元
1121、1122...虛擬元件
1141、1142、1238、1239、1240、1241...匯流排
113...驅動器
123...可重組連接矩陣
1231、1250...晶片層級交易器
1232、1234...第一元件交易器
1235、1236...第二元件交易器
1237...組態控制器
1212、1213、1214...仿真元件
1211...第一連接矩陣
1221...第二連接矩陣
1222、1223、1224...實體元件
第1圖所示為本發明較佳實施例的系統架構圖
第2圖所示為本發明較佳實施例之混合單元的功能方塊圖。
第3圖所示為虛擬單元與混合單元的第一種連接關係的示意圖。
第4A圖與第4B圖所示為虛擬單元與混合單元的第二種連接關係的示意圖。
第5圖所示為虛擬單元與混合單元的第三種連接關係的示意圖。
12...混合單元
13...溝通通道
1238、1239、1240、1241...匯流排
123...可重組連接矩陣
1231...晶片層級交易器
1232、1234...第一元件交易器
1235、1236...第二元件交易器
1237...組態控制器
1212、1213、1214...仿真元件
1211...第一連接矩陣
1221...第二連接矩陣
1222、1223、1224...實體元件

Claims (15)

  1. 一種混合的電子設計系統,包含:一虛擬單元,包含多個代理單元、多個虛擬元件及一驅動器,其中該多個虛擬元件透過該多個代理單元連接該驅動器:一混合單元,包含一仿真單元、一實體單元及一晶片層級交易器,其中該晶片層級交易器連接該仿真單元與該實體單元,其中該混合單元更包含多個第二元件交易器,一連接矩陣透過該多個第二元件交易器連接該晶片層級交易器;以及一溝通通道,連接該虛擬單元的該驅動器與該混合單元的該晶片層級交易器。
  2. 如申請專利範圍第1項所述之電子設計系統,其中該混合單元包含一第一元件交易器與一匯流排,該匯流排透過該第一元件交易器與該晶片層級交易器連接。
  3. 如申請專利範圍第1項所述之電子設計系統,其中該混合單元包含一第二元件交易器與一元件,該元件透過該第二元件交易器與該晶片層級交易器連接。
  4. 如申請專利範圍第3項所述之電子設計系統,其中該元件為一實體元件或一仿真元件。
  5. 如申請專利範圍第1項所述之電子設計系統,其中該混合單元更包含一可重組連接矩陣,其包含一組態控制器、該晶片層級交易器、多個第一元件交易器及多個匯流排,該晶片層級交易器分別連接該組態控制器、該多個第一元件交易器及該多個第二元件交易 器,該多個第一元件交易器連接該多個匯流排。
  6. 如申請專利範圍第1項所述之電子設計系統,其中該仿真單元包含一第一連接矩陣與多個仿真元件,該多個仿真元件連接該第一連接矩陣。
  7. 如申請專利範圍第1項所述之電子設計系統,其中該混合單元更包含多個第一元件交易器與多個匯流排,該第一連接矩陣透過該多個匯流排來與該多個第一元件交易器連接,該多個第一元件交易器與該晶片層級交易器連接。
  8. 如申請專利範圍第1項所述之電子設計系統,其中該混合單元更包含一組態控制器,其連接該晶片層級交易器與一第一連接矩陣。
  9. 如申請專利範圍第1項所述之電子設計系統,其中該實體單元包含一第二連接矩陣與多個實體元件,該多個實體元件連接該第二連接矩陣。
  10. 如申請專利範圍第1項所述之電子設計系統,其中該混合單元更包含多個第一元件交易器與多個匯流排,一第二連接矩陣透過該多個匯流排與該多個第一元件交易器連接,該多個第一元件交易器與該晶片層級交易器連接。
  11. 如申請專利範圍第1項所述之電子設計系統,其中該混合單元更包含多個第二元件交易器,一第二連接矩陣透過該多個第二元件交易器連接該晶片層級交易器。
  12. 如申請專利範圍第1項所述之電子設計系統,其中該 混合單元更包含一組態控制器,其連接該晶片層級交易器與一第二連接矩陣。
  13. 一種適用於電子系統層級(Electronic System Level,ESL)的混合的電子設計系統及其可重組連接矩陣,用以連接一虛擬單元、一仿真單元及一實體單元,其中該虛擬單元包含一驅動器,該仿真單元包含多個仿真元件與一第一連接矩陣,該實體單元包含多個實體元件與一第二連接矩陣,該可重組連接矩陣包含:多個第一元件交易器;多個第二元件交易器;多個匯流排,連接該多個第一元件交易器;一組態控制器,連接該第一連接矩陣與該第二連接矩陣;以及一晶片層級交易器,用以連接該虛擬單元的該驅動器,且分別連接該多個第一元件交易器、該多個第二元件交易器及該組態控制器,其中該第一連接矩陣連接該多個匯流排與該多個第二元件交易器,該第二連接矩陣連接該多個匯流排與該多個第二元件交易器。
  14. 如申請專利範圍第13項所述之可重組連接矩陣,其中該組態控制器控制該第一連接矩陣與該第二連接矩陣的操作,以控制該晶片層級交易器、該第一元件交易器、該多個第二元件交易器、該多個匯流排、該第一連接矩陣、以及該第二連接矩陣之間的連接關係。
  15. 如申請專利範圍第13項所述之可重組連接矩陣,其 中該虛擬單元更包含多個虛擬元件,其透過該驅動器與該晶片層級交易器連接。
TW099137570A 2010-11-02 2010-11-02 混合的電子設計系統及其可重組連接矩陣 TWI450118B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099137570A TWI450118B (zh) 2010-11-02 2010-11-02 混合的電子設計系統及其可重組連接矩陣
US12/973,956 US8744832B2 (en) 2010-11-02 2010-12-21 Hybrid electronic design system and reconfigurable connection matrix thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099137570A TWI450118B (zh) 2010-11-02 2010-11-02 混合的電子設計系統及其可重組連接矩陣

Publications (2)

Publication Number Publication Date
TW201220103A TW201220103A (en) 2012-05-16
TWI450118B true TWI450118B (zh) 2014-08-21

Family

ID=45998079

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099137570A TWI450118B (zh) 2010-11-02 2010-11-02 混合的電子設計系統及其可重組連接矩陣

Country Status (2)

Country Link
US (1) US8744832B2 (zh)
TW (1) TWI450118B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113301124B (zh) * 2021-05-05 2022-04-19 深圳市英达维诺电路科技有限公司 一种基于云共享的数字电子元件仿真设计方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7031903B2 (en) * 2000-10-18 2006-04-18 Stmicroelectronics Limited Interface device
TW200828065A (en) * 2006-12-27 2008-07-01 Univ Nat Chunghsing Programmable parallel cyclic redundancy checking circuit and scrambling circuit

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761484A (en) * 1994-04-01 1998-06-02 Massachusetts Institute Of Technology Virtual interconnections for reconfigurable logic systems
US6265894B1 (en) * 1995-10-13 2001-07-24 Frederic Reblewski Reconfigurable integrated circuit with integrated debugging facilities for use in an emulation system
US5777489A (en) * 1995-10-13 1998-07-07 Mentor Graphics Corporation Field programmable gate array with integrated debugging facilities
US6570404B1 (en) * 1996-03-29 2003-05-27 Altera Corporation High-performance programmable logic architecture
US5841967A (en) * 1996-10-17 1998-11-24 Quickturn Design Systems, Inc. Method and apparatus for design verification using emulation and simulation
US6006022A (en) * 1996-11-15 1999-12-21 Microsystem Synthesis, Inc. Cross-linked development and deployment apparatus and method
US6785873B1 (en) * 1997-05-02 2004-08-31 Axis Systems, Inc. Emulation system with multiple asynchronous clocks
US6009256A (en) * 1997-05-02 1999-12-28 Axis Systems, Inc. Simulation/emulation system and method
US6026230A (en) * 1997-05-02 2000-02-15 Axis Systems, Inc. Memory simulation system and method
US6694464B1 (en) * 1997-05-30 2004-02-17 Quickturn Design Systems, Inc. Method and apparatus for dynamically testing electrical interconnect
US5960191A (en) * 1997-05-30 1999-09-28 Quickturn Design Systems, Inc. Emulation system with time-multiplexed interconnect
US6311149B1 (en) * 1997-08-18 2001-10-30 National Instruments Corporation Reconfigurable test system
US6289494B1 (en) * 1997-11-12 2001-09-11 Quickturn Design Systems, Inc. Optimized emulation and prototyping architecture
US7152027B2 (en) * 1998-02-17 2006-12-19 National Instruments Corporation Reconfigurable test system
US6480952B2 (en) * 1998-05-26 2002-11-12 Advanced Micro Devices, Inc. Emulation coprocessor
US6279146B1 (en) * 1999-01-06 2001-08-21 Simutech Corporation Apparatus and method for verifying a multi-component electronic design
US6412104B1 (en) * 1999-02-01 2002-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit debugging system
US6772108B1 (en) * 1999-09-22 2004-08-03 Netcell Corp. Raid controller system and method with ATA emulation host interface
US6647362B1 (en) * 1999-09-24 2003-11-11 Frederic Reblewski Emulation system scaling
US6947882B1 (en) * 1999-09-24 2005-09-20 Mentor Graphics Corporation Regionally time multiplexed emulation system
US6678645B1 (en) * 1999-10-28 2004-01-13 Advantest Corp. Method and apparatus for SoC design validation
US6801869B2 (en) * 2000-02-22 2004-10-05 Mccord Don Method and system for wafer and device-level testing of an integrated circuit
US6697957B1 (en) * 2000-05-11 2004-02-24 Quickturn Design Systems, Inc. Emulation circuit with a hold time algorithm, logic analyzer and shadow memory
GB2381910B (en) * 2000-05-11 2005-03-02 Quickturn Design Systems Inc Emulation circuit with a hold time algorithm logic analyzer and shadow memory
GB0025593D0 (en) * 2000-10-18 2000-12-06 Sgs Thomson Microelectronics On-chip emulator communication
US20030220781A1 (en) * 2002-02-25 2003-11-27 Oak Technology, Inc. Communication architecture utilizing emulator interface
US7472055B2 (en) * 2002-06-03 2008-12-30 Broadcom Corporation Method and system for deterministic control of an emulation
US7472054B2 (en) * 2002-06-03 2008-12-30 Broadcom Corporation Method and system for deterministic control of an emulation
FR2841668B1 (fr) * 2002-06-26 2006-08-11 Emulation And Verification Eng Procede et systeme d'emulation d'un circuit sous test associe a un environnement de test
US20040225459A1 (en) * 2003-02-14 2004-11-11 Advantest Corporation Method and structure to develop a test program for semiconductor integrated circuits
US7698118B2 (en) * 2004-04-15 2010-04-13 Mentor Graphics Corporation Logic design modeling and interconnection
DE102004034606B4 (de) * 2004-07-16 2012-03-29 Infineon Technologies Ag Schaltungsanordnung aus einer elektronischen Testschaltung für einen zu testenden Transceiver und aus dem zu testenden Transceiver sowie Verfahren zum Prüfen eines Transceivers
US8888600B2 (en) * 2004-08-25 2014-11-18 Igt Emulation methods and devices for a gaming machine
US7383547B1 (en) * 2004-12-03 2008-06-03 Lecroy Corporation Apparatus and technique for device emulation
US7447618B2 (en) * 2005-05-11 2008-11-04 Qlogic, Corporation Method and system for ASIC simulation
US7483825B2 (en) 2005-09-12 2009-01-27 International Business Machines Corporation Method for the creation of a hybrid cycle simulation model
US8781808B2 (en) 2005-10-10 2014-07-15 Sei Yang Yang Prediction-based distributed parallel simulation method
US20090150136A1 (en) 2005-10-10 2009-06-11 Sei Yang Yang Dynamic-based verification apparatus for verification from electronic system level to gate level, and verification method using the same
US8020124B2 (en) 2006-11-20 2011-09-13 Sonics, Inc. Various methods and apparatuses for cycle accurate C-models of components
US8868397B2 (en) 2006-11-20 2014-10-21 Sonics, Inc. Transaction co-validation across abstraction layers
US20080120082A1 (en) 2006-11-20 2008-05-22 Herve Jacques Alexanian Transaction Co-Validation Across Abstraction Layers
KR101375171B1 (ko) 2006-12-30 2014-03-18 삼성전자주식회사 시스템 온 칩 모델 검증 방법 및 장치
US20110289373A1 (en) 2007-01-31 2011-11-24 Klein Russell A Electornic Design Emulation Display Tool
US8051402B2 (en) 2007-09-26 2011-11-01 Cadence Design Systems, Inc. Method and apparatus for implementing communication between a software side and a hardware side of a test bench in a transaction-based acceleration verification system
US8374842B2 (en) * 2008-05-28 2013-02-12 Panasonic Corporation Device emulation support apparatus, device emulation support method, device emulation support circuit and information processor
US20100198574A1 (en) 2009-01-30 2010-08-05 Yossi Veller Programmer View Timing Model For Performance Modeling And Virtual Prototyping
US8205174B2 (en) 2009-08-17 2012-06-19 Hong Kong Applied Science And Technology Research Integrated circuit modeling method and framework tool
US20110307847A1 (en) 2010-06-10 2011-12-15 Global Unichip Corporation Hybrid system combining TLM simulators and HW accelerators
US9015649B2 (en) 2010-07-19 2015-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for electronic system model generation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7031903B2 (en) * 2000-10-18 2006-04-18 Stmicroelectronics Limited Interface device
TW200828065A (en) * 2006-12-27 2008-07-01 Univ Nat Chunghsing Programmable parallel cyclic redundancy checking circuit and scrambling circuit

Also Published As

Publication number Publication date
US8744832B2 (en) 2014-06-03
TW201220103A (en) 2012-05-16
US20120110525A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
US6587905B1 (en) Dynamic data bus allocation
US8327039B2 (en) Integrated DMA processor and PCI express switch for a hardware-based functional verification system
TWI507979B (zh) 用於整合以進階精簡指令集機器(arm)為基礎的智慧產權物(ips)之設備和方法及運算裝置
US6917998B1 (en) Reusable complex multi-bus system hardware prototype system
US7571414B2 (en) Multi-project system-on-chip and its method
CN103412834A (zh) 一种单soc芯片及单soc芯片多工作模式的复用方法
US10664563B2 (en) Concurrent testbench and software driven verification
US20120046930A1 (en) Controller and Fabric Performance Testing
Girdhar et al. Design and verification of AMBA APB protocol
TWI450118B (zh) 混合的電子設計系統及其可重組連接矩陣
Kang et al. Seamless SoC verification using virtual platforms: An industrial case study
Rawat et al. Design of AMBA APB bridge with reset controller for efficient power consumption
Kurmi et al. Design of AHB protocol block for advanced microcontrollers
WO2012124431A1 (ja) 半導体装置
US9075639B1 (en) Systems and methods for handling interrupts during software design simulation
Divya et al. AHB design and verification AMBA 2.0 using System Verilog
Kommineni et al. Design & verification of AMBA AHB-Lite memory controller
Niharika et al. The Configuration and Verification Analysis of AMBA-Based AHB2APB Bridge
Yang et al. A novel methodology for multi-project system-on-a-chip
Patil et al. SYSTEM VERILOG ASSERTIONS FOR THE AHB PROTOCOL VERIFICATION
Huang et al. Implementation and prototyping of a complex multi-project system-on-a-chip
Deepthi Performance verification of AMBA multi master AHB bus using system Verilog
Sharath UVM based Verification of Watchdog Timer with APB
TWI526842B (zh) 應用於x86系統之訊號寫入之控制與切換模組
Song System level assertion-based verification environment for PCI/PCI-X and PCI-express

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees