-
Die
vorliegende Erfindung betrifft allgemein einen Demodulator für einen
Digital/Analog-Wandler, und genauer gesagt einen Demodulator zweiter
Ordnung für
einen Sigma-Delta-Digital/Analog-Wandler.
-
Gemischte
Signalsysteme, d.h. Systeme, die sowohl analoge als auch digitale
Technologien verwenden, haben sich in virtuell jedem Gebiet der
Elektronik ausgebreitet, einschließlich des Gebiets drahtloser Kommunikationen.
Solche Systeme erfordern eine Umwandlung von analogen Signalen in
digitale Signale (ADC) und von digitalen Signalen in analoge Signale
(DAC), was typischerweise durch Abtasten des digitalen Signals oder
analogen Signals in einem bestimmten Zeitintervall erreicht wird.
Diese Abtastung wird normalerweise mit einer höheren als der zweifachen Frequenzrate
der höchsten
Frequenz durchgeführt,
die in dem Signal repräsentiert
ist, das gerade abgetastet wird. Eine solche Überabtastfrequenz wird allgemein
Nyquist-Rate genannt und stellt sicher, dass das Signal, das gerade
abgetastet wird, im Umwandlungsprozess richtig dargestellt wird.
Jedoch sind klassische DACs bezüglich
der Länge
eines Datenwortes begrenzt, und daher wird eine Auflösung begrenzt,
die gehandhabt werden kann, was ein Problem wird, wenn man sich
mit Telekommunikationssignalen befasst. Eine mögliche Lösung besteht im Abtasten des
Signals bei einer Rate, die beträchtlich
höher als
die Nyquist-Rate ist, um eine Rauschleistung pro Einheitsfrequenz
zu reduzieren, um eine höhere
Wortlänge
zuzulassen. Dies resultiert in einer reduzierten Signalgeschwindigkeit,
was selbst bei einer signifikanten Geschwindigkeitsreduktion nur
eine Verbesserung von einem Bit bezüglich einer Wortlängenkapazität erzeugen
kann.
-
Eine
weitere Lösung
zum Erhöhen
einer Wortlänge,
die in der Telekommunikationsindustrie angenommen worden ist, besteht
in der Verwendung einer Sigma-Delta-Modulation, die weit verbreitet wird,
weil die bei ihrer Implementierung verwendeten Schaltungen primär digital
und tolerant gegenüber
analogen Komponenten mit geringer Genauigkeit sind und sie Audiosignale
hoher Qualität
liefern. Zusätzlich
zur erhöhten
Wortlänge
besteht ein signifikanter Vorteil der Verwendung von Sigma-Delta-Modulatoren
darin, dass sie zulässt,
dass Datenwandler hoher Genauigkeit zusammen mit komplexen digitalen
Schaltungen unter Verwendung von herkömmlichen VLSI-Herstellungsprozessen
integriert werden. Die Sigma-Delta-DACs, die in die Modulatoren eingebaut
sind, die oft "Ein-Bit"- oder "Einzelbit"-DACS genannt werden,
verwenden eine Architektur, die sehr unterschiedlich gegenüber klassischen
DACs ist, wobei ein serieller Strom von digitalen Bits, die den
Ausgangswert darstellen, zum DAC zugeführt wird. Der Sigma-Delta-DAC,
der als Anti-Abbildungsfilter
konfiguriert ist, filtert den Eingangsstrom digital und führt die
gefilterten Ausgangsbits zu einer Modulatorschaltung, die den Durchschnittswert
der Bits entwickelt. Es Folgt ein analoges Tiefpassfilter zum Eliminieren
von restlichen Fehlern und kleineren Defekten.
-
Ein
Sigma-Delta-DAC enthält
einen Modulationsprozess, der das Rauschspektrum eines Eingangssignals
manipuliert, so dass die Mehrheit der Rauschleistung außerhalb
des Frequenzbereichs von Interesse oder der Signalbandbreite positioniert
ist. Das Rauschen wird oft "Quantisierungsrauschen" genannt, während der
Prozess zum Bewegen des Rauschens von der Signalbandbreite nach
außen "Rauschformung" genannt wird. Die
Sigma-Delta-Architektur enthält
digitale Überabtastfilter,
einen Sigma-Delta-Modulator und -Demodulator und ein nachgeschaltetes
analoges Tiefpassfilter. Das digitale Überabtastfilter, wie beispielsweise
ein Interpolierer und ein Synchronisationsfilter, liefert ein digitales
Signal zum Sigma-Delta-Modulator,
der dann eine Rauschformung außerhalb
des Signalbandes liefert. Mit dem Ausgang des Modulators ist der
Demodulator verbunden, der normalerweise vom Typ eines geschalteten
Kondensators ist, welcher das bezüglich des Rauschens geformte
digitale Signal in ein analoges Signal umwandelt, während er
gleichzeitig eine Tiefpassfilterung erster Ordnung zur Verfügung stellt.
Die Tiefpass-Rauschfilterung erster Ordnung innerhalb des Demodulators
kann für
die Audiosignale hoher Qualität
unzureichend sein, die in heutigen Kommunikationssystemen verlangt
sind. Als Ergebnis ist es nötig,
die Tiefpassfilterung erster Ordnung mit einer zusätzlichen
analogen Tiefpassfilterung zu ergänzen. Für die Notwendigkeiten einer
hohen Auflösung
von Telekommunikationen, bei welchen ein Sigma-Delta-Modulator hoher
Ordnung verwendet wird, sollte eine solche zusätzliche Filterung auch von
hoher Ordnung sein, um jedes digitale Rauschen, wie beispielsweise
kleine Defekte, von der analogen Ausgabe des Demodulators zu entfernen.
Das aktive Filter, das verwendet wird, erfordert einen zusätzlichen
Operationsverstärker
und zusätzliche
Kondensatoren und Widerstände.
-
Hauptüberlegungen
bei der Produktion von jeder tragbaren elektronischen Vorrichtung,
einschließlich eines
Kommunikationsgeräts,
wie beispielsweise von zellularen Telefonen, sind ein Energieverbrauch
und die Größe. Als
Ergebnis ist es vorteilhaft, diese Parameter unter anderem zu minimieren,
um effizientere Produkte zur Verfügung zu stellen. Wie es oben
diskutiert ist, erfordert der Sigma-Delta-DAC eine Nachfilterung
bezüglich
der analogen Ausgabe vom DAC-Demodulator, um das innerhalb des DAC
erzeugte digitale Rauschen zu minimieren. Die zusätzliche
Nachfilterungsschaltung erhöht
den Energieverbrauch, die Chipgröße und die Kosten
der Schaltung. Eine solche zusätzliche
Schaltung würde
beispielsweise eine Vielfalt von angehäuften Komponenten in Kombination
mit einem Operationsverstärker
enthalten, um ein Tiefpassfilter von wenigstens einer zweiten Ordnung
zu erzeugen. Insbesondere bei Anwendungen mit hoher Auflösung, wo
der Frequenzbereich von Interesse relativ niedrig und schmal ist,
wie beispielsweise für
Sprache, würden
die angehäuften Komponenten
große
Kondensatoren und Widerstände
enthalten, um die großen
Zeitkonstanten zu erreichen, die zum Filtern der Niederfrequenzsignale
nötig sind.
Diese Komponenten sorgen für
einen weiteren Nachteil einer niedrigen Genauigkeit aufgrund einer
möglichen
Prozessvariation während
eines Zusammenbaus.
-
Als
Ergebnis des Obigen wäre
es vorteilhaft, die Filterung hoher Ordnung direkt in eine Schaltung
des Demodulators des Sigma-Delta-DAC zu integrieren. Eine solche
Integration würde
dadurch die zusätzlichen angehäuften Komponenten
und den Operationsverstärker
eliminieren, was in einem Demodulator resultiert, der weniger Energie
verbraucht und weniger Chipbereich besetzt als ein herkömmlicher
Demodulator, der in einem Sigma-Delta-DAC verwendet wird.
-
Daher
betrifft die vorliegende Erfindung einen Demodulator zur Verwendung
in einem Sigma-Delta-DAC, der auf die Probleme und Nachteile des
zugehörigen
Standes der Technik gerichtet ist. Genauer gesagt ist die vorliegende
Erfindung auf das Problem eines Erforderns eines separaten analogen
Nachfilters zweiter Ordnung gerichtet, das dem Demodulator innerhalb
des DAC folgt, um das digitale Rauschen höherer Frequenz zu entfernen.
-
US 5,072,219 offenbart ein
Digital/Analog-Wandlersystem mit einem digitalen Modulator mit mehreren Quantifizierungsebenen,
die durch einen Delta-Sigma-Modulator
ausgebildet sind, und einem Digital/Analog-Wandler und eine Filtergruppe
mit geschalteten Kondensatoren.
-
Die
vorliegende Erfindung stellt einen Demodulator zur Verwendung in
einem Sigma-Delta-DAC gemäß Anspruch
1 und ein Verfahren zum Reduzieren des Energieverbrauchs und des
Schaltkreisbereichs eines Sigma-Delta-DAC gemäß Anspruch 2 zur Verfügung.
-
Bei
einem beispielhaften Ausführungsbeispiel
ist ein herkömmlicher
Demodulator modifiziert, um eine Schaltung zu enthalten, die eine
Filterantwort zweiter Ordnung auf die Ausgabe des Demodulators zur
Verwendung innerhalb eines Sigma-Delta-DAC deutlich zeigt. Die Filterschaltung
zweiter Ordnung enthält
ein zusätzliches
Paar von geschalteten Kondensatorschenkeln und einen festen Kondensator.
Die Kombination der zusätzlichen
Schaltung mit den existieren geschalteten und festen Kondensatoren
des herkömmlichen
Demodulators erzeugt effektiv einen zusätzlichen Pol, der eine Filterung
zweiter Ordnung am Demodulatorausgang zur Verfügung stellt, was die Notwendigkeit
für eine
Nachfilterung hoher Ordnung eliminiert, die bei herkömmlichen
Demodulatoren verwendet wird. Eine Eliminierung der Notwendigkeit
der Nachfilterung hoher Ordnung minimiert wiederum den Schaltungsbereich,
der für
die Implementierung des Demodulators erforderlich ist, erniedrigt
die Anzahl von aktiven Komponenten, die für den DAC nötig sind, um dadurch den Energieverbrauch der
Vorrichtung zu erniedrigen, und um die Kosten für eine Herstellung des DAC
zu minimieren.
-
Ein
Verstehen der vorliegenden Erfindung wird durch Betrachten der folgenden
detaillierten Beschreibung eines bevorzugten Ausführungsbeispiels
der vorliegenden Erfindung in Zusammenhang mit den beigefügten Zeichnungen
erleichtert werden, wobei sich gleiche Bezugszeichen auf gleiche
Teile beziehen und wobei:
-
1 ein
Schema des Demodulators der vorliegenden Erfindung ist, das das
Netz mit einem geschalteten Kondensator zeigt, welches die Filterung
zweiter Ordnung erreicht;
-
2 ein
Schema eines Demodulators nach dem Stand der Technik ist;
-
3 eine
grafische Darstellung ist, die die Zeitgabe von Schaltern innerhalb
des Filters mit geschaltetem Kondensator zeigt;
-
4 eine
grafische Darstellung des Schalttaktes für den Demodulator ist;
-
5 eine
grafische Darstellung des Ausgangsspektrums des Sigma-Delta-Modulators zweiter
Ordnung ist;
-
6 eine
grafische Darstellung des Ausgangsspektrums des Demodulators zweiter
Ordnung ist;
-
7 eine
grafische Darstellung ist, die das gemessene Ausgangsleistungsspektrum
des Demodulators zweiter Ordnung mit einem Eingangssignal von –6,9 dB
und 1,25 kHz zeigt;
-
8 eine
grafische Darstellung ist, die die simulierten Ausgangsleistungsspektren
eines Sigma-Delta-Modulators zweiter Ordnung und eines Sigma-Delta-Demodulators
zweiter Ordnung zeigt;
-
9 eine
grafische Darstellung ist, die das ausgegebene Signal-zu-Rauschen-plus-Verzerrung-Verhältnis eines
Demodulators zweiter Ordnung gegenüber einem Eingangssignalpegel
zeigt;
-
10 eine
grafische Darstellung ist, die die sinusförmige Ausgabe des Demodulators
zweiter Ordnung zeigt;
-
11 ein
schematisches Diagramm ist, das die Operationsverstärkerschaltung
niedriger Leistung zeigt;
-
12 ein
Layout für
einen integrierten CMOS-Schaltungschip für den Demodulator zweiter Ordnung ist,
das die Takterzeugungsschaltung, Kondensatorbänke, Schalter und einen Operationsverstärker zeigt;
-
13 ein
Schaltungsdiagramm einer äquivalenten
analogen Schaltung für
den Demodulator der 1 ist; und
-
14 ein
Schaltungsdiagramm des Taktgenerators ist.
-
Nimmt
man zuerst Bezug auf 1, ist der Demodulator der vorliegenden
Erfindung gezeigt und allgemein mit einem Bezugszeichen 100 gezeigt.
Die zahlreichen Komponenten, die im Demodulator 100 enthalten
sind, sind in der Tabelle 1 zur Verfügung gestellt und werden in
Zusammenhang mit 1 detailliert diskutiert werden.
-
-
-
Zusätzlich zu
der Etikettierung bzw. Bezeichnung von individuellen bzw. einzelnen
Komponenten ist der Demodulator 100 in Schaltungsblöcke 212, 214, 216, 218, 220, 222, 224 und 226 aufgeteilt.
Der Schaltungsblock 212 enthält Schalter 106, 108, 110 und 112.
Wie es gezeigt ist, sind die Schalter 106 und 112 beide mit
der positiven Referenzeingangsspannung 102 verbunden und
sind die Schalter 108 und 110 mit der negativen
Referenzeingangsspannung 104 verbunden. Die positiven und
negativen Referenzspannungseingaben sind analoge Spannungen, die
die maximale Amplitude der analogen Ausgabe des Demodulators einstellen. Die
Position der Schalter 106, 108, 110 und 112 (ob
der Schalter offen oder geschlossen ist) wird durch das ankommende
digitale Signal "D" (nicht gezeigt)
bestimmt. Wie es dargestellt ist, sind die Schalter 108 und 112 zu
einer offenen Position geschaltet und sind die Schalter 106 und 110 zu
einer geschlossenen Position geschaltet, was anzeigt, dass das digitale
Eingangssignal "D" positiv ist (z.B.
1 V). Gegensätzlich
dazu sind dann, wenn das digitale Eingangssignal "D" negativ ist (z.B. 0 V), die Schalter 108 und 112 zu
einer geschlossenen Position geschaltet und sind die Schalter 106 und 110 zu
einer offenen Position geschaltet. (Dieser Zustand ist nicht dargestellt).
Als Ergebnis des komplementären
Schaltens wird dann, wenn das digitale Eingangssignal "D" positiv ist, der Schaltungsblock 214 mit
einem relativ positiven logischen Referenzspannungswert versehen,
d.h. einer "1", und zwar von der
Referenz 102, und wird der Schaltungsblock 216 mit
einem relativ negativen logischen Referenzspannungswert versehen,
d.h. einer "0", von der Referenz 104,
so dass die Schaltungsblöcke 214 und 216 ungeachtet
der Polarität
des Werts eines ankommenden digitalen Signals "D" mit entgegengesetzten
Spannungen betrieben werden.
-
Die
Ausgänge
von den Schaltern 106 und 108 sind mit dem Schaltungsblock 214 verbunden
und die Ausgänge
von den Schaltern 110 und 112 sind mit dem Schalterblock 216 verbunden.
Der Schaltungsblock 214 enthält einen Eingangsschalter 114,
dessen Ausgang mit einem Eingangs-Erdungsschalter 116 und
dem Eingang des Kondensators 118 verbunden ist. Der Ausgang
des Kondensators 118 ist mit dem Ausgangsschalter 120 und
dem Ausgangs-Erdungsschalter 122 verbunden. Die Schalter 114, 116, 120 und 122 werden durch
die vier Phasen des Schalttaktes gesteuert (nicht gezeigt). Der
Schalttakt erzeugt die Steuersignale, die das Positionieren der
Schalter im Schaltungsblock 214 steuern, so wie alle anderen
Kondensatorschalter, die in 1 gezeigt
sind. Der Schalttakt erzeugt vier Steuersignale mit jeweils einer
unterschiedlichen Phase. Diese Phasen werden vollständiger in
Verbindung mit 3 diskutiert werden, jedoch
sollte es erkannt werden, dass die Schalter 114, 116, 120 und 122 einzeln
gesteuert werden, um den Kondensator 118 kooperativ zu laden
und zu entladen. Wie es oben in der tabellierten Liste von Komponenten
angezeigt ist, werden die Schalter 114, 116, 120 und 122 jeweils
durch Taktphasen 1, 2, 3 und 4 gesteuert.
Der Schaltungsblock 216 ist im Wesentlichen identisch zum
Schaltungsblock 214, wobei die Schalter 128, 130, 134 und 136 jeweils
gleich den Schaltern 114, 116, 120 und 122 gesteuert
werden.
-
Die
Schaltungsblöcke 214 und 216 stellen
Ausgänge
zur Verfügung,
die über
einen Kondensator 140 verbunden sind, wobei der Ausgang
des Blocks 214 auch mit dem Eingang der Schaltungsblöcke 218 und 220 verbunden
ist und wobei der Ausgang des Blocks 216 mit dem Eingang
der Schaltungsblöcke 222 und 224 verbunden
ist. Richtet man seine Aufmerksamkeit anfangs auf die Verbindung
mit dem Kondensator 142, da die Schaltungsblöcke 214 und 216 differentielle
Signale basierend auf ihren komplementären Referenzspannungseingängen liefern,
werden die Spannungen über
dem Kondensator 142 mit der Polarität des ankommenden digitalen
Signals "D" und dem Schalten
der Kondensatoren 118 und 132 variieren.
-
Der
Eingang zum Schaltungsblock 218 schließt an einen Eingangsschalter 144 an,
der mit dem Eingang eines Erdungsschalters 116 und dem
Eingang zu einem Kondensator 148 verbunden ist. Gleich
dem Schaltungsblock 214 ist der Ausgang des Kondensators 118 mit
einem Ausgangsschalter 120 und einem Ausgangserdungsschalter 122 verbunden.
In Bezug auf die Schaltungsblöcke 214 und 216 sollte
erkannt werden, dass alle Schaltungsblöcke, die einen Kondensator 118 enthalten,
der durch einen Eingangsschalter 114, einen Erdungsschalter 216,
einen Ausgangsschalter 220 und einen Erdungsschalter 222 umgeben
ist, im Wesentlichen identisch sind. Jedoch wird die Steuerung der
Schalter von Schaltungsblock zu Schaltungsblock variieren. Insbesondere
werden die Schalter 144, 146, 150 und 152 jeweils
durch die Taktphasen 3, 4, 1 und 2 gesteuert.
-
Der
Schaltungsblock 220 ist auch mit dem Ausgang des Schalters 120 und
dem Kondensator 142 verbunden und enthält Schalter 158, 160, 164 und 166,
die wie die Schalter 144, 146, 150 und 152 des
Schaltungsblocks 218 arbeiten. Jedoch werden die Schalter 158, 160, 164 und 166 jeweils
durch die Taktphasen 1, 2, 3 und 4 gesteuert.
-
Der
Schaltungsblock 224 ist im Wesentlichen identisch und wird
durch dieselben Taktphasen wie der bereits diskutierte Schaltungsblock 218 gesteuert
und der Schaltungsblock 222 ist im Wesentlichen identisch und
wird durch dieselben Taktphasen wie der Schaltungsblock 220 gesteuert.
Als Ergebnis werden diese Blöcke
nicht detailliert diskutiert werden.
-
Ein
Schaltungsblock 226 enthält einen differentiellen Operationsverstärker 171,
wobei sein positiver Eingangsanschluss 172 mit dem Ausgang
der Schaltung 220 verbunden ist, und wobei der negative
Eingangsanschluss 206 mit dem Ausgang des Schaltungsblocks 222 verbunden
ist. Der negative Ausgangsanschluss 208 ist mit dem Ausgang
des Schaltungsblocks 218 verbunden, um einen Rückkoppelpfad
von dem Ausgangsanschluss 208 zu dem Eingangsanschluss 172 über die
Schaltungsblöcke 218 und 220 zu
bewirken. Gleichermaßen
ist der positive Ausgangsanschluss 210 mit dem Ausgang
des Schaltungsblocks 224 verbunden, um einen Rückkoppelpfad
vom Ausgangsanschluss 210 über die Schaltungsblöcke 224 und 222 zum
Eingangsanschluss 206 zu bewirken.
-
Wie
er entwickelt ist, hat der Demodulator 100 mit einem Kondensator 142 und
Schaltungsblöcken 220 und 222 eine Übertragungsfunktion äquivalent
zu derjenigen eines Tiefpassfilters zweiter Ordnung, während eine
Digital-zu-Analog-Umwandlung
mit einer Verstärkung
des Werts des Kondensators 118 (C1) über dem Wert des Kondensators 148 (C3)
zur Verfügung
gestellt wird. Eine Tabelle 2 stellt die Kapazitätswerte für das bevorzugte Ausführungsbeispiel
für eine
Telefon-Anwendung
zur Verfügung.
-
-
Aus
dem obigen Diagramm ergibt sich, dass der Kondensator 118 (C1)
einen Wert von 0,72 picoFarad hat und der Kondensator 148 (C3)
einen Wert von 0,4 picoFarad hat, was eine gesamte Demodulatorverstärkung von
etwa 5,1 dB mit einem Signal mit einer Bandbreite von 3,4 kHz ergibt.
-
Nimmt
man im Voraus kurz Bezug auf
13, ist
die äquivalente
analoge Schaltung zu dem Demodulator
100 gezeigt und allgemein
mit
1300 bezeichnet. Die Schaltung
1300 ist mit
einem Paar von Eingängen
1302 und
1304 gezeigt,
wobei der Eingang
1302 der positive Spannungseingang ist
und
1304 der negative Spannungseingang ist. Die geschalteten
Kondensatorschaltungen mit Kondensatoren
118,
132,
148,
162,
180 und
196 des
Demodulators
100 sind durch einen Widerstand
1306 (R1),
einen Widerstand
1308 (R1), einen Widerstand
1312 (R3),
einen Widerstand
1316 (R4), einen Widerstand
1318 (R4)
bzw. einen Widerstand
1314 (R3) ersetzt worden. Die effektiven
komplexen Widerstandswerte für
R1, R3 und R4 werden durch die folgenden Gleichungen bestimmt:
wobei f
Takt die
Eingangstaktfrequenz für
die Schaltnetze ist. Bei gegebenen Kondensatorwerten für die Kondensatoren
118,
132,
142,
148 und
196 von
jeweils 0,72 pF, 0,72 pF, 30 pF und 0,4 pF und der typischen Taktfrequenz
von 1,28 MHz, wird der Modulator einen ersten Pol bei etwa 8,6 kHz
zur Verfügung
stellen und liefern die Kondensatorwerte für die Kondensatoren
142,
162 und
180 einen
zweiten Pol auch bei etwa 8,6 kHz. Die Übertragungsfunktion für den Demodulator
wird durch die folgende Gleichung dargestellt.
wobei R
1 und
R
2 so sind, wie es oben berechnet ist. Aus
einer Untersuchung ist zu erkennen, dass die Übertragungsfunktion für den Demodulator
100 im
Wesentlichen eine Übertragungsfunktion
eines Filters zweiter Ordnung ist. Ein Lösen dieser Gleichung für die Polfrequenzen
ergibt eine Gleichung für
den ersten komplexen Pol und den zweiten komplexen Pol, wie es folgt:
-
Beim
Analysieren des Effekts der geschalteten Kondensatoren innerhalb
des Demodulators 100 ist es hilfreich, kurz die Funktion
von geschalteten Kondensatoren allgemein zu diskutieren. Geschaltete
Kondensatoren werden weit verbreitet als Einrichtungen zum Erzeugen
von Filtern unter Verwendung einer reinen MOS-(Metalloxidhalbleiter)-Verarbeitungstechnologie
verwendet. Allgemein gesagt verhalten sich geschaltete Kondensatoren
wie frequenzabhängige
Widerstände,
solange die Signalfrequenz, die hindurchgeführt wird, viel niedriger als
die Schaltfrequenz der Kondensatoren ist. Somit ist es zum Filtern
eines Signals mit einer Frequenz im Kilohertzbereich nötig, die
Kondensatoren in die und aus der Schaltung mit einer viel höheren Frequenzrate
zu schalten. Dieses Schalten hoher Frequenz ist aufgrund der schnellen
Antwort bzw. des schnellen Ansprechens der Transistorschalter möglich, die
zum Implementieren der Schaltnetze verwendet werden. Nimmt man Bezug
auf den Kondensator 118 und die Schalter 114, 116, 120 und 122 in 1,
wird jeder Schalter durch einen Transistor (nicht gezeigt) mit einer
relativ hohen Schaltgeschwindigkeit und einem relativ niedrigen
Ein-Widerstandswert
ersetzt.
-
Herkömmliche
Filter mit geschalteten Kondensatoren haben nur eine Konfiguration
mit zwei Schaltern enthalten, die die Eingänge und Ausgänge des
Kondensators schalteten, wie beispielsweise die Schalter 114 und 120 der 1.
jedoch ist es bei solchen Konfigurationen möglich, dass sich eine große Menge
an parasitärer
Schaltkapazität
entwickelt, um dadurch die effektive Kapazität der Schaltung zu ändern. Ein
Hinzufügen von
separaten Schaltern zwischen dem Eingang und dem Ausgang des Kondensators
zur Erdung lässt
zu, dass sich die Entladung des Kondensators erdet, um dadurch effektiv
auch die parasitären
Schaltkapazitäten zu
entladen. Wie es oben diskutiert ist, ist die Zeitgabe und die Steuerung
der Schalter oder Transistoren wichtig, da es nötig ist, das zeitlich nicht
abgestimmte Laden oder Entladen der Kondensatoren innerhalb der
Schaltung zu verhindern.
-
-
Nimmt
man im Voraus kurz Bezug auf 14, ist
die digitale Schaltung, die zum Erzeugen der verschiedenen Taktphasen
S1-4 verwendet wird, gezeigt und allgemein mit 1400 bezeichnet.
In der Taktschaltung 1400 wird eine digitale Takteingabe 1402 mit
einem Taktsignal mit etwa 1,28 MHz empfangen und erzeugt die Schaltung
vier Ausgangssignale entsprechend S1 bei 1404, S2 bei 1406,
S3 bei 1408 und S4 bei 1410. Das ankommende Taktsignal
vom Eingang 1402 wird zwischen einem NOR-Gatter 1414 und
einem Inverter 1412 aufgeteilt. Das Taktsignal vom Eingang 1402,
das durch den Inverter 1412 geführt bzw. durchgelassen wird, ist
mit einem NOR-Gatter 1432 verbunden. Weil die Durchgangspfade
vom NOR-Gatter 1414 und vom NOR-Gatter 1432 identisch
sind, wird nur der Durchgangspfad diskutiert werden, der zu dem
NOR-Gatter 1414 gehört.
(Weil der Ausgang von jedem Durchgangspfad in das NOR-Gatter des
entgegengesetzten Durchgangspfads geführt wird, würde jede Zeitgabeanalyse notwendigerweise
eine Analyse der gesamten Schaltung 1400 als Ganzes enthalten.)
-
Nach
dem NOR-Gatter 1414 wird die Ausgabe 1408 (S3)
durch einen Inverter 1416, dessen Ausgang durch den Kondensator 1418 geladen
wird, geführt,
um die Ansprechzeit des Inverters zu verlangsamen, sowie um irgendwelche
Störantworten,
die durch die Ausgabe des Inverters veranlasst werden, zu eliminieren. Die
Ausgabe des Inverters 1416 wird zu einem weiteren Inverter
zugeführt,
der die Ausgabe 1404 (S1) erzeugt. Die Ausgabe des Inverters 1416 wird
auch durch drei andere Inverter 1420, 1424, 1428 geführt, die
jeweils einen zugehörigen
Ausgangskondensator 1422, 1426 bzw. 1430 haben.
Schließlich
wird die Ausgabe des Inverters 1428 zu dem Eingang des
NOR-Gatters 1432 rückgekoppelt,
um eine Ausgabe 1410 (S4) zu erzeugen. Die Ausgabe 1406 wird
auf dieselbe Weise wie die Ausgabe 1404 erzeugt.
-
Die
Ladekondensatoren zwischen den Inverterausgängen und der Erdung 1450 sind
effektiv zum Verlangsamen der Ausbreitungsgeschwindigkeit des Signals
durch die Schaltung 1400 sowie zum Erhöhen der Schaltungstoleranz
für ein
Rauschen, einschließlich
eines Schaltrauschens. Es sollte jedoch beachtet werden, dass die
Ausgaben 1404, 1406, 1408 und 1410 durch
Inverter erzeugt werden, deren Ausgänge nicht mit Kondensatoren
belastet sind. Dies stellt sicher, dass die Anstiegs- und Abfallzeiten
der Ausgangssignale S1 bis S4 nur durch die Anstiegsgeschwindigkeit
des Inverters begrenzt sind, was in Taktsignalen mit scharten Kanten
resultiert.
-
Nimmt
man für
Vergleichszwecke kurz Bezug auf 2, ist das
Schema eines Modulators nach dem Stand der Technik gezeigt und allgemein
mit 260 bezeichnet. Der Modulator nach dem Stand der Technik,
wie er gezeigt ist, enthält
einige derselben Komponenten wie der Modulator 100, wobei
die zwei Kondensatoren C4 (162 und 180) mit ihren
zugehörigen
Schaltnetzen sowie der Kondensator C5 (142) weggelassen
sind. Der Modulator 260 nach dem Stand der Technik ist
zur Vereinfachung einer Diskussion in Schaltungsblöcke 262, 264, 268, 270 und 272 aufgeteilt
worden. Der Schaltungsblock 262 wählt wie die analoge Schaltung
im Demodulator 100 die geeignete Polarität des ankommenden
digitalen Signals für
die zwei Signalpfade durch die Schaltungsblöcke 264 und 266 aus.
Weiterhin sind die Schaltungsblöcke 264 und 266 wie
die analoge Schaltung im Demodulator 100 identisch und
sorgen für
das nötige
Phasenschalten. Die Schaltungsblöcke 268 und 270,
die auch wie die analoge Schaltung in dem Modulator 100 sind,
stellen ein zusätzliches
Phasenschalten zur Verfügung.
Der Schaltungsblock 272 liefert wie die analoge Schaltung
im Demodulator 100 in Kombination mit den Kondensatoren
innerhalb der Blöcke 264, 266, 268 und 270 die
Verstärkung
für das
differentielle Ausgangssignal von dem Demodulator 260.
-
Wie
es entwickelt ist, ist die Übertragungsfunktion
des herkömmlichen
Demodulators äquivalent
zu derjenigen eines Tiefpassfilters erster Ordnung, wobei das Verhältnis des
Werts des Kondensators 274 im Schaltungsblock 264 und
des Werts des Kondensators 278 im Schaltungsblock 268 die
DC-Verstärkung
der Schaltung liefert. Ebenso bestimmt die Kombination aus dem Wert
des Kondensators 278 und des Kondensators 282 im
Schaltungsblock 272 die Polfrequenz der Filterung erster
Ordnung, welche innerhalb des herkömmlichen Demodulators 260 auftritt.
Die Kondensatoren 274 und 276 haben im Wesentlichen
gleiche Werte, die Kondensatoren 278 und 280 haben
im Wesentlichen gleiche Werte und die Kondensatoren 282 und 284 haben
im Wesentlichen gleiche Werte. Durch Anpassen der Werte dieser Kondensatoren
wird die Ausgabe von dem Demodulator an sowohl den positiven als
auch den negativen Ausgangsanschluss symmetrisch sein.
-
Nimmt
man nun Bezug auf 3, ist eine grafische Darstellung
gezeigt und allgemein mit 300 bezeichnet, die eine Reihe
von analogen Spuren zeigt. Jede Spur stellt die Spannung als Funktion
einer Zeit einer jeweiligen Wellenform dar. Individuelle Wellenformen 302, 304, 306, 308 und 310 stellen
eine grafische Darstellung von jeweils S4, S3, S2, S1 und "D" dar. Nimmt man anfangs Bezug auf die
Wellenform 310, die das digitale Dateneingangssignal darstellt,
kann gesehen werden, dass es eine Anzahl von Übergängen von niedrig zu hoch und
von hoch zu niedrig gibt. Jeder dieser Übergänge stellt eine Änderung
von dem Wert des digitalen Eingangssignals "D" von "1", "0" oder von "0" zu "1" dar. Nimmt man wieder
Bezug auf 1, werden die Übergänge bei
dem digitalen Eingangssignal "D" die Schalter 106, 108, 110 und 112 zwingen,
sich in Reaktion auf diesen Übergang
zu öffnen
oder zu schließen,
um dadurch die Schaltungsblöcke 214 und 216 mit entweder
der positiven Eingangsreferenzspannung 102 oder der negativen
Eingangsreferenzspannung 104 zu verbinden.
-
Die
Wellenformen 302, 304, 306 und 308 stellen
die vier Taktphasen dar, die zum Steuern des Positionierens der
Schalter verwendet werden, die innerhalb der Schaltungsblöcke 214, 216, 218, 220 und 222 enthalten
sind, die oben diskutiert sind. Vergleicht man die verschiedenen
Signalspuren in 3 ändert das digitale Eingangssignal "D" einen Zustand bei einer Anstiegsflanke
einer Taktphase S1, die in der Spur 308 gezeigt ist. Eine
digitale Zwischenspeicherung bzw. Verzögerung (nicht gezeigt) kann
vorgesehen sein, um sicherzustellen, dass die Übergänge bezüglich des digitalen Eingangssignals "D" dem Demodulator 100 zu vorbestimmten
Zeiten präsentiert
werden. Eine solche Verzögerung
würde typischerweise
zwischen der Modulatorausgabe und den Eingangssteuerschaltern 106, 108, 110 und 112 eingefügt werden
und würde
mit einer Rate getaktet werden, die gleich der oder sogar ein Vielfaches
von der digitalen Datenrate ist. Somit würden die Schalter in Intervallen
geschaltet werden, die sicherstellen würden, dass sich das digitale
Eingangssignal gleichzeitig oder im Wesentlichen gleichzeitig mit
der ersten Taktphase S1 ändert.
Dies ist deshalb so, weil die Taktphase S1 von derselben Taktquelle
abgeleitet wird, wie es in Zusammenhang mit 14 diskutiert
werden wird. Eine in der Spur 310 gezeigte Zeitmessung 320 ist
etwas länger
als die in der Spur 308, die S1 darstellt, gezeigte Zeitmessung 318.
Dies ist ein Ergebnis der Ausbreitungsverzögerung durch die Takterzeugungsschaltung
und ist nicht als wesentliche Anforderung für die richtige Operation bzw.
den richtigen Betrieb des Demodulators 100 zu verstehen.
Es sollte jedoch auch beachtet werden, dass dann, wenn das digitale
Signal "D" unter Verwendung
eines Taktsignals zwischengespeichert wird, das von demselben Takt
abgeleitet wird, der für
die Phasentaktsignale S1-4 verwendet wird, die Übergänge bei dem digitalen Signal "D" vor oder nach den Übergängen bezüglich der Phasentakte auftreten
könnten.
In der Tat wäre
es bei einem Verwenden einer digitalen Verzögerungsleitung, was im Stand
der Technik wohlbekannt ist, möglich,
virtuell irgendeine Verzögerungsperiode
zwischen dem Übergang
bei dem digitalen Signal "D" und den Taktphasen
S1-4 zu erzeugen.
-
Vergleicht
man die Kurven 302 von S4 und 306 von S2 wird
gesehen, dass Zeitmessungen 312 und 316 etwas
unterschiedlich sind, und dennoch gleichphasig zueinander. Dies
zeigt an, dass die durch die Phase S4 gesteuerten Schalter gerade
etwas vor den durch S2 gesteuerten Schaltern geöffnet und geschlossen werden.
Gleichermaßen
zeigt ein Vergleichen der Kurven 304 und 308,
dass der Übergang
in der Kurve 304 einem Übergang
in der Kurve 308 etwas voreilt. Dies zeigt an, dass durch
S3 gesteuerte Schalter gerade etwas vor den durch S1 gesteuerten
Schaltern geöffnet
oder geschlossen werden. Diese geringfügigen Verzögerungen sind deshalb wichtig,
weil gemäß beispielsweise
dem Schaltungsblock 214 der Kondensator 118 von
den Schaltungsblöcken 218 und 220 getrennt
werden wird, bevor er an seiner Ausgangsseite geerdet wird.
-
Nimmt
man nun Bezug auf 4, ist eine detailliertere grafische
Darstellung der Schalttakte gezeigt und allgemein mit 400 bezeichnet.
In der grafischen Darstellung 400 sind Kurven 402, 404, 406 und 408 gezeigt,
die jeweils die Schaltphasen S3, S4, S1 und S3 darstellen. Der Zeitmaßstab der
grafischen Darstellung 400 ist ausreichend, um eine Erfassung
einer Zeitmessung 410 zwischen dem Übergang bei den Kurven 402 und 406 (S3
und S1) zuzulassen, um etwa 4 Nanosekunden zu sein, und der Zeitmessung 412 zwischen
der Kurve 404 und 408 (S4 und S2), um etwa 3 Nanosekunden
zu sein. Zusätzlich
stellt die grafische Darstellung 400 detaillierte Zeitgabeinformation
für Übergänge zwischen
der Kurve 402 und 404 (S3 und S4) zur Verfügung. Beispielsweise
ist eine Zeitmessung 414 etwa 17 Nanosekunden.
-
5 zeigt
eine grafische Darstellung, die allgemein mit 500 bezeichnet
ist. Die grafische Darstellung 500 stellt die Ausgabe eines
Sigma-Delta-Modulators dar. Allgemein liefert ein digitales Filter
ein überabgetastetes
digitales Signal zu dem Sigma-Delta-Modulator, der wiederum das
Ausgangsrauschmuster derart formt, dass es außerhalb des Frequenzbereichs
von Interesse ist. Wie es gezeigt ist, zeigt die Kurve 502 eine
Spitze bei 1,25 kHz, welches die Grundfrequenz des Eingangssignals
ist. Die Passage von Frequenzen oberhalb des Bereichs von Interesse
ist hoch, wie es im Teil 504 der Kurve 502 gesehen
werden kann, und zwar insbesondere im Frequenzbereich von etwa 100
kHz bis 1 MHz, wo das Signal durch den Demodulator mit einem Pegel von
etwa –20
dB läuft.
Während
dies die Funktion des Geräts
innerhalb des Frequenzbands von Interesse nicht beeinflussen kann,
könnte
ein solches Hochfrequenzrauschen einen Aliasing-Effekt verursachen
oder zu diesem beitragen, welcher in einer verschlechterten Leistungsfähigkeit
des DAC resultieren würde,
sowie darin, dass das Gerät
Signale von dem DAC empfängt.
-
Im
Vergleich mit 5 zeigt die 6 eine
grafische Darstellung der Ausgabe eines Demodulators zweiter Ordnung,
der allgemein mit 600 bezeichnet ist. Im Vergleich mit 5,
die die Ausgabe des Sigma-Delta-Modulators zeigt, ist es offensichtlich,
dass der Demodulator zweiter Ordnung das Quantisierungsrauschen in
ausreichendem Maß entfernen
kann. Durch Vergleichen des Teils 604 der Kurve 602 in
der grafischen Darstellung 600 mit dem Teil 504 der
Kurve 502 in der grafischen Darstellung 500 wird
die Hochfrequenzzurückweisung
des Demodulators zweiter Ordnung klar: der Sigma-Delta-Modulator
lässt Signale
durch, die eine Stärke
von bis zu –20
dB außerhalb
des Frequenzbands von Interesse haben, während der Demodulator zweiter
Ordnung Signale mit keiner größeren Stärke als –80 dB durchlässt. Somit
ist die Filtrierung eines Hochfrequenzrauschens im Demodulator zweiter
Ordnung stark verbessert.
-
Nimmt
man nun Bezug auf 7 ist eine grafische Darstellung
des gemessenen Ausgangsleistungsspektrums des Demodulators 100 zweiter
Ordnung gezeigt und allgemein mit 700 bezeichnet. Dieses
grafische Darstellung 700 stellt die von dem Demodulator 100 unter
Verwendung eines Eingangssignalpegels von –7,9 dB gemessene Ausgangsleistung
dar. Wie es gezeigt ist, hat die Kurve 702 einen relativ
flachen Rauschpegel in den Kurventeilen 704 und 706,
und zwar entweder bei oder unter –100 dB. Es gibt jedoch kleine
Störkomponenten
oberhalb von –88
dB, die aber Rauschbeiträgen
von der Testfestlegung zugeteilt sind und nicht dem Demodulator 100.
-
8 zeigt
eine grafische Darstellung 800 mit einer Kombination der
Kurven 804 und 806. Die Kurve 804 stellt
die Signaleingabe zum Demodulator dar, während die Kurve 806 die
Signalausgabe von dem Demodulator darstellt. Durch Vergleichen der
Kurven 804 und 806 können die Vorteile, die der
Demodulator 100 zweiter Ordnung bei dem Durchlassen eines
Hochfrequenzrauschens hat, gesehen werden, da der Demodulator zweiter
Ordnung ab etwa 10 kHz eine flache Signalantwort von etwa –100 dB
zeigt. Dies stellt eine starke Verbesserung gegenüber einem
nicht demodulierten Signal dar und bietet gleichermaßen eine
Verbesserung gegenüber
dem herkömmlichen
Sigma-Delta-DAC, der ein analoges Nachfilter enthält.
-
Nimmt
man nun Bezug auf 9, vergleicht eine grafische
Darstellung 900 das Verhältnis eines Signals gegenüber einem
Rauschen plus einer harmonischen Verzerrung des Demodulators 100 als
Funktion eines Eingangssignalpegels. Die 0 dB-Stelle bei dieser
grafischen Darstellung ist als Eingangswert definiert, der zulässt, dass
der Demodulator eine Ausgangsamplitude gleich der Referenzspannung
liefert. Die Eingangssignalfrequenz, die verwendet wird, war 1,125
kHz, und das Verhältnis
eines Signals gegenüber
einem Rauschen und einer harmonischen Verzerrung ist über die
Bandbreite von 300 Hz bis 3,4 kHz berechnet worden. Es sollte jedoch
beachtet werden, dass die harmonischen Verzerrungen primär durch
den digitalen Sigma-Delta-Modulator begrenzt sind, und nicht durch
den Demodulator selbst. Eine Kurve 906 stellt die Durchschnittswerte
des gemessenen Verhältnisses
des Ausgangssignals gegenüber
einem Rauschen plus einer Verzerrung dar. Kurven 902 und 904 stellen
die plus 3a . (Sigma) Standardabweichungen dar bzw. minus 3a . (Sigma)
Standardabweichungen des Verhältnisses.
-
10 zeigt
eine grafische Darstellung der Ausgabe des Demodulators 100 zweiter
Ordnung und ist allgemein mit 1000 bezeichnet. Die grafische
Darstellung 1000 zeigt eine Kurve 1002 mit einer
grundsätzlich sinusförmigen Form
und eine Amplitude von etwa +0,5 bis –0,5 Volt und einer Frequenz
von etwa 3850 Hz. Wie es gezeigt ist, ist die Krümmung der Kurve 1002 glatt,
was anzeigt, dass ein analoges Signal hoher Qualität erhalten
wird und eine analoge Nachfilterung nach einer Demodulation unter
Verwendung eines Demodulators 100 zweiter Ordnung nicht
mehr erforderlich ist.
-
11 zeigt
ein typisches Schaltungsschema eines Operationsverstärkers, der
innerhalb des Demodulators 100 verwendet wird, und ist
allgemein mit 1100 bezeichnet. Wie es gezeigt ist, ist
das Schema 1100 eine vollständig differentielle Struktur
mit einer Rückkoppelschaltung
eines Gleichtaktmodes mit geschalteten Kondensatoren. Eine solche
Architektur ist aufgrund ihrer Anforderungen bezüglich eines Leistungsversorgungs-Zurückweisungsverhältnisses
(PSRR = power supply rejection ratio) und eines Gleichtaktmode/Zurückweisungs-Verhältnisses
(CMRR = common mode rejection ratio) des DAC vorteilhaft. Das Schema 1100 zeigt den
Operationsverstärker
niedriger Leistung mit einem geeigneten Strom durch das Eingangs-Differential-PMOS-Transistorpaar 1102, 1104.
Diese ausgeglichenen Transistoren in Kombination mit den Lastvorrichtungen
mit langem Kanal helfen beim Reduzieren des 1/f-Rauschens und von
anderem thermischen Rauschen. Weitere Reduktionen bezüglich der
Rauschpegel, die vorhanden sind, wie beispielsweise von einer Fehlanpassung,
einer Gleichtakt-Rauschkopplung und eines Widerstandsrauschens,
können
durch Verwenden sorgfältiger
Layoutentwurfstech niken erhalten werden, wie beispielsweise gespiegelter
und gemeinsamer zentroider Strukturen.
-
Wie
es entwickelt ist, ist die Leistungsfähigkeit des simulierten Operationsverstärkers
1100 in
der Tabelle 4 zur Verfügung
gestellt.
| DC-Verstärkung bzw.
Gleichstromverstärkung | 75
dB |
| Verstärkungsbandbreite | 8
MHz |
| Geschwindigkeitsrate | 20
V/μs |
| Phasenüberschuss | 70
Grad |
| Eingangsrauschen | 10 μVRMS (300–3400
Hz) |
| Leistungsversorgungszurückweisung | 85
dB (20 kHz) |
| Gleichtaktzurückweisung | 100
dB |
| Gemeinsame
Rückkoppelverstärkung | 85
dB |
| Energieverbrauch | 280 μW |
| Temperaturbereich | –40 C bis
100 C |
| Versorgungsspannung | 2,4
Volt |
Tabelle
4
-
12 ist
eine Darstellung einer Mikrofotografie, die das Layout des aktiven
Bereichs des Demodulators zeigt, und ist allgemein mit 1200 bezeichnet.
Das Layout 1200 enthält
einen Operationsverstärker 1202, einen
Taktgenerator 1204, eine Schalterbank 1206 und
ein Feld von Kondensatoren 1208 bis 1224. Wie
es gezeigt ist, ist der durch den Demodulator 100 besetzte
Bereich kleiner als 0,18 mm2. Wie es gesehen
werden kann, besetzen die Kondensatoren viel des Bereichs, der für das Layout
des Demodulators erforderlich ist. Nichtsdestoweniger stellt dies
noch eine Verbesserung dar, da der Bereich, der für eine analoge
Nachfilterung erforderlich ist, viel größer wäre. Als Ergebnis wird durch
Einbauen der Kondensatoren und Schalter zum Erzeugen eines zweiten
Pols in den Demodulator wertvoller Komponentenbereich gespart. Darüber hinaus
wird als Ergebnis der Eliminierung der sekundären analogen Nachfilterung
ein ganzer Operationsverstärker
eliminiert, was in noch größeren Einsparungen
bezüglich
der Energie resultiert, die für
den Sigma-Delta-DAC
erforderlich ist.
-
Es
wird Fachleuten auf dem Gebiet offensichtlich werden, dass verschiedene
Modifikationen und Variationen bei dem System der vorliegenden Erfindung
durch geführt
werden können,
ohne von dem Sinngehalt oder Schutzumfang der Erfindung abzuweichen.
Somit ist beabsichtigt, dass die vorliegende Erfindung die Modifikationen
und Variationen dieser Erfindung abdeckt, die zur Verfügung gestellt
sind, welche in den Schutzumfang der beigefügten Ansprüche und ihres Äquivalenzbereichs
gelangen.
