-
GEBIET DER ERFINDUNG
-
Diese
Erfindung bezieht sich auf eine neuartige Technik geschalteter Operationsverstärker für Schaltkreise
mit geschalteten Kondensatoren, und insbesondere auf eine Technik,
die bei kleinen Betriebsspannungen verwendet werden kann.
-
HINTERGRUND DER ERFINDUNG
-
Durch
die Verkleinerung der Versorgungsspannung in der zukünftigen
Submikron-CMOS-Technologie wird erwartet, dass es erforderlich sein
wird, dass alle Transistoren mit Gate-Source-Spannungen (VGS)
von unter 0,9 V arbeiten. Ein Betrieb mit geringen Spannungen ist
wichtig, um die Batterielebensdauer in tragbaren Geräten zu verlängern und
eine monolithische Implementation von analogen und digitalen Schaltkreisen
auf einem einzigen Chip zu ermöglichen.
Dies hat die Entwicklung neuer Schaltkreis-Techniken für den Betrieb
von analogen Schaltkreisen mit geringen Spannungen motiviert. Unter
diesen Techniken sind Schaltkreise mit geschalteten Kondensatoren
(SC), die in der Lage sind, eine hohe Genauigkeit der Übertragungsfunktion
bei geringen Störungen
in CMOS-Technologie zu erreichen und die somit für einen Betrieb mit geringen
Spannungen interessant sind.
-
1 zeigt
den Aufbau eines herkömmlichen
SC-Filters. Das Design enthält
zwei Operationsverstärker
und eine Anzahl von Kondensatoren, die durch Schalter, die aus NMOS-
und PMOS-Transistoren
gebildet werden, zwischen den Phasen Φ1 und Φ2 geschaltet werden. Operationsverstärker mit
großer
Verstärkung können mit
einer Versorgungsspannung von nur 1 V unter Verwendung eines Standard-CMOS-Prozesses
realisiert werden, und für
den Betrieb der Kondensatoren gibt es keine Untergrenze. Ferner
können
die MOS-Schalter, die sich auf Masse beziehen, mit einer VGS von weniger als 1 V betrieben werden.
Es besteht jedoch ein Problem mit dem MOS-Schalter, der mit dem
Ausgang des ersten Operationsverstärkers A1 verbunden ist und
der in 1 in der gestrichelten Linie gezeigt ist. Wegen
der Art des Ausgangs des Operationsverstärkers erfordert der MOS-Schalter
für einen
korrekten Betrieb mindestens 2 V.
-
STAND DER TECHNIK
-
Für dieses
Problem wurde eine Anzahl von Lösungen
vorgeschlagen. Ein Vorschlag ist es zum Beispiel, Bauelemente mit
kleiner Schwellspannung zu verwenden. Solche Bauelemente sind jedoch
kein Standard in der CMOS-Technologie, und somit sind die Kosten
hoch. Ferner haben solche Bauelemente den Nachteil, große Probleme
mit Leckströmen
zu haben. Ein anderer Vorschlag war es, Spannungs-Vervielfacher
auf dem Chip zu verwenden, um die Schalter anzusteuern. Bei diesem
Vorschlag wird jedoch eine große
Menge Leistung verbraucht, und er ist nicht zu der zukünftigen
Submikron-Technologie für
kleine Spannungen kompatibel.
-
Eine
effektivere Lösung
des Problems ist eine Technik geschalteter Operationsverstärker (SO),
die in
US 5745002 (Baschirotto
et al) beschrieben wird.
2 zeigt das in
US 5745002 vorgeschlagene grundlegende
Design, und es wird darauf hingewiesen, dass der problematische
MOS-Schalter aus
1 durch einen geschalteten Operationsverstärker und
Kondensatoren ersetzt ist, wie in dem Kasten mit gestrichelten Linien in
2 gezeigt.
Der geschaltete Operationsverstärker
und die Kondensatoren können
mit 1 V und kleinerer Spannung korrekt betrieben werden, und somit
kann das Hauptproblem mit dem herkömmlichen SC-Schaltkreis beseitigt
werden. Der Vorschlag von
US
5745002 hat jedoch seine eigenen Nachteile.
-
Erstens
werden bei der bisherigen Technik geschalteter Operationsverstärker die
Operationsverstärker
nach ihrer Integrationsphase abgeschaltet, daher können keine
Systeme mit mehrphasig geschalteten Kondensatoren und Techniken
geschalteter Operationsverstärker,
wie Pseudo-N-Pfad, Doppel-Abtastung,
Kapazitäts-Spreizungs-Reduktion
und Korrektur desselben Abtastwertes, bei denen die Operationsverstärker jederzeit
funktionsfähig
sein müssen,
implementiert werden. Außerdem
werden normalerweise zusätzliche
Operationsverstärker
benötigt,
um die Technik zur Realisierung von Schaltkreisen mit geschalteten
Kondensatoren und kleiner Spannung zu nutzen. Ein weiterer Nachteil
des Designs von
US 5745002 ist,
dass die Betriebsgeschwindigkeit durch die Einschalt-Geschwindigkeit
der schaltbaren Operationsverstärker
begrenzt ist.
-
Die
Betriebsgeschwindigkeit kann nur erhöht werden, indem ein Verfahren
der parallelen Verarbeitung benutzt wird, dies erfordert jedoch
eine Verdoppelung der Hardware und des Leistungsverbrauchs, um die
Geschwindigkeit zu verdoppeln und erfordert für einen korrekten Betrieb eine
genaue Steuerung der Taktphasen zwischen verschiedenen Pfaden. Zusätzlich dazu
wird durch Fehlanpassungen zwischen den Pfaden die System-Leistung verschlechtert.
-
Beispiele
für Schaltkreise
mit geschalteten Operationsverstärkern
finden sich in
US 5,698,999 und
in
US 4,352,069 , in
denen Schaltkreise offenbart werden, die zwei schaltbare Operationsverstärker enthalten,
die gemeinsame Eingangs-Anschlüsse
haben und parallel arbeiten, um eine doppelte Abtastrate zu erreichen.
In den Schaltkreisen dieser Patente müssen die beiden Operationsverstärker jedoch
jederzeit aktiv sein und arbeiten daher als parallele Pfade.
-
Die
vorliegende Erfindung ist dadurch gekennzeichnet, dass einer und
nur einer der schaltbaren Operationsverstärker zu jeder Zeit eingeschaltet
ist, wobei jeder Operationsverstärker
einen Kondensator (CF) in einem Rückkopplungskreis
hat, und dadurch, dass die entsprechenden Ausgänge der Operationsverstärker mit
Schaltern verbunden sind, die die Ausgänge mit einer Referenzspannung
(VDD) verbinden, wenn die Verstärker nicht
eingeschaltet sind.
-
Die
vorliegende Erfindung kann auf jede Form von Schaltkreis angewendet
werden, der unter Verwendung eines Schaltkreises mit geschalteten
Kondensatoren aufgebaut werden kann. Eine besonders nützliche Realisierung
der Erfindung ist ein Integrator-Schaltkreis, der wiederum in einer
Filtereinrichtung enthalten sein kann. Es muss verstanden werden,
dass dies nur ein Beispiel ist, und dass die Erfindung auf einen
weiten Bereich von Schaltkreis-Topologien angewendet werden kann.
-
Wenn
sie in einem Integrator-Schaltkreis benutzt werden, können die
beiden Operationsverstärker oder
die beiden Ausgangs-Paare, wenn sie mit einer gemeinsamen Eingangsstufe
gebildet werden, mit zugehörigen
Signalumwandlungs-Einrichtungen
ausgestattet sein, um jede erforderliche Übertragungsfunktion vorzusehen.
Beispiele für
solche Signalumwandlungs-Einrichtungen sind Rückkopplungs- Kondensatoren oder Rückkopplungs-Netzwerke mit geschalteten
Kondensatoren.
-
Ein
besonderer Vorteil der vorliegenden Erfindung ist, dass einer der
Operationsverstärker
des Schaltkreises mit geschalteten Kondensatoren gemäß der vorliegenden
Erfindung immer aktiv ist, und daher der Schaltkreis der vorliegenden
Erfindung in einem Bereich der Anwendungen benutzt werden kann,
in dem ein kontinuierlicher Betrieb der Operationsverstärker erforderlich
ist, wie z. B. Pseudo-N-Pfad,
Doppel-Abtastung, Kapazitäts-Spreizungs-Reduktion
und Korrektur desselben Abtastwertes.
-
Die
vorliegende Erfindung kann auf jede Form von Schaltkreis angewendet
werden, die unter Verwendung eines Schaltkreises mit geschalteten
Kondensatoren aufgebaut werden kann. Eine besonders nützliche Realisierung
der Erfindung ist ein Integrator mit geschalteten Kondensatoren,
der ein grundlegender Baustein aller Systeme mit geschalteten Kondensatoren
ist. Für
dessen Implementation wird nur ein zusätzlicher Kondensator benötigt. Er
ist daher sehr einfach und kostengünstig. Was noch wichtiger ist,
anders als in der bisherigen SO-Technik, die in
US 5745002 beschrieben wird, wirkt
der Integrator mit geschalteten Kondensatoren der vorliegenden Erfindung
wie ein klassischer Integrator mit geschalteten Kondensatoren, da
das Ausgangssignal zur Verarbeitung in beiden Taktphasen zur Verfügung steht.
Als Folge davon kann die vorliegende Erfindung direkt und einfach
in den meisten Systemen mit geschalteten Kondensatoren eingesetzt
werden. Tatsachlich können
klassische Systeme mit geschalteten Kondensatoren ohne Verwendung
eines zusätzlichen Operationsverstärkers bereits
mit geringer Spannung betrieben werden, indem die herkömmlichen
Integratoren mit geschalteten Kondensatoren einfach durch den Integrator
mit geschalteten Kondensatoren der vorliegenden Erfindung ersetzt
werden und alle problematischen Schalter, die mit den Ausgängen der
Operationsverstärker
verbunden sind, entfernt werden. Dies zeigt eine hohe Kompatibilität der vorgeschlagenen
Technik der geschalteten Kondensatoren mit allen vorhandenen herkömmlichen
Systemen mit geschalteten Kondensatoren.
-
Es
muss verstanden werden, dass dies nur Beispiele sind, und dass die
Erfindung auf einen weiten Bereich von Schaltkreis-Topologien angewendet
werden kann, in denen es erforderlich ist, dass die Operationsverstärker jederzeit
funktionsfähig
sind. Zum Beispiel können
durch Ersetzen des zusätzlichen
Kondensators in dem oben erwähnten
Integrator mit geschalteten Kondensatoren durch einige Unter-Schaltkreise
mit geschalteten Kondensatoren Techniken mit mehrphasig geschalteten
Kondensatoren, wie z. B. Pseudo-N-Pfad, Doppel-Abtastung, Kapazitäts-Spreizungs-Reduktion und
Korrektur desselben Abtastwertes, bei kleinen Spannungen mit unserer
vorgeschlagenen Technik geschalteter Operationsverstärker implementiert werden.
Man beachte, dass all diese Techniken mit mehrphasig geschalteten
Kondensatoren es erfordern, dass die Operationsverstärker jederzeit
funktionsfähig
sind, und somit mit dem bisherigen Verfahren geschalteter Kondensatoren
nicht implementiert werden können.
Ferner kann die vorliegende Erfindung auch geändert werden, um mehrere schaltbare
Operationsverstärker
zu enthalten, die parallel, aber in verschiedenen nicht überlappenden
Taktphasen arbeiten, um einen komplexen mehrphasigen Betrieb für einige
fortschrittliche Systeme mit geschalteten Kondensatoren zu erreichen.
-
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
Einige
Ausführungen
der Erfindung werden nun als Beispiel und mit Bezug auf die begleitenden
Zeichnungen beschrieben, in denen:
-
1 ein
Schaltbild eines herkömmlichen
Filters mit geschalteten Kondensatoren ist,
-
2 ein
Schaltbild ist, das die Technik der geschalteten Kondensatoren nach
dem Stand der Technik zeigt,
-
3 ein
Schaltbild ist, das das Grundprinzip der vorliegenden Erfindung
zeigt,
-
4 ein
Schaltbild ist, das eine Ausführung
der Erfindung in Form eines vollständig differenziellen invertierenden
verzögerungsfreien
SC-Integrators zeigt,
-
5 ein
Schaltbild ist, das eine Ausführung
der vorliegenden Erfindung in Form eines Operationsverstärkers mit
einem doppelt schaltbaren Ausgangs-Paar zeigt,
-
6 ein
Schaltbild eines dynamischen Gleichtakt-Rückkopplungs-Schaltkreises
zur Verwendung mit der Ausführung
in 5 ist,
-
7 eine
Ausführung
der Erfindung in Form eines Pseudo-2-Pfad-Integrators vom RAM-Typ mit geschalteten
Operationsverstärkern
zeigt,
-
8 eine
Ausführung
der Erfindung in Form eines SC-Pseudo-2-Pfad-Filters mit geschalteten Operationsverstärkern zeigt,
-
9(a)–(c)
die gemessenen Sprungantworten und das Frequenzspektrum des Filters
in 8 zeigen,
-
10 die
gemessene Sprungantwort des Filters in 8 zeigt,
-
11(a) und (b) die Klirrfaktor-Ergebnisse des Filters
in 8 zeigen,
-
12 die
Sprungantwort des Filters in 8 mit einer
einzigen 0,9 V-Spannungsversorgung zeigt, und
-
13 den
Frequenzgang des Filters in 12 zeigt.
-
DETAILLIERTE BESCHREIBUNG
DER BEVORZUGTEN AUSFÜHRUNGEN
-
3 zeigt
das Grundprinzip der vorliegenden Erfindung, das die Verwendung
eines zusätzlichen schaltbaren
Operationsverstärkers
A1' parallel zum
ersten Operationsverstärker
A1, aber mit abwechselnden Taktphasen Φ1 und Φ2 ist.
-
4 zeigt
einen vollständig
differenziellen invertierenden verzögerungsfreien SC-Integrator,
der die vorgeschlagene Technik geschalteter Operationsverstärker für Anwendungen
mit geschalteten Kondensatoren und geringen Spannungen benutzt.
Einen nicht invertierenden Verzögerungs-SC-Integrator
erhält
man einfach, indem die in Klammern gezeigten Taktphasen benutzt
werden. Es muss erwähnt
werden, dass obwohl eine differenzielle Struktur gezeigt ist, eine
asymmetrische Version auch realisierbar ist.
-
Φ1,2 und Φ1p,2p sind komplementäre Taktphasen für NMOS-,
bzw. PMOS-Schalter. Die dynamischen Pegelverschieber werden angewendet
und mit den geschalteten Kondensatoren CDC und
CDC' implementiert, die
halb so groß sind
wie die Eingangskondensatoren CIN, bzw.
CIN'.
Als solches werden die Gleichtakt-Eingangsspannungen von zwei schaltbaren
Operationsverstärkern
auf Masse bezogen, während
ihre Ausgänge im
stationären
Zustand ohne Eingangssignal durch Verwendung von Gleichtakt-Rückkopplungs-Schaltkreisen auf
die Mitte der Versorgungsspannungen vorgespannt werden. Die beiden
schaltbaren Operationsverstärker werden
abwechselnd in zwei komplementären
nicht überlappenden
Taktphasen ein- und ausgeschaltet.
-
Man
betrachte die invertierende verzögerungsfreie
SC-Integrator-Konfiguration
in 4. In Φ1 wird Operationsverstärker A1 eingeschaltet,
und sowohl das abgetastete Signal von CIN (CIN'),
als auch das in CSF (CSF') gespeicherte Signal
werden in CF (CF') integriert, der
während
des vorherigen Zyklus Φ2 auf VDD aufgeladen
wurde. In Φ2 wird Operationsverstärker A1' eingeschaltet, und
der Operationsverstärker
A1 wird ausgeschaltet, wobei seine Ausgänge (Vout+, Vout–)
nach VDD kurzgeschlossen werden. In diesem
Fall wird CF (CF') auf VDD aufgeladen,
während
das Signal, das in CF (CF') gespeichert wurde,
an CSF (CSF') weitergegeben wird,
der zuvor in Φ1 auf VDD aufgeladen
wurde. Wenn Φ1 wiederkommt, wird Operationsverstärker A1 eingeschaltet, während Operationsverstärker A1' ausgeschaltet
wird und seine Ausgänge
nach VDD kurzgeschlossen werden. Indem so
vorgegangen wird, wird das Signal zurück an CF (CF')
gegeben, während
Operationsverstärker
A1 mit dem neuen abgetasteten Signal von
CIN (CIN') integriert. Gleichung
1 beschreibt die Situation mathematisch.
-
-
Man
kann sehen, dass die Kondensatoren CSF und
CSF' in
der Gleichung 1 sich aufheben, und sogar wenn CSF und
CSF (sowie CF' und CSF') nicht aneinander
angepasst sind, erscheint das im vorherigen Zyklus erhaltene Ausgangssignal
wieder an den Ausgängen
von Operationsverstärker
A1. Dennoch ist das Design optimal, wenn
die Kondensatoren CF, CF', CSF und
CSF' denselben
Wert haben. Wenn die Speicherkondensatoren CSF und
CSF' kleiner
als die Integrations-Kondensatoren CF und
CF' sind,
wird das Signal um das Verhältnis (CSF/CF oder CSF'/CF')
verstärkt,
wenn es gespeichert wird, und somit muss der Operationsverstärker einen
größeren Signal-Dynamikbereich
haben, um zu verhindern, dass es gestört wird. Andererseits wird
durch Verwendung von Speicherkondensatoren, die größer sind
als die Integrations-Kondensatoren der Betrieb verlangsamt und die
Chipfläche
vergrößert.
-
Durch
Hinzufügung
des schaltbaren Operationsverstärkers
A1' steht
das Ausgangssignal in beiden Taktphasen wie in einem herkömmlichen
SC-Integrator zur Verarbeitung zur Verfügung. Als Folge davon kann der
Integrator mit geschalteten Operationsverstärkern gemäß dieser Ausführung der
Erfindung einfach dazu benutzt werden, die herkömmlichen SC-Integratoren zu ersetzen, um SC-Schaltkreise
mit kleinen Spannungen zu realisieren. Hierdurch wird eine Menge
an Neudesign-Aufwand zur Implementation von SC-Schaltkreisen gespart,
da die Technik der geschalteten Operationsverstärker der vorliegenden Erfindung
direkt auf fast alle vorhandenen SC-Schaltkreise angewendet werden
kann. Was noch wichtiger ist, durch die Erzeugung einer Leer-Phase
in diesem Integrator mit geschaltetem Operationsverstärker können nützliche
Techniken, wie Pseudo-N-Pfad in einer Standard-CMOS-Technologie für eine sehr kleine Versorgungsspannung
implementiert werden.
-
In
der Ausführung
in 4 sind die Eingangsanschlüsse der beiden schaltbaren
Operationsverstärker A1 und A1' miteinander verbunden,
während
zu einem Zeitpunkt nur einer der beiden schaltbaren Operationsverstärker eingeschaltet
ist. Wenn die beiden schaltbaren Operationsverstärker in einer zweistufigen
Schaltung realisiert werden, reicht es aus, nur die Ausgangsstufen
auszuschalten, um den Signalpfad zu unterbrechen, während die
Eingangsstufe zu allen Zeiten für
einen schnelleren Schalt-Betrieb aktiv bleibt. In einer bevorzugten
Ausführung
können
die beiden schaltbaren Operationsverstärker daher in einem einzigen
zweistufigen Verstärker
mit einer differenziellen Eingangsstufe und zwei Paaren von differenziellen
Ausgangsstufen, die abwechselnd ein- und ausgeschaltet werden, kombiniert
werden. Dies liefert nicht nur eine wirtschaftlichere Realisierung
für die
vorgeschlagene Technik, sondern minimiert auch die Fehlanpassung
zwischen den beiden schaltbaren Operationsverstärkern, durch die die Systemleistung
verschlechtert wird. Um die Idee zu demonstrieren, wird ein völlig differenzieller
1 V-Operationsverstärker
mit doppelt schaltbarem Ausgangs-Paar in einem Standard-0,5 μm-CMOS- Prozess mit NMOS-
und PMOS-Schwellspannungen von 0,66 V und –0,85 V realisiert.
-
5 zeigt
das Schaltbild des Operationsverstärkers mit doppelt schaltbarem
Ausgangs-Paar gemäß dieser
Ausführung.
Ein PMOS-Differenz-Paar wird als Eingangsstufe benutzt. Um eine
große
Niederfrequenz-Verstärkung
zu erhalten, werden Pegelverschieber, die durch M5,
MB2 und M6, MB3 gebildet werden, eingefügt, um M3 und M4 auf eine
VDSsat höher
vorzuspannen als Masse, während
sichergestellt wird, dass M1 und M2 im Sättigungsbereich
arbeiten. Die Gates der Ausgangstransistoren M7,
M8, M11 und M12 sind mit den Ausgängen der Pegelverschieber verbunden.
Die Ausgangsstufen werden von den Transistoren M9,
M10, M13 und M14 ein- und ausgeschaltet, die von zwei nicht überlappenden
Taktphasen Φ1
und Φ2
gesteuert werden. Jede der Ausgangsstufen ist mit einem Kompensations-Kondensator
(CC1, CC2, CC3 und CC4) verbunden,
um den Operationsverstärker
zu stabilisieren, wenn die Ausgangsstufen eingeschaltet sind. Andererseits
werden die Ausgangsstufen zusammen mit den Kompensations-Widerständen MCC1 und MCC2 (oder
MCC3 und MCC4) ausgeschaltet,
um zu verhindern, dass die Kompensations-Kondensatoren geladen oder
entladen werden und einen schnelleren Schaltbetrieb zu erzielen.
Die Transistoren M3 und M4 empfangen
ein Steuersignal vom Gleichtakt-Rückkopplungs-Schaltkreis, während die
Transistoren MA und MB die
Gleichtakt-Rückkopplungs-Verstärkung einstellen,
indem sie Ströme
von M3 und M4 entnehmen
und somit deren Transkonduktanzen steuern.
-
6 zeigt
einen dynamischen Gleichtakt-Rückkopplungs-Schaltkreis (CMFB),
der dazu benutzt werden kann, die Gleichtaktspannung der beiden
schaltbaren Ausgangspaare auf der Hälfte der Versorgungsspannung
zu halten. Während Φ1 ist Ausgangs-Paar
A ausgeschaltet, während
C
P1 und C
P2 (beide
0,1 pF) auf V
DD aufgeladen werden und C
CM1 komplett entladen wird. Während Φ2 ist die
Schleife geschlossen, wobei Ausgangs-Paar A eingeschaltet ist und
C
P1 und C
P2 von
V
DD zur DC-Ausgangsspannung des schaltbaren
Operationsverstärkers
entladen sind. Dies führt über die
virtuelle Masse des Operationsverstärkers des CMFB-Integrators
zu einer Ladungs-Injektion
in C
CMFB (0,2 pF). Andererseits wird C
CM1 von C
CMFB über die
virtuelle Masse aufgeladen. Der CMFB-Schaltkreis erreicht den stationären Zustand
bei Φ2,
wenn keine Ladung in C
CMFB injiziert oder
von ihm gesammelt wird. Daher wird mit C
CM1 =
C
P1 = C
P2 die Gleichtaktspannung
des Ausgangs-Paars A durch den Gleichtakt-Rückkopplungs-Schaltkreis auf
V
DD/2 gezwungen. Da der Integrator im dynamischen
CMFB-Schaltkreis während Φ1 leer läuft, wenn
Ausgangs-Paar A ausgeschaltet ist, kann er dazu benutzt werden,
die Gleichtaktspannung des Ausgangs-Paares B zu steuern, das während Φ1 eingeschaltet
ist. In diesem Fall werden C
P3, C
P4 und C
CM2 stattdessen
als Messungs-Elemente benutzt. In einem ähnlichen Betrieb mit C
CM2 = C
P3 = C
P4 = 0,1 pF wird die Gleichtaktspannung des
Ausgangs-Paars B
durch den Gleichtakt-Rückkopplungs-Schaltkreis
während Φ1 auf V
DD/2 gezwungen. Der CMFB-Integrator wird
mit einem PMOS-Differenz-Paar mit einer kleinen Niederfrequenz-Verstärkung von
ungefähr
100 implementiert. Ein Prototyp des vorgeschlagenen schaltbaren
Operationsverstärkers
wurde unter Verwendung einer 0,5 μm-CMOS-Technologie
entwickelt. Tabelle 1 listet die verwendeten Transistor-Abmessungen
auf, und Tabelle 2 fasst die gemessenen Leistungsdaten des schaltbaren
Operationsverstärkers
der Ausführung
in
5 zusammen. Tabelle 1
M1,
M2 | 144 μm/2,1 μm | MB1 | 244,8 μm/2,1 μm |
M3,
M4 | 36 μm/3 μm | MB2,
MB3, MB5, MB6, MB7, MB8 | 204 μm/2,1 μm |
MA,
MB | 60 μm/3 μm | M9,
M10, M13, M14 | 26,4 μm/2,1 μm |
M5,
M6, M7, M8, M11, M12 | 66 μm/2,1 μm | MCC1,
MCC2, MCC3, MCC4 | 51 μm/0,6 μm |
MB$ | 40,8 μm/2,1 μm | | |
Tabelle 2
Technologie | 0,5 μm CMOS |
Versorgungsspannung | 1
V |
Niederfrequenz-Verstärkung | 69
dB |
Bandbreite
bei Verstärkungsfaktor
Eins | 7
MHz |
Phasen-Spanne | 45° |
Leistungsverbrauch | 80 μmW |
Chipfläche | 100 μm × 50 μm |
-
7 zeigt
eine Ausführung
der Erfindung in Form eines Pseudo-2-Pfad-Integrators vom RAM-Typ mit
geschalteten Operationsverstärkern,
bei der der vorgeschlagene komplett differenzielle Operationsverstärker mit
doppelt schaltbaren Ausgangs-Paaren benutzt wird, wobei der dynamische
CMFB-Schaltkreis
eingebettet ist, wie oben beschrieben.
-
Für eine richtige
Vorspannungsversorgung wird der dynamische Pegelverschieber benutzt,
wie oben beschrieben. CF und CF' sind die Integrations-Kondensatoren,
während
CA (CA') und CB (CB')
für die
Speicher-Anordnung sind. Wenn ΦA und Φ1 eingeschaltet sind, wird Ausgangs-Paar
A eingeschaltet, um CF und CF' in Rückkopplungs-Konfiguration
zu verbinden, während
Ausgangs-Paar B ausgeschaltet ist und seine Ausgänge nach VDD kurzgeschlossen
sind. CF (CF') empfangt die Ladung
von CIN (CIN') und von CA' (CA) vom entgegengesetzten Pfad. Diese Operation
ergibt die Vorzeichenumkehr, die für die Transformation z → –z erforderlich
ist. Wenn ΦA und Φ2 eingeschaltet sind, wird Ausgangs-Paar
B eingeschaltet, um die Speicher-Kondensatoren CA und
CA' in
Rückkopplungs-Konfiguration zu
verbinden, während
Ausgangs-Paar A ausgeschaltet ist und seine Ausgänge nach VDD kurzgeschlossen
sind. Auf diese Weise wird die aktualisierte Ladung in CF (CF') zurück zu CA (CA') transferiert. Diese
Ladung wird dann in CA (CA') für zwei Abtastperioden
gehalten. Dieselbe Operation wird während ΦB wiederholt,
wobei die Ladung statt in CA (CA') in CB (CB')
gespeichert wird. Hierdurch wird die Transformation z → –z2 mit dem komplett differenziellen Operationsverstärker mit
doppelt schaltbaren Ausgangs-Paar erfolgreich realisiert. Es muss
darauf hingewiesen werden, dass die Kondensatoren CA (CA')
und CB (CB') als Übertragungs-Einrichtung funktionieren,
um diese Transformationen zu bewirken.
-
8 zeigt
das Schaltbild einer Ausführung
der Erfindung in Form eines SC-Pseudo-2-Pfad-Filters mit geschalteten
Operationsverstärkern,
das aufgebaut wird, indem die Integratoren in einem SC-Tiefpass-Abzweigfilter
3. Ordnung durch den Pseudo-2-Pfad-Integrator vom RAM-Typ mit geschalteten
Operationsverstärkern
ersetzt wird und gleichzeitig die Kopplungs-Kondensatoren C21, CA21, C22 und CA22 speicherlos
gemacht werden. Eine komplett differenzielle Struktur hilft nicht
nur bei der Unterdrückung
von Gleichtaktstörungen
und verringert Takt-Durchgriffs-Störungen,
sondern bietet auch eine freie Vorzeichenumkehr der Ausgangsspannungen,
wie sie in der Transformation z → –z benötigt wird.
Da nur ein Paar von Ausgangsstufen zu einem Zeitpunkt aktiv ist,
benutzt das resultierende SC-Pseudo-2-Pfad-Filter für 1 V dieselbe Anzahl von Operationsverstärkern, wie
sein herkömmliches
Gegenstück.
-
Tabelle
3 fasst die Kondensator-Werte zusammen, die benutzt wurden, während die
gemessenen Sprungantworten für
einen asymmetrischen Ausgang und den Differenz-Ausgang des Filters
mit einem Inband-Eingangssignal von 75 kHz und 0,3 V
SS in
den
9(a), bzw.
9(b) gezeigt werden. Das entsprechende Frequenzspektrum
des Differenz-Ausgangssignals ist in
9(c) gezeigt. Tabelle 3
CA, CAA, Cstore1, CstoreA1,
Cstore2, CstoreA2 | 4,5
pF |
CB, CAB, Cstore3, CstoreA3,
Cstore4, CstoreA4 | 5
pF |
CC, CAC, Cstore5, CstoreA5,
Cstore6, CstoreA6 | 3,5
pF |
CIN, CAIN | 0,59
pF |
CS, CAS | 0,14
pF |
C02, CA02, C03, CA03 | 0,1
pF |
C01, CA01 | 0,15
pF |
C21, CA21 | 0,13
pF |
C22, CA22 | 0,21
pF |
CL, CAL | 0,1
pF |
CDC1 = (CS + C02)/2, CDCA1 = (CAS + CA02)/2 | 0,17
pF |
CDC2 = (C01 + C03)/2, CDCA2 = (CA01 + CA03)/2 | 0,13
pF |
CDC3 = (CL + C04)/2, CDCA = (CAL + CA04)/2 | 0,1
pF |
-
Man
kann sehen, dass das Filter gemäß der Ausführung in 8 richtig
einschwingt, sogar bei einer hohen differenziellen Ausgangssignal-Amplitude
von 1,2 VSS. Aus den oben angegebenen Signalformen
ist es offensichtlich, dass der vorgeschlagene Mechanismus geschalteter
Operationsverstärker
auch auf der Tatsache basiert, dass während einer Taktphase der Ausgangsknoten
mit der Stromversorgung verbunden ist und das Ausgangssignal nicht
zur Verfügung
steht, was dasselbe ist, wie im Fall der bisherigen Technik geschalteter
Operationsverstärker.
Dies verursacht einen Effekt der Rückkehr auf Null, wodurch sich
die Verstärkung
im Durchlassband des Filters um 6 dB verringert, wenn das Signal
kontinuierlich verarbeitet wird. Somit muss dies berücksichtigt
werden, wenn die Verstärkung
im Durchlassband des Filters konzipiert wird. Um den Ausgangssignal-Hub
des Filters dieser Ausführung
voll ausnutzen zu können,
wird das Filter so konstruiert, dass für abgetastete und gespeicherte
Ausgangssignale eine Verstärkung
im Durchlassband von ungefähr
10 dB erzielt wird. In diesem Fall ist das Spitze-Spitze-Filter-Ausgangssignal
ungefähr
das Vierfache des Eingangssignals im Durchlassband. Der Grund dafür ist, dass
durch die Einschalt-Anforderungen der Eingangs-Schalter der Hub
des Eingangssignals des Filters auf weniger als 0,3 VSS begrenzt
ist.
-
10 zeigt
die gemessene Sprungantwort des Filters gemäß der Ausführung in 8.
Das Filter erzielt einen Frequenzgang eines Bandpasses 6. Ordnung
mit einer Bandbreite von 1,7 kHz und einer Verstärkung im Durchlassband von
1 dB. Eine minimale Dämpfung
im Sperrbereich bezogen auf das Durchlassband von –38 dB wird
bei Frequenzen von 72,5 kHz und 77,5 kHz gemessen. Als eine Eigenschaft
eines Pseudo-2-Pfad-Filters,
das den ersten Bandpass-Frequenzgang nutzt, befindet sich die Mittenfrequenz
des interessierenden Durchlassbandes bei 75 kHz, was exakt 1/4 der
Abtastfrequenz (300 kHz) ist. Die Verzerrung der dritten Harmonischen
wird mit einem Inband-Eingangssignal mit der Frequenz bei fIN = 75,3 kHz gemessen. Die Komponente der
dritten Harmonischen des Eingangssignals befindet sich bei 3·fin = 225,9 kHz und ist bei fS – 3·fin = 74,7 kHz gefaltet, was im Durchlassband
des Filters ist. Die 11(a) und 11(b) zeigen die Messergebnisse für einen
Gesamt-Klirrfaktor (THD) von 1%, bzw. 3%.
-
Der
THD von 1% entspricht einem Eingangssignal von 0,42 V
SS,
und der THD von 3% einem Eingangssignal von 0,45 V
SS.
Das gemessene Gesamt-Ausgangsrauschen des Filters beträgt ungefähr 1 mV
eff. Der Dynamikbereich für 3% THD ist ungefähr 54 dB.
Tabelle 4 zeigt eine Zusammenfassung der Filter-Leistungsdaten. Tabelle 4
Technologie | 0,5 μm CMOS |
Versorgungsspannung | 1
V |
Mittenfrequenz | 75
kHz |
Q-Wert | 45 |
Abtastfrequenz | 300
kHz |
Max.
Ausgangsspannungshub | 1,4
VSS |
Gesamt-Ausgangsrauschen | 1
mVeff |
THD
1% | 416
mVSS |
THD
3% | 452
mVSS |
Dynamikbereich
(für 3%
THD) | 54
db |
Leistungsverbrauch | 310 μW |
Chipfläche | 0,8
mm2 |
-
Das
Filter der Ausführung
in 8 kann auch mit einer einzigen Spannungsversorgung
von 0,9 V getestet werden. Die Sprungantwort des Differenz-Ausgangs
mit einem Eingangssignal von 75 kHz und 0,3 VSS ist
in 12 gezeigt, in der man sieht, dass das Filter
weiterhin korrekt einschwingt. 13 zeigt
den Frequenzgang des Filters, der sehr ähnlich dem mit einer Versorgungsspannung
von 1 V gemessenen ist.
-
Man
kann somit sehen, dass die vorliegende Erfindung eine neuartige
Technik geschalteter Operationsverstärker bereitstellt, bei der
ein zweiter schaltbarer Operationsverstärker verwendet wird, der parallel zum
ersten schaltbaren Operationsverstärker arbeitet. In einer besonders
bevorzugten Ausführung
kann ein komplett differenzieller Operationsverstärker mit
zwei schaltbaren Ausgangs-Paaren benutzt werden, wobei das Ausgangssignal
in jedem Taktzyklus zur Verfügung
steht, und somit können
nützliche
SC-Techniken, wie Pseudo-N-Pfad mit kleinen Versorgungsspannungen
implementiert werden. In einer bevorzugten Ausführung kann die Erfindung durch
das Design und die Implementation eines 1 V SC-Pseudo-2-Pfad-Filters
veranschaulicht werden, bei dem die vorgeschlagene Technik geschalteter
Operationsverstärker
in einem Standard-0,5 μm-CMOS-Prozess
benutzt wird. Es versteht sich jedoch, dass die Erfindung auf einen
weiten Bereich von Schaltkreis-Topologien angewendet werden kann,
indem die Integratoren der herkömmlichen
SC-Schaltkreise direkt durch die Integratoren der vorliegenden Erfindung
ersetzt werden und einfach alle an den Ausgängen angeschlossenen problematischen
Schalter entfernt werden.