DE102011103235A1

DE102011103235A1 - High speed digital-to-analog converter with low voltage device protection

Info

Publication number: DE102011103235A1
Application number: DE102011103235A
Authority: DE
Inventors: David R. McMahill; Ajay Kuckreja
Original assignee: Maxim Integrated Products Inc
Current assignee: Maxim Integrated Products Inc
Priority date: 2010-06-04
Filing date: 2011-06-03
Publication date: 2011-12-08
Anticipated expiration: 2031-06-04
Also published as: CN102291148B; DE102011103235B4; US8498086B2; CN102291148A; US20110299207A1

Abstract

Ein Digital/Analog-Umsetzer (DAC) enthält einen ersten DAC-Kern, einen zweiten DAC-Kern und einen Butterfly Switch. Der erste DAC-Kern erzeugt eine erste Ausgabe. Der zweite DAC-Kern erzeugt eine zweite Ausgabe. Der Butterfly Switch enthält Schalttransistoren und/oder Kaskoden-Transistoren. Der Butterfly Switch verbindet die erste Ausgabe und die zweite Ausgabe selektiv mit einer Ausgabestufe des DAC.

Description

GEBIET
Die vorliegende Offenbarung betrifft allgemein Signalverarbeitungssysteme und insbesondere Hochgeschwindigkeits-Digital/Analog-Umsetzer, die in Signalverarbeitungssystemen verwendet werden.
HINTERGRUND
Die hier bereitgestellte Hintergrundbeschreibung dient dem Zweck einer allgemeinen Darstellung des Kontexts der Offenbarung. Die Arbeit der gegenwärtig genannten Erfinder, sofern sie in diesem Hintergrundabschnitt beschrieben ist, sowie Aspekte der Beschreibung, die zum Zeitpunkt des Einreichens nicht anderweitig als Stand der Technik ausgewiesen sind, werden weder explizit noch implizit als Stand der Technik gegen die vorliegende Offenbarung anerkannt.
Mit Bezug nun auf 1 ist ein Kommunikationssystem 10 als ein Beispiel für ein Signalverarbeitungssystem gezeigt. Andere Beispiele umfassen Radarsysteme, automatisierte Testgeräte (ATE) und so weiter. Das Kommunikationssystem 10 umfasst eine Informationsquelle 12, einen Übertrager 13, einen Kommunikationskanal 20, einen Empfänger 27 und ein Ziel 28. Der Übertrager 13 umfasst einen Quellencodierer 14, einen Kanalcodierer 16 und einen Modulator 18. Der Empfänger 27 umfasst einen Demodulator 22, einen Kanaldecodierer 24 und einen Quellendecodierer 26.
Die Informationsquelle 12 kann eine analoge Quelle, wie etwa ein Sensor, der Informationen als kontinuierliche Signalformen ausgibt, oder eine digitale Quelle, wie etwa ein Computer, der Informationen in einer digitalen Form ausgibt, sein. Der Quellencodierer 14 setzt die Ausgabe der Informationsquelle 12 in eine Sequenz binärer Ziffern (Bits) um, die Informationssequenz u genannt wird. Der Kanalcodierer 16 setzt die Informationssequenz u in eine diskrete codierte Sequenz v um, die Codewort genannt wird. Der Modulator 18 transformiert das Codewort in eine Signalform, die zur Übertragung geeignet ist.
Die vom Modulator 18 ausgegebene Signalform wird über den Kommunikationskanal 20 übertragen. Typische Beispiele des Kommunikationskanals 20 sind Telefonleitungen, drahtgebundene Kommunikationskanäle, drahtlose Kommunikationskanäle, Glasfaserkabel usw. Rauschen, etwa elektromagnetische Interferenzen oder Kanalübersprechen, kann die Signalform beschädigen.
Der Demodulator 22 empfängt die Signalform. Der Demodulator 22 verarbeitet jede Signalform und erzeugt eine empfangene Sequenz r, die entweder eine diskrete (quantisierte) oder eine kontinuierliche Ausgabe ist. Der Kanaldecodierer 24 setzt die empfangene Sequenz r in eine binäre Sequenz u' um, die geschätzte Informationssequenz genannt wird.
Der Quellendecodierer 26 setzt u' in einen Schätzwert der Ausgabe der Informationsquelle 12 um und liefert den Schätzwert an das Ziel 28. Der Schätzwert kann eine getreue Wiedergabe der Ausgabe der Informationsquelle 12 sein, wenn u' trotz Decodierfehlern, die durch das Rauschen verursacht sein können, u ähnelt.
ZUSAMMENFASSUNG
Ein Digital/Analog-Umsetzer (DAC) umfasst einen ersten DAC-Kern, einen zweiten DAC-Kern und einen Butterfly Switch. Der erste DAC-Kern erzeugt eine erste Ausgabe. Der zweite DAC-Kern erzeugt eine zweite Ausgabe. Der Butterfly Switch enthält Schalttransistoren und/oder Kaskoden-Transistoren. Der Butterfly Switch verbindet selektiv die erste Ausgabe und die zweite Ausgabe mit einer Ausgabestufe des DAG.
Bei einem anderen Merkmal weisen die Schalttransistoren und die Kaskoden-Transistoren Spannungsklassifizierungen auf, die kleiner eine Versorgungsspannung der Ausgabestufe sind.
Bei anderen Merkmalen umfasst ein System den DAC und ein Schutzmodul, das Ausgaben von einer Stromversorgung, einer Vorspannungsschaltung und/oder einem mit dem DAC verbundenen Taktgenerator empfängt. Das Schutzmodul betreibt die Schalttransistoren selektiv in einem geschützten Modus, wenn eine der Ausgaben nicht innerhalb eines vorbestimmten Bereichs liegt.
Bei anderen Merkmalen umfasst ein System den DAC und ein Gatetreibermodul, das eine Schutzvorspannung erzeugt, welche die Schalttransistoren so beeinflusst, dass sie in einem geschützten Modus arbeiten, wenn eine Ausgabe einer Stromversorgung, einer Vorspannungsschaltung und eines mit dem DAC verbundenen Taktgenerators nicht innerhalb eines vorbestimmten Bereichs liegt. Die Schutzvorspannung wird gleichzeitig mit einer Versorgungsspannung der Ausgabestufe ausgegeben.
Bei einem anderen Merkmal werden die Kaskoden-Transistoren unter Verwendung einer Versorgungsspannung der Ausgabestufe beeinflusst.
Bei einem anderen Merkmal stellt das Gatetreibermodul Zustände von Taktsignalen, die an Gates der Schalttransistoren ausgegeben werden, auf einen vorbestimmten Zustand ein, wenn die Schalttransistoren in dem geschützten Modus arbeiten.
Bei einem anderen Merkmal erzeugt das Gatetreibermodul eine normale Vorspannung, die zum Beeinflussen der Schalttransistoren verwendet wird, nachdem die Stromversorgung, die Vorspannungsschaltung und der Taktgenerator begonnen haben, in jeweiligen vorbestimmten Bereichen zu arbeiten.
Bei anderen Merkmalen werden Ausgaben der Schalttransistoren in entsprechende Kaskoden-Transistoren eingegeben und Ausgaben der Kaskoden-Transistoren werden bei der Ausgabestufe kombiniert, um eine Ausgabe des DAC zu erzeugen.
Bei anderen Merkmalen werden Ausgaben der Schalttransistoren kombiniert und in die Kaskoden-Transistoren eingegeben und Ausgaben der Kaskaden-Transistoren werden mit der Ausgabestufe gekoppelt, um eine Ausgabe des DAC zu erzeugen.
Bei einem anderen Merkmal beträgt eine Ausgabedatenrate des DAC das Doppelte einer Taktrate von Taktsignalen, die zum Ansteuern der Schalttransistoren verwendet werden, wenn unterschiedliche Abtastwerte in den ersten DAC-Kern und den zweiten DAC-Kern gleichzeitig eingegeben werden.
Bei einem anderen Merkmal weist eine Ausgabe des Butterfly Switch eine nicht auf Null zurückkehrende (NRZ) Impulsantwort auf, wenn in den ersten und zweiten DAC-Kern identische Abtastwerte eingegeben werden.
Bei einem anderen Merkmal weist eine Ausgabe des Butterfly Switch eine Hochfrequenz-Impulsantwort (HF-Impulsantwort) auf, wenn ein Abtastwert in den ersten DAC-Kern eingegeben wird und eine invertierte Version des Abtastwerts in den zweiten DAC-Kern eingegeben wird.
Bei einem anderen Merkmal weist eine Ausgabe des Butterfly Switch eine auf Null zurückkehrende (RZ) Impulsantwort auf, wenn umzusetzende Abtastwerte in den ersten DAC-Kern eingegeben werden und ein festgelegter Code in den zweiten DAC-Kern eingegeben wird.
Bei nach anderen Merkmalen umfasst ein Verfahren zum Betreiben eines Digital/Analog-Umsetzers (DAC), dass eine erste Ausgabe unter Verwendung eines ersten DAC-Kerns des DAC erzeugt wird, dass eine zweite Ausgabe unter Verwendung eines zweiten DAC-Kerns des DAC erzeugt wird, und dass die erste Ausgabe und die zweite Ausgabe unter Verwendung eines Butterfly Switch, der Schalttransistoren und/oder Kaskoden-Transistoren enthält, selektiv mit einer Ausgabestufe des DAC verbunden werden.
Bei einem anderen Merkmal weisen die Schalttransistoren und die Kaskaden-Transistoren Spannungsklassifizierungen auf, die kleiner als eine Versorgungsspannung der Ausgabestufe sind.
Bei anderen Merkmalen umfasst das Verfahren ferner, dass Ausgaben von einer Stromversorgung, einer Vorspannungsschaltung und/oder einem mit dem DAC verbundenen Taktgenerator empfangen werden und die Schalttransistoren in einem geschlitzten Modus betrieben werden, wenn eine der Ausgaben nicht innerhalb eines vorbestimmten Schwellenwerts liegt.
Bei anderen Merkmalen umfasst das Verfahren ferner, dass eine Schutzverspannung erzeugt wird und die Schutzvorspannung gleichzeitig mit einer Versorgungsspannung der Ausgabestufe ausgegeben wird. Das Verfahren umfasst ferner, dass die Kaskaden-Transistoren unter Verwendung der Versorgungsspannung beeinflusst werden. Das Verfahren umfasst ferner, dass die Schalttransistoren unter Verwendung der Schutzvorspannung beeinflusst werden, um in einem geschützten Modus zu arbeiten, wenn eine Ausgabe einer Stromversorgung, einer Vorspannungsschaltung und eines mit dem DAC verbundenen Taktgenerators nicht innerhalb eines vorbestimmten Schwellenwerts liegt. Das Verfahren umfasst ferner, dass Zustände von Taktsignalen, die an Gates der Schalttransistoren ausgegeben werden, auf einen vorbestimmten Zustand eingestellt werden, wenn die Schalttransistoren in dem geschützten Modus arbeiten. Das Verfahren umfasst ferner, dass die Schalttransistoren unter Verwendung einer normalen Verspannung beeinflusst werden, nachdem die Stromversorgung, die Vorspannungsschaltung und der Taktgenerator begonnen haben, innerhalb jeweiliger vorbestimmter Bereiche zu arbeiten.
Bei anderen Merkmalen umfasst das Verfahren ferner, dass Ausgaben der Schalttransistoren in entsprechende Kaskaden-Transistoren eingegeben werden, und Ausgaben der Kaskaden-Transistoren bei der Ausgabestufe kombiniert werden, um eine Ausgabe des DAC zu erzeugen.
Bei anderen Merkmalen umfasst das Verfahren ferner, dass Ausgaben der Schalttransistoren kombiniert werden, um kombinierte Ausgaben zu erzeugen, dass die kombinierten Ausgaben in die Kaskaden-Transistoren eingegeben werden und dass Ausgaben der Kaskaden-Transistoren mit der Ausgabestufe gekoppelt werden, um eine Ausgabe des DAC zu erzeugen.
Bei einem anderen Merkmal umfasst das Verfahren ferner, dass Daten vom DAC mit einer Datenrate ausgegeben werden, die das Doppelte einer Taktrate von Taktsignalen ist, die zum Ansteuern der Schalttransistoren verwendet werden, wenn unterschiedliche Abtastwerte gleichzeitig in den ersten und zweiten DAC-Kern eingegeben werden.
Bei einem anderen Merkmal umfasst das Verfahren ferner, dass eine nicht auf Null zurückkehrende (NRZ) Impulsantwort der Ausgabestufe erzeugt wird, indem identische Abtastwerte in den ersten und zweiten DAC-Kern eingegeben werden.
Bei einem anderen Merkmal umfasst das Verfahren ferner, dass eine Hochfrequenz-Impulsantwort (HF-Impulsantwort) an der Ausgabestufe erzeugt wird, indem ein Abtastwert in den ersten DAG-Kern und eine invertierte Version des Abtastwerts in den zweiten DAC-Kern eingegeben wird.
Bei einem anderen Merkmal umfasst das Verfahren ferner, dass eine auf Null zurückkehrende (RZ) Impulsantwort an der Ausgabestufe erzeugt wird, indem Abtastwerte in den ersten DAC-Kern eingegeben werden und ein festgelegter Code in den zweiten DAC-Kern eingegeben wird.
Weitere Anwendungsgebiete der vorliegenden Offenbarung ergeben sich aus der hier nachstehend bereitgestellten genauen Beschreibung. Es versteht sich, dass die genaue Beschreibung und spezielle Beispiele nur zur Veranschaulichung gedacht sind und den Umfang der Offenbarung nicht einschränken sollen.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Die vorliegende Offenbarung wird anhand der genauen Beschreibung und der beiliegenden Zeichnungen vollständiger verstanden werden, in denen:
1 ein Funktionsblockdiagramm eines Kommunikationssystems nach dem Stand der Technik ist;
2 ein Funktionsblockdiagramm eines Modulators ist, der eine Trägerfrequenz unter Verwendung einer oder mehrerer Frequenzumsetzungen in eine gewünschte Kanalfrequenz umsetzt;
3 ein Funktionsdiagramm eines Modulators ist, der zur Erzeugung einer gewünschten HF-Ausgabe einen Ansatz zur direkten Hochfrequenzsynthese (HF-Synthese) verwendet;
4 ein Schaltplan einer Digital/Analog-Umsetzerarchitektur (DAC-Architektur) mit zwei DAC-Kernen und einem Butterfly Switch ist;
5 ein Schaltplan einer Gatetreiberschaltung ist, die Schalttransistoren des Butterfly Switch von 4 ansteuert;
6 ein Schaltplan einer DAC-Architektur ist, die kaskodierte differentielle Schalter verwendet und Ausgabesignale von Schalttransistoren nach dem Kaskodieren kombiniert;
7 ein Funktionsblockdiagramm eines Schutzüberwachungsmoduls ist, das Niederspannungstransistoren schützt, die in der in 6 gezeigten DAC-Architektur verwendet werden;
8 ein Schaltplan eines Gatetreibermoduls ist, das in 6 gezeigte Schalttransistoren selektiv in einem geschützten Modus ansteuert;
9 ein Schaltplan einer DAC-Architektur ist, die kaskodierte differentielle Schalter verwendet und Ausgabesignale von Schalttransistoren vor dem Kaskodieren kombiniert; und
10 ein Funktionsblockdiagramm eines Modulators ist, der die DAC-Architektur von 6 oder 9 verwendet und der das Schutzüberwachungsmodul von 7 und das Gatetreibermodul von 8 verwendet.
GENAUE BESCHREIBUNG
Die folgende Beschreibung enthält nur Beispiele und ist keinesfalls dazu gedacht, die Offenbarung, ihre Anwendung oder Verwendungsmöglichkeiten einzuschränken. Der Klarheit halber werden gleiche Bezugszeichen in den Zeichnungen verwendet, um ähnliche Elemente zu bezeichnen. Bei der Verwendung hierin soll der Ausdruck A, B und/oder C so aufgefasst werden, dass er ein logisches (A oder B oder C) unter Verwendung eines nicht exklusiven logischen Oder bedeutet. Es versteht sich, dass Schritte in einem Verfahren in einer anderen Reihenfolge ausgeführt werden können, ohne die Prinzipien der vorliegenden Offenbarung zu verändern.
Bei der Verwendung hierin bezeichnet der Begriff ”Modul” eine anwendungsspezifische integrierte Schaltung (ASIC), eine elektronische Schaltung, ein Prozessor (gemeinsam genutzt, dediziert, oder Gruppe) und Speicher, die ein oder mehrere Software- oder Firmwareprogramme ausführen, eine kombinatorische Logikschaltung und/oder andere geeignete Komponenten, welche die beschriebene Funktionalität bereitstellen.
Mit Bezug nun auf 2 ist ein Modulator 100 gezeigt, der typischerweise in Kommunikationssystemen wie etwa Kabelfernsehsystemen verwendet wird. Der Modulator 100 umfasst ein im Feld programmierbares Gate-Array (FPGA) oder eine anwendungsspezifische integrierte Schaltung (ASIC) 102 und einen Hochgeschwindigkeits-Digital/Analog-Umsetzer (DAC) 104. Der Modulator 100 umfasst außerdem ein erstes Zwischenfrequenzfilter (IF-Filter) 106, einen Mischer 108, einen lokalen Oszillator mit fester Frequenz 110, ein zweites IF-Filter 112, einen Mischer 114, und einen lokalen Oszillator mit variabler Frequenz 116. Der Modulator 100 umfasst ferner ein Hochfrequenzfilter (HF-Filter) 118 und einen Puffer/Verstärker 120.
Das FPGA/ASIC 102 empfängt zu übertragende Signale und moduliert einen Träger, der eine Trägerfrequenz aufweist. Das FPGA/ASIC 102 moduliert den Träger in einem digitalen Bereich unter Verwendung einer Modulation wie etwa der Quadraturamplitudenmodulation (QAM). Das FPGA/ASIC 102 gibt einen digital modulierten Träger aus.
Der DAC 104 setzt den modulierten Träger in ein analoges Format um. Das erste IF-Filter 106 ist ein Bandpassfilter, das Bilder und andere störende Inhalte aus einer Ausgabe des DAC 104 entfernt. Anschließend werden eine oder mehrere Frequenzumsetzungen durchgeführt, um die Trägerfrequenz in eine gewünschte Kanalfrequenz umzusetzen.
Zum Beispiel wird ein niedriges IF-Signal, das vom DAC 104 erzeugt wird, unter Verwendung des Mischers 108 und des lokalen Oszillators mit fester Frequenz 110 in ein hohes IF-Signal hochgesetzt. Das zweite IF-Filter 112 ist ein Bandpassfilter, das das hohe IF-Signal filtert. Die Ausgabe des zweiten IF-Filters 112 wird unter Verwendung des Mischers 114 und des lokalen Oszillators mit variabler Frequenz 116 in eine endgültige HF-Trägerfrequenz umgesetzt.
Das HF-Filter 118 ist ein Breitbandfilter, das eine Ausgabe des Mischers 114 filtert und ein vollständiges Band (z. B. ein Kabelband) an den Puffer/Verstärker 120 weiterleitet. Der Puffer/ Verstärker 120 gibt eine verstärkte endgültige HF-Ausgabe aus, die über einen Kommunikationskanal (z. B. ein Kabel) übertragen wird.
Mit Bezug nun auf 3 verwendet ein Modulator 150 einen Ansatz zur direkten HF-Synthese, um eine gewünschte HF-Ausgabe zu erzeugen, ohne mehrere Frequenzumsetzungen durchzuführen. Der Modulator 150 umfasst das FPGA/ASIC 102, einen Hochgeschwindigkeits-Hochleistungs-DAC 152, ein HF-Filter 154 und einen Puffer/Verstärker 156. Der Modulator 150 verwendet den Hochgeschwindigkeits-Hochleistungs-DAC 152 (nachstehend DAC 152), um die gewünschte HF-Ausgabe direkt zu erzeugen.
Der DAC 152 erzeugt unter Verwendung des Ansatzes mit direkter HF-Synthese den HF-Träger direkt mit der endgültigen HF-Trägerfrequenz. Das HF-Filter 154 führt eine minimale Filterung einer Ausgabe des DAC 152 durch und leitet ein gesamtes Band an den Puffer/Verstärker 156 weiter. Der Puffer/Verstärker 156 gibt eine verstärkte endgültige HF-Ausgabe aus, die über den Kommunikationskanal übertragen wird. Der Ansatz mit einer direkten HF-Synthese verringert daher den Filterungsbetrag. Speziell beseitigt der Ansatz mit einer direkten HF-Synthese eine oder mehrere Frequenzumsetzungsstufen, um die Trägerfrequenz in eine gewünschte Kanalfrequenz umzusetzen. Unter Verwendung des Ansatzes mit einer direkten HF-Synthese können außerdem viele Träger unter Verwendung eines einzigen DAC erzeugt werden, anstelle dass mehrere vollständige Frequenzumsetzungsketten zur Behandlung mehrerer Träger benötigt werden.
Der Ansatz mit einer direkten HF-Synthese stellt jedoch strenge Anforderungen an das Verhalten des DAC 152. Beispielsweise weist der DAC 152 eine hohe Ausgabeleistung, eine große Bandbreite, ein geringes Rauschen und geringe störende Ausgaben auf. Wenn ein großes Ausgabesignal benötigt wird, müssen große Einrichtungen verwendet werden, um genügend Spielraum zur Behandlung des Spannungshubs bereitzustellen. Die großen Einrichtungen weisen jedoch auch eine große Ausgangskapazität auf, die eine große Last für Takttreiberschaltungen darstellt. Durch die Verwendung einer Einrichtung mit niedrigerer Spannung kann stattdessen eine kleinere Einrichtung und damit eine Einrichtung mit geringerer Kapazität verwendet werden. Außerdem kann bei einigen Technologien bei den Einrichtungen mit niedrigerer Spannung die Schwellenwertspannung geringer sein, was das Einhalten von Spielraumvorgaben unterstützt.
Allgemein ist ein größerer Signalrauschabstand (SNR) wünschenswert. Ein größerer SNR kann mit einem größeren Strom erreicht werden. Ein größerer Strom führt jedoch zu großen Einrichtungen und einer großen Gate-Ansteuerung. Außerdem ist eine höhere Abtastrate wünschenswert. Die höhere Abtastrate kann unter Verwendung von Einrichtungen mit einer kleineren Geometrie erreicht werden. Die Verwendung von Einrichtungen mit einer kleineren Geometrie kann jedoch problematisch sein, wenn die Versorgungsspannung hoch ist.
Die Verwendung von Prozessen, die Einrichtungen mit kürzerer Kanallänge bieten, ermöglicht es Entwicklern, DACs zu entwickeln, die größere Ausgabeströme handhaben können, ohne die Einrichtungsgröße der Einrichtungen proportional zu skalieren. Einrichtungen mit kürzerer Kanallänge weisen jedoch niedrigere Durchbruchspannungen auf. Niedrigere Durchbruchspannungen können die Versorgungsspannung begrenzen, die von den Einrichtungen mit kürzerer Kanallänge toleriert werden kann. Eine niedrigere Versorgungsspannung begrenzt wiederum den Ausgabespannungshub der DACs.
Die vorliegende Offenbarung betrifft eine DAC-Architektur, die Ausgabetransistoren umfasst, welche eine niedrigere Spannungsklassifizierung aufweisen als die Versorgungsspannung. Die DAC-Architektur enthält eine schützende Schaltung, die mehrere Bedingungen detektiert, welche für die Niederspannungseinrichtungen potentiell schädlich sein können. Die schützende Schaltung versetzt die Niederspannungseinrichtungen in einen gesteuerten und geschützten Zustand, wenn irgendwelche der potentiell schädlichen Bedingungen auftreten. Mit dem durch die schützende Schaltung bereitgestellten Schutz verwendet die DAC-Architektur eine Versorgungsspannung, die größer als die Durchbruchspannung der Niederspannungseinrichtungen ist. Die DAC-Architektur stellt folglich eine erhöhte Geschwindigkeit, einen erhöhten Dynamikbereich und einen erhöhten Ausgabesignalhub bereit.
Mit Bezug nun auf 4 ist eine DAC-Architektur 200 gezeigt, die zwei Stromsteuerungs-DACs (DAC-Kern Nr. 1 und DAC-Kern Nr. 2) und einen Butterfly Switch umfasst. Der Butterfly Switch multiplext oder bündelt Ausgaben der zwei DAC-Kerne zu einer differentiellen analogen Ausgabe. Die differentielle analoge Ausgabe wird wie gezeigt durch Induktivitäten L1 und L2 hochgezogen (pull-up). Die Induktivitäten L1 und L2 wirken als Konstantstromquellen. Die zwei DAC-Kerne und der Butterfly Switch befinden sich auf dem Chip (”ON-CHIP”), während sich die Induktivitäten L1 und L2 außerhalb des Chips (”OFF-CHIP”) befinden. Nur als Beispiel beträgt die Versorgungsspannung (V_DD), auf welche die differentielle analoge Ausgabe hochgezogen wird, 3,3 Volt, und die Versorgungsspannung für die restlichen Schaltungen auf dem Chip beträgt 1,8 Volt (nicht gezeigt).
Der DAC-Kern Nr. 1 umfasst N Stromquellen I <1:N> und N differentielle Stromsteuerungsschalter, wobei N eine ganze Zahl größer als 1 ist. Zum Beispiel ist ein Transistor M13 im DAC-Kern Nr. 1 eine Stromquelle, die einen Strom I erzeugt. Transistoren M9 und M10 bilden einen differentiellen Stromsteuerungsschalter, der den Strom I entweder an die positive Ausgabe oder die negative Ausgabe des DAC-Kerns Nr. 1 leitet. Der DAC-Kern Nr. 2 umfasst auch N Stromquellen Ib <1:N> und N differentielle Strom steuerungsschalter.
Der Butterfly Switch umfasst differentielle Schalter. Zum Beispiel bilden Schalttransistoren M5 und M6 einen differentiellen Schalter. Unter Verwendung der differentiellen Schalter verbindet der Butterfly Switch die Ausgabe jedes DAC-Kerns entweder mit der differentiellen analogen Ausgabe des Chips oder mit einer Pseudolast auf dem Chip (auch Dummylast genannt). Nur als Beispiel sind die im Butterfly Switch verwendeten Schalttransistoren Einrichtungen mit 3,3 Volt.
Typischerweise wird ein erster Abtastwert in den DAC-Kern Nr. 1 eingegeben und ein zweiter Abtastwert wird in den DAC-Kern Nr. 2 eingegeben. Der Butterfly Switch führt eine Zeitverzahnung der zwei DAC-Kerne durch, um einen doppelte Aktualisierungsrate zu erreichen. Die DAC-Kerne arbeiten in einem Modus mit doppelter Datenrate (auch Interleave-Modus genannt), wenn jeder DAC-Kern jedes Mal einen neuen Abtastwert empfängt, was zu einer DAC-Aktualisierungsrate führt, die das Doppelte der Taktrate ist. Im Interleave-Modus wird beispielsweise zu einem Zeitpunkt t ein erster Abtastwert in den DAC-Kern Nr. 1 eingegeben, und zum gleichen Zeitpunkt t wird ein zweiter Abtastwert, der sich vom ersten Abtastwert unterscheidet, in den DAC-Kern Nr. 2 eingegeben. Die Datenrate, mit der die DAC-Architektur 200 Daten ausgibt, ist das Doppelte der Taktrate von Taktsignalen, welche die Schalttransistoren ansteuern, wenn verschiedene Abtastwerte in die zwei DAC-Kerne gleichzeitig eingegeben werden.
Eine Impulsantwort der Ausgabe des Butterfly Switch hängt von Eingaben in die zwei DAC-Kerne ab. Wenn beispielsweise der gleiche Abtastwert in die zwei DAC-Kerne eingegeben wird (d. h., wenn die zwei DAC-Kerne identische Daten empfangen), weist die Ausgabe des Butterfly Switch eine nicht auf Null zurückkehrende (NRZ) Impulsantwort auf. Wenn einer der DAC-Kerne eine invertierte Version eines Abtastwerts, der in den anderen DAC-Kern eingegeben wird, empfängt (d. h. wenn Daten mit entgegengesetzter Polarität in die zwei DAC-Kerne eingegeben werden), weist die Ausgabe des Butterfly Switch eine Hochfrequenz-Impulsantwort (HF-Impulsantwort) auf. Wenn einer der zwei DAC-Kerne einen festgelegten Code empfängt (z. B. einen Mittelcode [engl.: mid-code]), weist die Ausgabe des Butterfly Switch eine auf Null zurückkehrende (RZ) Antwort auf. Mehr Informationen über DACs mit einer wählbaren Impulsantwort findet man im US-Patent mit der Nummer 6,977,602 .
Mit Bezug nun auf 5 ist eine Gatetreiberschaltung 250 gezeigt, welche die Schalttransistoren des Butterfly Switch von 4 ansteuert. Der Einfachheit halber ist nur ein Paar von Schalttransistoren (M5 und M6) gezeigt. Die Gatetreiberschaltung 250 verwendet einen kapazitiven Pegelumsetzer, um eine optimale DC-Spannung zum Ausgleichen des Spielraums zwischen den zwei DAC-Kernen und dem Butterfly Switch zu erzeugen. Die Gatetreiberschaltung 250 umfasst einen Taktgenerator 255, der ein Taktsignal clk und ein komplementäres Taktsignal clkb erzeugt (d. h. clkb ist eine invertierte Version von clk). Das Taktsignal clk und das komplementäre Taktsignal clkb werden gepuffert und mit Gates der Schalttransistoren AC-gekoppelt. Transistoren M1 und M2 stellen eine Gatetreiberspitzenspannung der Schalttransistoren auf eine Vorspannung V_bias ein.
Die Gatetreiberschaltung 250 umfasst einen Vorspannungsgenerator 260, der die Vorspannung V_bias erzeugt. Wenn beispielsweise die verwendete Versorgungsspannung (V_DD) 3,3 Volt beträgt, wird die Vorspannung V_bias so eingestellt, dass etwa 1,8 Volt an einem gemeinsamen Source-Knoten der Schalttransistoren erzeugt wird. Eine Drain-Source-Gleichspannung beträgt dann nominell 3,3 Volt zu 1,8 Volt oder 1,5 Volt.
Wenn die Einrichtungsgröße der Transistoren hochskaliert wird, um den größeren Strom zu behandeln, wird die Kapazität an Ausgabeknoten groß, wenn der Ausgabesignalhub erhöht wird. Wenn alternativ Niederspannungstransistoren (z. B. 2 Volt-Transistoren) verwendet werden, wird die Spannungsbelastung von Drain zur Source hoch. Beispielsweise müssen die Schalttransistoren die Differenz zwischen den Versorgungsspannungen mit 3,3 Volt und 1,8 Volt (d. h. 1,5 Volt) plus weitere 0,5 Volt an Ausgabesignalhub (d. h. insgesamt 2 Volt) tolerieren. Wenn Versorgungsspannungstoleranzen in Betracht gezogen werden, kann die Spannungsbelastung größer als die Klassifizierung mit maximal 2 Volt der Schalttransistoren sein.
Mit Bezug nun auf 6 verwendet die DAC-Architektur 300 kaskodierte differentielle Schalter und stellt einen hohen Ausgabesignalhub bereit, wobei Niederspannungstransistoren verwendet werden. Kaskoden-Transistoren M1–M4 und M1b–M4b nutzen den Spannungsabfall gemeinsam mit den Schalttransistoren M5–M8 und M5b–M8b. Eine Kaskodenvorspannung (V_c) (d. h. eine Vorspannung der Kaskoden-Transistoren) wird typischerweise auf V_DD eingestellt, um genügend Spielraum zwischen den Transistoren des Butterfly Switch und den zwei DAC-Kernen bereitzustellen (z. B. zwischen den Transistoren M1, M5, M9 und M13; den Transistoren M2, M6, M10 und M13 und so weiter). Abgesehen von hochskalierten Breiten der Einrichtungen, um größere Ströme zu behandeln, sind die DAC-Kerne den in 4 gezeigten DAC-Kernen ähnlich.
Die in der DAC-Architektur 300 verwendeten Niederspannungstransistoren können Überspannungsbelastungen ausgesetzt sein, wenn der Chip hochfährt oder ausgeschaltet wird. Zum Beispiel kann sich beim Hochfahren die 3,3 Volt-Stromversorgung vor der 1,8 Volt-Stromversorgung stabilisieren und kann vor der 1,8 Volt-Stromversorgung an den Chip angelegt werden. Wenn die 3,3 Volt-Stromversorgung vor der 1,8 Volt-Stromversorgung angelegt wird, können die Kaskoden-Transistoren der gesamten 3,3 Volt-Versorgungsspannung ausgesetzt sein. Mehrere andere möglicherweise schädliche Bedingungen, die nachstehend erörtert sind, können beim Hochfahren, beim Ausschalten oder beim Normalbetrieb auftreten.
Mit Bezug nun auf 7 überwacht ein Schutzüberwachungsmodul 350 mehrere potentiell schädliche Bedingungen und verhindert eine Beschädigung der Niederspannungstransistoren. Zum Beispiel überwacht das Schutzüberwachungsmodul 350 n Versorgungsspannungen (z_ B. V_DD1, ..., und V_DDn), m Vorspannungsströme und/oder Vorspannungen (z. B. BIAS1, ... und BIASm) und Takte (z. B. clk, clkb), wobei n und m ganze Zahlen größer oder gleich 1 sind.
Das Schutzüberwachungsmodul 350 erzeugt ein Steuersignal (protb) mit einem ersten Zustand (z. B. niedrig), wenn beliebige der folgenden Bedingungen wahr sind: (1) Eine Versorgungsspannung liegt außerhalb eines normalen Betriebsbereichs, (2) ein Vorspannungsstrom und/oder eine Vorspannung ist/sind nicht stabilisiert oder (3) ein Takt läuft nicht. Wenn das protb-Signal festgestellt wird (z. B. auf niedrig getrieben), wird der Butterfly Switch in einen geschützten Modus versetzt und die Takte für den Chip werden in einen bekannten Zustand wie nachstehend erläutert versetzt.
Das Schutzüberwachungsmodul 350 umfasst n Versorgungsüberwachungsmodule 352-1, ..., und 352-n (zusammen die Versorgungsüberwachungsmodule 352), welche jeweils die n Versorgungsspannungen (z. B. V_DD1, ..., und V_DDn) überwachen. Jedes der Versorgungsüberwachungsmodule 352 überwacht eine andere Versorgungsspannung (z. B. 3,3 Volt, 1,8 Volt usw.) und erzeugt ein Steuersignal mit einem ersten Zustand (z. B. niedrig), wenn eine Überspannungs- oder eine Unterspannungsbedingung in einer entsprechenden Versorgungsspannung detektiert wird.
Zum Beispiel kann jedes der Versorgungsüberwachungsmodule 352 ein Steuersignal mit dem ersten Zustand erzeugen, wenn eine entsprechende Versorgungsspannung größer als ein erster Schwellenwert ist, der eine Überspannungsbedingung anzeigt, oder wenn die entsprechende Versorgungsspannung kleiner als ein zweiter Schwellenwert ist, der eine Unterspannungsbedingung anzeigt. Die Stromversorgungen, welche die Versorgungsspannungen erzeugen, können auf dem Chip (d. h. innerhalb des Chips bzw. an-chip) oder nicht auf dem Chip (d. h. außerhalb des Chips bzw. off-chip) sein.
Zusätzlich umfasst das Schutzüberwachungsmodul 350 m Vorspannungsüberwachungsmodule 354-1, ..., und 354-N (zusammen die Vorspannungsüberwachungsmodule 354), die jeweils m Vorspannungsströme und/oder Vorspannungen (z. B. BIAS1, ..., und BIASm) überwachen. Jedes der Vorspannungsüberwachungsmodule 354 überwacht einen anderen Vorspannungsstrom und/oder eine andere Vorspannung. Jedes der Vorspannungsüberwachungsmodule 354 erzeugt ein Steuersignal mit einem ersten Zustand (z. B. niedrig), wenn ein entsprechender Vorspannungsstrom und/oder eine entsprechende Vorspannung größer als ein erster Schwellenwert und/oder kleiner als ein zweiter Schwellenwert ist. Die Vorspannungsströme und/oder Vorspannungen können auf dem Chip oder außerhalb des Chips erzeugt werden.
Ferner umfasst das Schutzüberwachungsmodul 350 ein Taktüberwachungsmodul 356, das Takte überwacht. Die Takte können auf dem Chip oder außerhalb des Chips erzeugt werden. Das Taktüberwachungsmodul 356 erzeugt ein Steuersignal mit einem ersten Zustand (z. B. niedrig), wenn einer oder mehrere der Takte nicht laufen oder wenn einer oder mehrere Parameter der Takte (z. B. Frequenz, Tastverhältnis usw.) nicht innerhalb eines vorbestimmten Bereichs liegen.
Das Schutzüberwachungsmodul 350 umfasst ein kombinatorisches Logikgatter (z. B. ein UND-Gatter, ein NAND- bzw. UND NICHT-Gatter usw.), das die von den Versorgungsüberwachungsmodulen 352, den Vorspannungsüberwachungsmodulen 354 und dem Taktüberwachungsmodul 356 erzeugten Steuersignale empfängt. Das kombinatorische Logikgatter erzeugt das protb-Signal, das einen ersten Zustand (z. B. niedrig) aufweist, wenn ein beliebiges der Steuersignale den ersten Zustand (z. B. niedrig) aufweist.
Wenn beispielsweise das kombinatorische Logikgatter wie gezeigt ein UND-Gatter ist, weist das protb-Signal einen niedrigen Zustand (logisch 0) auf, wenn irgendeiner der Eingänge an das UND-Gatter einen niedrigen Zustand aufweist. Somit wird das protb-Signal festgestellt (z. B. wird auf niedrig getrieben), wenn beliebige der drei vorstehend aufgeführten Bedingungen auftreten. Mit anderen Worten wird das protb-Signal festgestellt, wenn eine Eingabe an die Versorgungsüberwachungsmodule 352, die Vorspannungsüberwachungsmnodule 354 oder das Taktüberwachungsmodul 356 nicht innerhalb eines vorbestimmten Bereichs liegt.
Wie nachstehend erläutert wird, wird das protb-Signal verwendet, um den in 6 gezeigten Butterfly Switch in einen geschützten. Modus zu versetzen. Im geschützten Modus werden die differentiellen Schalter des Butterfly Switch derart angesteuert, dass sie vor den potentiell schädlichen Bedingungen geschützt sind. Zudem setzt das protb-Signal die Takte in einen bekannten Zustand.
Mit Bezug nun auf 8 ist ein Gatetreibermodul 400, das die Schalttransistoren des Butterfly Switch von 6 im geschützten Modus ansteuert, gezeigt. Der Einfachheit halber ist nur ein Paar Schalttransistoren (M5 und M6) gezeigt. Das Gatetreibermodul 400 umfasst alle Elemente der in 4 gezeigten Gatetreiberschaltung 250. Zusätzlich umfasst das Gatetreibermodul 400 Transistoren M3 und M4, die verwendet werden, um die Schalttransistoren auf der Grundlage des protb-Signals zu schützen.
Im geschützten Modus (d. h., wenn das protb-Signal festgestellt ist (z. B. niedrig)) werden M3 und M4 beide eingeschaltet, was die Schalttransistoren des in 6 gezeigten Butterfly Switch einschaltet. Zusätzlich werden beide Phasen des Takts (clk und clkb) auf niedrig gezwungen, was bewirkt, dass Ausgaben der in 8 gezeigten Inverter hoch werden. Gates der Schalttransistoren werden von einer Schutzvorspannung V_prot angesteuert.
Das Gatetreibermodul 400 umfasst einen Schutzvorspannungsgenerator 410, der die Schutzvorspannung V_prot auf der Grundlage des protb-Signals erzeugt. Der Schutzvorspannungsgenerator 410 erzeugt die Schutzvorspannung V_prot aus einer bekannten Spannung, die aus der höheren 3,3 Volt-Versorgungsspannung abgeleitet wird. Die Schutzvorspannung V_prot steigt während des Hochfahrens gemeinsam mit der 3,3 Volt-Versorgungsspannung an.
Zusätzlich dazu, dass die Schalttransistoren und die Kaskoden-Transistoren gezwungen werden, die Versorgungsspannung (V_DD) gemeinsam zu nutzen, werden die Kondensatoren, welche das Taktsignal mit den Gates der Schalttransistoren koppeln, auf eine Spannung initialisiert, die gleich (V_DD–V_bias) ist. Das Initialisieren der Kondensatoren auf (V_DD–V_bias) schützt die Schalttransistoren, wenn der geschützte Modus beendet wird, indem das protb-Signal nicht festgestellt wird, nachdem die potentiell schädlichen Bedingungen nicht mehr existieren.
Somit stellt das Gatetreibermodul 400 einen zusätzlichen Steuerpfad zum Schutz der Schalttransistoren während beliebiger der folgenden Bedingungen bereit: Hochfahr- und Ausschaltübergänge, Taktverlustbedingung (z. B. wenn ein spannungsgesteuerter Oszillator langsam anläuft) und langsames Einschalten von Referenzschaltungen (z. B. wenn die 3,3 Volt-Stromversorgung hochgefahren ist, aber die 1,8 Volt Stromversorgung noch nicht hochgefahren ist). Die Vorspannung V_bias stabilisiert sich erst, wenn sowohl Stromversorgungen (z. B. 3,3 Volt und 1,8 Volt) als auch Referenzschaltungen hochgefahren sind und normal arbeiten (d. h. innerhalb jeweiliger spezifizierter Bereiche). Die Schutzvorspannung V_prot fährt beim Einschalten gleichzeitig mit der 3,3 Volt-Stromversorgung hoch und schützt die Schalttransistoren.
Mit Bezug nun auf 9 ist eine alternative DAC-Architektur 450 gezeigt. Wie in 6 sind die in 9 gezeigten Transistoren Niederspannungseinrichtungen. 6 und 9 unterscheiden sich wie folgt. In 6 weist jeder Schalttransistor einen zugehörigen Kaskaden-Transistor auf und die Ausgaben der Schalttransistoren werden nach dem Kaskodieren kombiniert. Im Gegensatz dazu werden in 9 Ausgabesignale der Schalttransistoren vor dem Kaskodieren kombiniert und kombinierte Ausgabesignale der Schalttransistoren laufen durch die Kaskaden-Transistoren. In 6 und 9 führt der Butterfly Switch eine Zeitverzahnung der zwei DAC-Kerne durch, um eine doppelte Aktualisierungsrate zu erreichen.
Mit Bezug nun auf 10 ist ein Modulator 500 gemäß der vorliegenden Offenbarung gezeigt. Der Modulator 500 umfasst das FPGA/ASIC 102, die DAC-Architektur 300 oder 450, das Schutzüberwachungsmodul 350, das Gatetreibermodul 400, das HF-Filter 154 und den Puffer/Verstärker 156. Das FPGA/ASIC 102, die DAC-Architektur 300/450, das Schutzüberwachungsmodul 350, das Gatetreibermodul 400, das HF-Filter 154 und der Puffer/Verstärker 156 arbeiten wie vorstehend beschrieben.
Der Modulator 500 ist nur ein Beispiel, das verwendet wird, um eine Anwendung zu veranschaulichen, bei der die Lehren der vorliegenden Offenbarung verwendet werden können. Zusätzliche Anwendungen umfassen, sind aber nicht beschränkt auf Radarsysteme, automatisierte Testgeräte (ATE) und so weiter. Andere Anwendungen werden in Betracht gezogen und werden aus der vorliegenden Offenbarung für einen Fachmann offensichtlich.
In der gesamten vorliegenden Offenbarung werden DAC-Architekturen beschrieben, die nur zwei DAC-Kerne verwenden. Die Lehren der vorliegenden Offenbarung sind jedoch auf DAC-Architekturen anwendbar, die mehr als zwei DAC-Kerne umfassen. Außerdem dienen Werte und Polaritäten, die für verschiedene Spannungen und Signalzustände verwendet sind, nur als Beispiel und andere geeignete Werte und Polaritäten können stattdessen verwendet werden. Ferner sind nur als Beispiel negative Metalloxidhalbleiter-Transistoren (NMOS-Transistoren) und/oder positive MOS-Transistoren (PMOS-Transistoren) gezeigt, und andere Transistoren (z. B. komplementäre MOS (CMOS-Transistoren)) können stattdessen verwendet werden.
Obwohl als Beispiel das Schützen von Niederspannungseinrichtungen (z. B. Schalttransistoren und Kaskoden-Transistoren) beschrieben ist, sind die Lehren der vorliegenden Offenbarung außerdem nicht nur auf das Schützen von Niederspannungseinrichtungen beschränkt. Stattdessen können Einrichtungen mit verschiedenen Spannungsklassifizierungen unter Verwendung der hier beschriebenen Schutzsysteme und Verfahren geschützt werden.
Während beispielhafte Implementierungen, die hier beschrieben sind, Butterfly Switches mit differentiellen Schaltern und Kaskoden-Transistoren beschreiben, werden Fachleute feststellen, dass die Butterfly Switches unter Verwendung der differentiellen Schalter ohne die Kaskoden-Transistoren implementiert werden können. Wenn die Kaskoden-Transistoren weggelassen werden, steuern die differentiellen Schalter in den Butterfly Switches die Ausgabe direkt an.
Die breiten Lehren der Offenbarung können in einer Vielfalt von Formen implementiert werden. Obwohl diese Offenbarung spezielle Beispiele enthält, soll der wirkliche Schutzumfang der Offenbarung daher nicht darauf beschränkt sein, da sich dem Fachmann bei einem Studium der Zeichnungen, der Beschreibung und der folgenden Ansprüche weitere Modifikationen offenbaren werden.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 6977602 [0060]

Claims

Digital/Analog-Umsetzer (DAC), umfassend: einen ersten DAC-Kern, der eine erste Ausgabe erzeugt; einen zweiten DAC-Kern, der eine zweite Ausgabe erzeugt; und einen Butterfly Switch, der Schalttransistoren und/oder Kaskoden-Transistoren enthält, wobei der Butterfly Switch die erste Ausgabe und die zweite Ausgabe selektiv mit einer Ausgabestufe des DAC verbindet.
DAC nach Anspruch 1, wobei die Schalttransistoren und die Kaskaden-Transistoren Spannungsklassifizierungen aufweisen, die niedriger als eine Versorgungsspannung der Ausgabestufe sind.
System, umfassend: den DAC von Anspruch 1; und ein Schutzmodul, das Ausgaben von einer Stromversorgung, einer Vorspannungsschaltung und/oder einem mit dem DAC verbundenen Taktgenerator empfängt, wobei das Schutzmodul die Schalttransistoren selektiv in einem geschützten Modus betreibt, wenn eine der Ausgaben nicht in einem vorbestimmten Bereich liegt.
System, umfassend: den DAC von Anspruch 1; und ein Gatetreibermodul, das eine Schutzvorspannung erzeugt, welche die Schalttransistoren so beeinflusst, dass sie in einem geschützten Modus arbeiten, wenn eine Ausgabe einer Stromversorgung, einer Vorspannungsschaltung und eines mit dem DAC verbundenen Taktgenerators nicht innerhalb eines vorbestimmten Bereichs liegt, wobei die Schutzvorspannung gleichzeitig mit einer Versorgungsspannung der Ausgabestufe ausgegeben wird.
System nach Anspruch 1, wobei die Kaskoden-Transistoren unter Verwendung einer Versorgungsspannung der Ausgabestufe beeinflusst werden.
System nach Anspruch 4, wobei das Gatetreibermodul Zustände von Taktsignalen, die an Gates der Schalttransistoren ausgegeben werden, auf einen vorbestimmten Zustand einstellt, wenn die Schalttransistoren in dem geschützten Modus arbeiten.
System nach Anspruch 4, wobei das Gatetreibermodul eine normale Vorspannung erzeugt, die zum Beeinflussen der Schalttransistoren verwendet wird, nachdem die Stromversorgung, die Vorspannungsschaltung und der Taktgenerator begonnen haben, innerhalb jeweiliger vorbestimmter Bereiche zu arbeiten.
DAC nach Anspruch 1, wobei Ausgaben der Schalttransistoren in entsprechende Kaskoden-Transistoren eingegeben werden und wobei Ausgaben der Kaskoden-Transistoren an der Ausgabestufe kombiniert werden, um eine Ausgabe des DAC zu erzeugen.
DAC nach Anspruch 1, wobei Ausgaben der Schalttransistoren kombiniert und in die Kaskoden-Transistoren eingegeben werden, und wobei Ausgaben der Kaskaden-Transistoren an der Ausgabestufe gekoppelt werden, um eine Ausgabe des DAC zu erzeugen.
DAC nach Anspruch 1, wobei eine Ausgabedatenrate des DAC das Doppelte einer Taktrate von Taktsignalen ist, die verwendet werden, um die Schalttransistoren anzusteuern, wenn verschiedene Abtastwerte gleichzeitig in den ersten DAC-Kern und den zweiten DAC-Kern eingegeben werden.
DAC nach Anspruch 1, wobei eine Ausgabe des Butterfly Switch eine nicht auf Null zurückkehrende (NRZ) Impulsantwort aufweist, wenn identische Abtastwerte in den ersten und zweiten DAC-Kern eingegeben werden.
DAC nach Anspruch 1, wobei eine Ausgabe des Butterfly Switch eine Hochfrequenz-Impulsantwort (HF-Impulsantwort) aufweist, wenn ein Abtastwert in den ersten DAC-Kern eingegeben wird und eine invertierte Version des Abtastwerts in den zweiten DAC-Kern eingegeben wird.
DAC nach Anspruch 1, wobei eine Ausgabe des Butterfly Switch eine auf Null zurückkehrende (RZ) Impulsantwort aufweist, wenn umzusetzende Abtastwerte in den ersten DAC-Kern eingegeben werden und ein festgelegter Code in den zweiten DAC-Kern eingegeben wird.