DE102009012583B4

DE102009012583B4 - Modulator

Info

Publication number: DE102009012583B4
Application number: DE102009012583A
Authority: DE
Inventors: Christoph Schwoerer
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2008-03-11
Filing date: 2009-03-11
Publication date: 2012-07-12
Anticipated expiration: 2029-03-12
Also published as: US7907029B2; DE102009012583A1; US20090231053A1

Abstract

Modulator umfassend: einen ersten Wandler (305), welcher derart ausgestaltet ist, dass er ein erstes Bit (301) entgegennimmt und einen ersten Strom, welcher eine Funktion des ersten Bits (301) ist, bereitstellt, wobei der erste Wandler ein Filter (304) umfasst, welches derart ausgestaltet ist, dass es das erste Bit (301) filtert, einen zweiten Wandler (308), welcher derart ausgestaltet ist, dass er ein zweites Bit (302) entgegennimt und einen zweiten Strom, welcher eine Funktion des zweiten Bits (302) ist, bereitstellt, und einen Mischer (314), welcher derart ausgetaltet ist, dass er einen Eingangsstrom (313), welcher einer Summe des ersten Stroms und des zweiten Stroms entspricht, und ein Frequenzsignal (315) entgegennimmt und ein Ausgangssignal (316) bereitstellt, welches eine Funktion des Eingangsstroms (313) und des Frequenzsignals (315) ist.

Description

Hintergrund der Erfindung
Modulatoren werden zur Signalübertragung in drahtlosen oder drahtgestützten Kommunikationssystemen eingesetzt. Eine der Funktionen eines Modulators ist, eine Information auf ein Trägerfrequenzsignal zu modulieren, um ein Übertragungssignal bereitzustellen. Das Übertragungssignal wird verstärkt, bevor es an einen Übertragungskanal geliefert wird.
Die EP 2 097 984 A1 offenbart einen Sender zur Übertragung eines Hochfrequenzausgangssignals, wobei mittels eines Digital-Analog-Wandlers ein digitales Signal von mehreren Bits in ein Analogsignal gewandelt wird.
Die GB 2 308 032 A beschreibt einen Multiplizierer, welcher zwei Spannungs-Strom-Wandler umfasst und ein ideales Multipliziererverhalten aufweist. Als Ausgangswert des Multiplizierers wird ein differentieller Ausgangsstrom geliefert.
Die US 4 092 639 A offenbart einen Digital-Analog-Wandler, welcher zwei Ausgangsströme bereitstellt, die zueinander komplementär sind. Der Digital-Analog-Wandler wandelt auch mehrere Bits umfassende Digitalwerte.
Die US 5 508 702 A beschreibt einen Digital-Analog-Wandler, welcher 8 Bits eingangsseitig in einen Summenstrom umsetzt, der dann wiederum in ein analoges Spannungssignal umgesetzt wird.
Bei typischen Sendern wird eine digitale Basisbandinformation, welche zu übertragen ist, zuerst durch einen Digital-Analog-Wandler (DAC („Digital Analog Converter”) in eine analoge Information gewandelt. Der DAC kann ein R-String-DAC oder ein Strom gesteuerter DAC sein. Um das Außenbandquantisierungsrauschen des DAC zu dämpfen, wird der Ausgang des DACs einem RC-Filter (RC („Resistor-Capacitor”), d. h. einem aus Widerstand und Kapazität aufgebauten Filter) bereitgestellt. Die Ausgabe des RC-Filters wird durch einen Spannungs-/Strom-Wandler in einen Strom gewandelt. Der Strom wird auf den Source-Anschluss eines multipliziererbasierten differenziellen Aufwärtsmischerpaares aufgebracht. Die Gate-Anschlüsse des Mischerpaares werden durch ein Frequenzsignal angesteuert, welches durch einen lokalen Oszillator (LO) bereitgestellt wird. Das Frequenzsignal wird derart gewählt, das es auf der gewünschten Funkfrequenz des Senders liegt. Dieser Ansatz erfordert, dass der Spannungs-/Strom-Wandler eine hohe Linearität aufweist, was zu einem erhöhten Leistungverbrauch des Senders führt. Das heißt, wenn sich die Linearitätsanforderungen für den Spannungs-/Strom-Wandler erhöhen, erhöht sich der Ruhestrom der Transistoren innerhalb des Wandlers bezüglich des modulierten Stromes. Eine hohe Linearität für den Spannungs-/Strom-Wandler ist insbesondere schwierig zu erzielen, wenn die Transistoren nicht lineare Charakteristiken aufweisen.
Zusammenfassung der Erfindung
Es die Aufgabe der vorliegenden Erfindung, die vorab beschriebenen Probleme nach dem Stand der Technik zumindest zu verringern.
Erfindungsgemäß wird diese Aufgabe durch einen Modulator nach Anspruch 1, durch einen Funkfrequenz-Digital-Analog-Wandler nach Anspruch 8 und durch ein Verfahren nach Anspruch 9 gelöst. Die abhängigen Ansprüche definieren bevorzugte und vorteilhafte Ausführungsformen der vorliegenden Erfindung.
Im Rahmen der vorliegenden Erfindung wird ein Modulator bereitgestellt, welcher mehrere 1-Bit-Digital-Analog-Wandler und einen Mischer umfasst. Dabei ist jeder Wandler derart ausgestaltet, dass er ein jeweiliges Bit aus einem digitalen Wort empfängt und einen entsprechenden Strom abhängig von dem jeweiligen Bit bereitstellt. Dabei ist die (maximale) Amplitude des jeweiligen Stromes insbesondere von der Position des entsprechenden Bits in dem digitalen Wort abhängig, wie es für den erfindungsgemäßen Digital-Analog-Wandler unten genauer ausgeführt wird. Der Modulator ist derart ausgestaltet, dass der Mischer als einen Eingangsstrom eine Summe der mehreren Ströme erhält und dass der Mischer als weitere Eingabe ein Frequenzsignal erhält. Der Mischer ist derart ausgestaltet, dass er abhängig von dem Frequenzsignal und von dem Eingangsstrom ein Ausgangssignal bereitgestellt, welches insbesondere das Frequenzsignal ist, welches mittels des Eingangsstroms von dem Mischer moduliert worden ist.
Im Rahmen der vorliegenden Erfindung wird darüber hinaus ein Digital-Analog-Wandler bereitgestellt. Der Digital-Analog-Wandler umfasst mehrere 1-Bit-Digital-Analog-Wandler, einen Addierer und einen Mischer. Jeder der 1-Bit-Digital-Analog-Wandler nimmt ein Bit eines digitalen Wortes entgegen und stellt abhängig von dem Bit einen Ausgangsstrom bereit. Dabei hängt die (maximale) Amplitude des Ausgangsstromes insbesondere von der Bitposition des jeweiligen Bits in dem digitalen Wort ab, wobei beispielsweise die (maximale) Amplitude des Ausgangsstromes, welcher das zweitwichtigste Bit repräsentiert, der Hälfte der (maximalen) Amplitude desjenigen Ausgangsstroms entspricht, welcher das wichtigste Bit repräsentiert. Die (maximale) Amplitude des Ausgangsstroms, welcher das drittwichtigste Bit repräsentiert, entspricht beispielsweise der Hälfte der (maximalen) Amplitude desjenigen Ausgangsstroms, welcher das zweitwichtigste Bit repräsentiert, usw.. Der Addierer ist zum Aufsummieren der Ausgangsströme der 1-Bit-Digital-Analog-Wandler ausgestaltet. Der Mischer moduliert ein Frequenzsignal als Funktion der von dem Addierer erhaltenen Summe der Ausgangsströme der 1-Bit-Digital-Analog-Wandler.
Im Rahmen der vorliegenden Erfindung wird schließlich ein Verfahren zur Wandlung eines digitalen Wortes in ein Frequenzsignal bereitgestellt. Dabei wird ein digitales Wort bereitgestellt, welches mindestens zwei Bit umfasst. Jedes Bit wird in einen dem Wert des jeweiligen Bits entsprechenden Strom gewandelt. Dabei hängt die (maximale) Amplitude des jeweiligen Stroms insbesondere von der Position des jeweiligen Bits in dem digitalen Wort ab, wie es vorab erläutert worden ist. Die den jeweiligen Bits entsprechenden Ströme werden aufsummiert und ein Trägerfrequenzsignal wird als Funktion der Summe dieser Ströme moduliert.
Kurze Beschreibung der Zeichnungen
Die beigefügten Figuren, welche einen Teil dieser Spezifikation darstellen, sollen ein Verständnis der vorliegenden Erfindung erleichtern. Die Figuren stellen erfindungsgemäße Ausführungsformen dar und erläutern zusammen mit der Beschreibung die Prinzipien der vorliegenden Erfindung. Anhand der folgenden detaillierten Beschreibung und zusammen mit den Figuren werden auch andere erfindungsgemäße Ausführungsformen und zahlreiche Vorteile der vorliegenden Erfindung ersichtlich. Bei den Figuren bezeichnen gleiche Bezugszeichen entsprechende gleiche Teile.
1 stellt eine erfindungsgemäße Ausführungsform eines Senders dar, welcher einen RF-DAC umfasst.
2 stellt eine erfindungsgemäße Ausführungsform eines Abschnitts des RF-DACs dar.
3 stellt eine erfindungsgemäße Ausführungsform eines Modulators dar.
4 stellt eine erfindungsgemäße Ausführungsform eines Filters dar, welcher in einem Modulator eingesetzt werden kann.
5 stellt eine erfindungsgemäße Ausführungsform eines Spannungs-/Strom-Wandlers dar, welcher in einem Modulator eingesetzt werden kann.
6 stellt eine weitere erfindungsgemäße Ausführungsform eines Spannungs-/Strom-Wandlers dar, welcher in einem Modulator eingesetzt werden kann.
7 stellt eine erfindungsgemäße Ausführungsform eines Ausgangstreiberpaars dar, welcher einen „single balanced” Mischer aufweist.
8 stellt eine erfindungsgemäße Ausführungsform eines Ausgangstreiberpaars dar, welcher einen vollständig symmetrischen Mischer aufweist, der in einem Modulator eingesetzt werden kann.
Detaillierte Beschreibung
1 stellt eine erfindungsgemäße Ausführungsform eines Senders dar, welcher einen RF-DAC (RF („Radio Frequency”), es handelt sich also um einen Funkfrequenz-DAC) aufweist. Der Sender umfasst eine Basisbandeinheit 101, welche zu übertragende Daten in der Form eines digitalen Wortes bereitstellt, welches ein oder mehr Bits umfasst. Die Daten werden einer digitalen Schnittstelle bereitgestellt, welche eine erste Signalleitung 102, eine zweite Signalleitung 103 und eine dritte Signalleitung 104 aufweist. Jede Signalleitung stellt ein Bit des digitalen Wortes bereit. Ein Bit wird über die erste Signalleitung 102 einem ersten Tiefpassfilter 105 bereitgestellt. Ein Ausgang des ersten Tiefpassfilters 105 wird einer RF-DAC-Einheit 108 bereitgestellt. Ein Bit wird über die zweite Signalleitung 103 einem zweiten Tiefpassfilter 106 bereitgestellt. Ein Ausgang des zweiten Tiefpassfilters 106 wird der RF-DAC-Einheit 108 bereitgestellt. Ein Bit wird über die dritte Signalleitung 104 einem dritten Tiefpassfilter 107 bereitgestellt. Ein Ausgang des dritten Tiefpassfilters 107 wird der RF-DAC-Einheit 108 bereitgestellt. Dabei kann irgendeine geeignete Anzahl von Signalleitungen und/oder Tiefpassfiltern eingesetzt werden, um z. B. alle Bits des digitalen Wortes der RF-DAC-Einheit 108 bereitzustellen. Die Gesamtzahl der Bits hängt also insbesondere davon ab, mit wie vielen Bits das digitale Wort dargestellt ist. Das digitale Wort kann beispielsweise 8 Bit oder 1 Byte groß sein. Die Größe des Wortes wird insbesondere abhängig von der Genauigkeit, welche zur Übertragung einer Information benötigt wird, definiert.
Bei der dargestellten Ausführungsform umfasst der Sender einen Frequenz-Synthesizer 109. Der Frequenz-Synthesizer 109 kann einen Phasenregelkreis (PLL („Pase-Locked-Loop”)), einen spannungsgesteuerten Oszillator (VCO („Voltage Controlled Oscillator”)) oder einen Ringoszillator umfassen. Der Frequenzsynthesizer 109 kann auch einen Phasensynthesizer oder einen analogen PLL oder einen digitalen PLL umfassen. Der Frequenz-Synthesizer 109 ist bei der dargestellten Ausführungsform zwischen die Basisband-Einheit 101 und die RF-DAC-Einheit 108 gekoppelt.
Die RF-DAC-Einheit 108 ist mit einem Ausgabemedium 110 gekoppelt. Bei der in 1 dargestellten Ausführungsform ist das Ausgabemedium 110 eine Antenne. Der Sender kann bei drahtlosen und drahtgestützten Anwendungen eingesetzt werden, was eine Datenübertragung per Funk einschließt. Das Ausgangsmedium 110 kann auch eine Koppelvorrichtung oder ein Kontakt sein, welcher mit einer Übertragungsleitung, wie beispielsweise einem Kupferdraht oder einem optischen Wellenleiter, verbindbar ist.
Bei der in 1 dargestellten Ausführungsform ist der Sender ein polarer Transmitter, welcher eine Polarmodulation für ein Übertragungssignal einsetzt. Die Basisband-Einheit 101 stellt als Nutzdaten eine Amplitudeninformation bereit, welche als ein digitales Wort bereitgestellt wird. Die Basisband-Einheit 101 stellt darüber hinaus eine Phaseninformation bereit, welche dem Frequenz-Synthesizer 109 bereitgestellt wird. Dabei kann die Phaseninformation dem Frequenz-Synthesizer 109 als ein digitales Wort oder als eine analoge Information bereitgestellt werden. Bei der dargestellten Ausführungsform werden die Amplitudeninformation und die Phaseninformation durch den RF-DAC 108 kombiniert. Der RF-DAC 108 umfasst mehrere Segmente, welche jeweils ein entsprechendes Bit der Amplitudeninformation entgegennehmen. Bei der dargestellten Ausführungsform erhalten alle Segmente innerhalb des RF-DAC 108 eine Ausgabe des Frequenz-Synthesizers 109. Es sind allerdings auch Ausführungsformen denkbar, wobei irgendeine geeignete Anzahl von Segmenten, welche beispielsweise von der Anzahl der Bits im digitalen Wort abweicht, eine Ausgabe des Frequenz-Synthesizers 109 entgegennehmen.
In 2 ist eine erfindungsgemäße Ausführungsform eines Segments des RF-DAC 108 dargestellt. Das Segment umfasst einen ersten Eingangsanschluss 201, welcher eine Ausgabe von einem der Tiefpassfilter 105, 106 oder 107 entgegennimmt. Das Segment umfasst einen zweiten Eingangsanschluss 202, welcher eine Ausgabe von dem Frequenz-Synthesizer 109 entgegennimmt. Darüber hinaus umfasst das Segment einen dritten Eingangsanschluss 203, welcher mit einer Versorgungsspannung V_DD gekoppelt ist.
Bei der dargestellten Ausführungsform ist der erste Eingangsanschluss 201 über einen ersten Widerstand 204 mit einem Kollektor-Anschluss eines ersten Transistors 205 gekoppelt. Ein Emitter-Anschluss des ersten Transistors 205 liegt an Masse. Der Widerstand 204 und der Kollektor-Anschluss des ersten Transistors 205 sind darüber hinaus mit einem Basis-Anschluss eines zweiten Transistors 206 gekoppelt. Ein Basis-Anschluss des ersten Transistors 205 ist über einen zweiten Widerstand 207 mit einem ersten Knoten 208 gekoppelt. Ein Emitter-Anschluss des zweiten Transistors 206 ist mit dem ersten Knoten 208 gekoppelt. Ein Kollektor-Anschluss des zweiten Transistors 206 ist mit dem dritten Eingangsanschluss 203 gekoppelt.
Bei der dargestellten Ausführungsform ist der zweite Eingangsanschluss 202 über eine erste Kapazität 209 mit einem zweiten Knoten 210 gekoppelt. Der erste Knoten 208 ist über einen dritten Widerstand 211 mit dem zweiten Knoten 210 gekoppelt. Der zweite Knoten 210 ist darüber hinaus mit einem Basis-Anschluss eines dritten Transistors 212 gekoppelt. Ein Emitter-Anschluss des dritten Transistors 212 liegt an Masse. Ein Kollektor-Anschluss des dritten Transistors 212 ist mit einem dritten Knoten 213 gekoppelt. Der dritte Knoten 213 ist über eine Induktivität 214 mit dem dritten Eingangsanschluss 203 gekoppelt. Darüber hinaus ist der dritte Knoten 213 über eine zweite Kapazität 215 mit einem Ausgangsanschluss 216 gekoppelt.
Die Funktion des Segments wird im Folgenden beschrieben. Die Ausgabe des Tiefpassfilters, welche an dem ersten Eingang 201 entgegengenommen wird, wird über den ersten Widerstand 204 in einen ersten Strom durch den ersten Transistor 205 gewandelt. Der erste Strom wird mittels des zweiten Transistors 206 in den dritten Transistor 212 kopiert. Der niederfrequente Strom durch den dritten Transistor 212 wird mit einem Signal eines lokalen Oszillators, d. h. der Ausgabe des Frequenz-Synthesizers, welche an dem zweiten Eingang 202 entgegengenommen wird, über die nichtlineare Charakteristik des dritten Transistors 212 moduliert. Die erste Kapazität 209 stellt eine Wechselspannungs-Kopplung, d. h. eine Unterdrückung eines Gleichspannungsanteils der Ausgabe des Frequenz-Synthesizers 109, sicher. Das Verhältnis zwischen der Verstärkung des ersten Transistors 205 und der Verstärkung des dritten Transistors 212 hängt von einer Gewichtung ab, welche ein entsprechendes Bit, das in das Segment eingespeist wird, in dem digitalen Wort aufweist. Das Gewicht korrespondiert mit einer Position des entsprechenden Bits in einem entsprechenden digitalen Wort.
Die Ausgaben der unterschiedlichen Segmente werden addiert, um ein Übertragungssignal des in 1 dargestellten Senders bereitzustellen. Daher werden innerhalb des RF-DAC 108 die Ausgaben der Tiefpassfilter, d. h. des ersten Tiefpassfilters 105, des zweiten Tiefpassfilters 106 und des dritten Tiefpassfilters 107, bitweise in Ströme gewandelt. Jeder dieser Ströme steuert eine gesteuerte Stromquelle an. Wenn die Stromquellen als eine Funktion des Gewichtes der entsprechenden Bits in dem digitalen Wort ausgelegt sind, repräsentiert die Summe aller Ausgaben der Segmente das digitale Signal nach einer Wandlung in ein analoges Format, und diese Summe wird auf eine Trägerfrequenz moduliert.
3 stellt eine erfindungsgemäße Ausführungsform eines Modulators dar. Der Modulator ist insbesondere ein Wandler oder Umsetzer, welcher einen oder mehrere Kanäle umfasst, wobei jeder Kanal einen oder mehrere Tiefpassfilter, einen oder mehrere DACs oder eine oder mehrere Skalierungseinheiten umfasst. Bei der dargestellten Ausführungsform umfasst der Modulator eine digitale Schnittstelle mit einem ersten Eingangsanschluss 301, einem zweiten Eingangsanschluss 302 und einem dritten Eingangsanschluss 303. Der erste Eingangsanschluss 301 ist über einen ersten Tiefpassfilter 304 und einen ersten DAC 305 mit einer ersten Skalierungseinheit 306 gekoppelt. Der zweite Eingangsanschluss 302 ist über einen zweiten Tiefpassfilter 307 und einen zweiten DAC 308 mit einer zweiten Skalierungseinheit 309 gekoppelt. Der dritte Eingangsanschluss 303 ist über einen dritten Tiefpassfilter 310 und einen dritten DAC 311 mit einer dritten Skalierungseinheit 312 gekoppelt. Dabei können die erste Skalierungseinheit 306, die zweite Skalierungseinheit 309 und die dritte Skalierungseinheit 312 als ein Stromspiegel realisiert sein, welcher einen entsprechenden Strom gemäß dem Gewicht des Bits innerhalb des digitalen Worts als einen Ausgangsstrom skaliert (oder einstellt). Insbesondere skaliert dabei die erste Skalierungseinheit 306 den Strom mit einem Verhältnis von 1:2⁰, die zweite Skalierungseinheit 309 skaliert den Strom mit einem Verhältnis von 1:2¹ und die dritte Skalierungseinheit 312 skaliert den Strom mit einem Verhältnis von 1:2ⁿ (d. h. die Amplitude des von der ersten Skalierungseinheit 306 ausgegebenen Stroms ist insbesondere um 2ⁿ größer als die Amplitude des von der dritten Skalierungseinheit 312, welche dem LSB entspricht, ausgegebenen Stroms). Die Anzahl n entspricht dabei einer Anzahl von Bits innerhalb des digitalen Worts. Die erste Skalierungseinheit 306 stellt insbesondere einen Strom bereit, welcher dem höchstwertigen Bit (MSB („Most Significant Bit”)) des digitalen Worts entspricht während die dritte Skalierungseinheit 312 einen Strom bereitstellt, welcher dem niederwertigsten Bit (LSB („Least Significant Bit”)) des digitalen Worts entspricht.
Die Ausgabe der ersten Skalierungseinheit 306, die Ausgabe der zweiten Skalierungseinheit 309 und die Ausgabe der dritten Skalierungseinheit 312 werden entsprechend zu einem Knoten 313 zusammengeführt. Der Gesamtstrom, welcher dem Knoten 313 bereitgestellt wird, ist die Summe der Ausgaben der ersten Skalierungseinheit 306, der zweiten Skalierungseinheit 309 und der dritten Skalierungseinheit 312. Der Knoten 313 ist mit einem Eingang eines Mischers 314 verbunden. Der Mischer 314 weist einen differenziellen Eingang 315 auf, welcher ein Trägerfrequenzsignal entgegennehmen kann. Der Mischer 314 moduliert den Gesamtstrom auf das Frequenzsignal und stellt an einem Ausgang 316 ein moduliertes Signal bereit. Erfindungsgemäß können auch andere geeignete Architekturen für den in 3 dargestellten Modulator eingesetzt werden. Natürlich können auch eine andere geeignete Anzahl von Bits, DACs und Skalierungseinheiten eingesetzt werden.
4 stellt eine erfindungsgemäße Ausführungsform eines Filters dar, welches in einem erfindungsgemäßen oder anderen Modulator eingesetzt werden kann. Das Filter umfasst einen ersten Eingang 401 und einen zweiten Eingang 402 (d. h. einen differenziellen Eingang). Dabei nimmt der erste Eingang 401 beispielsweise ein das jeweilige Bit repräsentierendes Signal und der zweite Eingang ein dazu komplementäres Signal entgegen. Der erste Eingang 401 ist über einen ersten Widerstand 403 und einen zweiten Widerstand 404 mit einem ersten differenziellen Eingang eines ersten Verstärkers 405 verbunden. Der zweite Eingang 402 ist über einen dritten Widerstand 406 und einen vierten Widerstand 407 mit einem zweiten differenziellen Eingang des ersten Verstärkers 405 verbunden. Ein erster differenzieller Ausgang 408 des ersten Verstärkers 405 ist über eine erste Kapazität 409 mit dem ersten differenziellen Eingang verbunden. Der erste differenzielle Ausgang 408 ist über einen fünften Widerstand 410 mit einem ersten Knoten 411 verbunden, welcher zwischen dem ersten Widerstand 403 und dem zweiten Widerstand 404 angeordnet ist. Ein zweiter differenzieller Ausgang 412 des ersten Verstärkers 405 ist über eine zweite Kapazität 413 mit dem ersten differenziellen Eingang verbunden. Der zweite differenzielle Ausgang 412 ist über einen sechsten Widerstand 414 mit einem zweiten Knoten 415 verbunden, welcher zwischen dem dritten Widerstand 406 und dem vierten Widerstand 407 angeordnet ist. Der erste Knoten 411 und der zweite Knoten 415 sind miteinander durch ein Paar von zwei Kapazitäten, welche parallel verbunden sind, gekoppelt. Der erste Verstärker 405 kann in Kombination mit den verschiedenen Rückkoppelelementen einen ersten biquadratischen Integrator ausbilden.
Bei der dargestellten Ausführungsform ist der erste differenzielle Ausgang 408 über einen siebten Widerstand 416 und einen achten Widerstand 417 mit einem dritten differenziellen Eingang eines zweiten Verstärkers 418 verbunden. Der zweite differenzielle Ausgang 412 ist über einen neunten Widerstand 419 und einen zehnten Widerstand 420 mit einem vierten differenziellen Eingang des zweiten Verstärkers 418 verbunden. Ein dritter differenzieller Ausgang 421 des zweiten Verstärkers 418 ist über eine dritte Kapazität 422 mit dem dritten differenziellen Eingang verbunden. Der dritte differenzielle Ausgang 421 ist über einen elften Widerstand 423 mit einem dritten Knoten 424 verbunden, welcher zwischen dem siebten Widerstand 416 und dem achten Widerstand 417 angeordnet ist. Ein vierter differenzieller Ausgang 425 des zweiten Verstärkers 418 ist über eine vierte Kapazität 426 mit dem vierten differenziellen Eingang verbunden. Der vierte differenzielle Ausgang 425 ist über einen zwölften Widerstand 427 mit einem vierten Knoten 428 verbunden, welcher zwischen dem neunten Widerstand 419 und dem zehnten Widerstand 420 angeordnet ist.
Der dritte Knoten 424 und der vierte Knoten 428 sind miteinander über ein Paar von zwei Kapazitäten gekoppelt, welche parallel verbunden sind. Auch der zweite Verstärker 418 kann in Kombination mit den verschiedenen Rückkoppelelementen einen zweiten biquadratischen Integrator ausbilden.
Das Filter bei der in 4 dargestellten Ausführungsform ist ein Filter vierter Ordnung, welches von zwei biquadratischen Integrator-Filtern ausgebildet wird, welche mit einer differenziellen Struktur ausgebildet sind. Natürlich können auch andere Strukturen oder Filter, wie beispielsweise Filter geringerer Ordnung, einendige oder nicht differenziell arbeitende Filter oder andere geeignete Filterstrukturen eingesetzt werden.
In 5 ist eine erfindungsgemäße Ausführungsform eines Spannungs-/Strom-Wandlers dargestellt, welcher in einem erfindungsgemäßen oder auch anderen Modulator (z. B. bei dem in 3 dargestellten) eingesetzt werden kann. Der Spannungs-/Strom-Wandler umfasst ein differenzielles Paar, welches einen ersten Eingang 501 und einen zweiten Eingang 502 aufweist. Dabei nimmt der erste Eingang 501 beispielsweise ein das jeweilige Bit repräsentierendes Signal und der zweite Eingang 502 ein dazu komplementäres Signal entgegen. Es ist auch möglich, dass die Eingänge 501, 502 mit den Ausgängen 421, 425 des Filters verbunden werden.
Der erste Eingang 501 ist mit einem Gate-Anschluss eines ersten PMOS-Transistors 503 verbunden. Ein Drain-Anschluss des ersten PMOS-Transistors 503 ist mit einer ersten Stromquelle 504 verbunden. Ein Source-Anschluss des ersten PMOS-Transistors 503 ist über einen diodenartig angeschlossenen Anreicherungstransistor 505 mit einem Masse-Anschluss verbunden. Der zweite Eingang 502 ist mit einem Gate-Anschluss eines zweiten PMOS-Transistors 506 verbunden. Ein Drain-Anschluss des zweiten PMOS-Transistors 506 ist mit einer zweiten Stromquelle 507 verbunden. Ein Source-Anschluss des zweiten PMOS-Transistors 506 ist über einen diodenartig angeschlossenen MOS-Transistor 508 mit einem Masse-Anschluss verbunden. Ein Gate-Anschluss des MOS-Transistors 508 ist mit einem Gate-Anschluss eines Stromausgabetransistors 509 verbunden. Der diodenartig angeschlossene MOS-Transistor 508 und der Stromausgabetransistor 509 bilden einen Stromspiegel aus.
Ein Source-Anschluss des Stromausgabetransistors 509 liegt an Masse während ein Drain-Anschluss des Stromausgabetransistors 509 mit einem Ausgang 510 des Wandlers verbunden ist. Der Drain-Anschluss des ersten PMOS-Transistors 503 und der Drain-Anschluss des zweiten PMOS-Transistors 506 sind über einen Widerstand 512 miteinander gekoppelt. Der erste PMOS-Transistor 503 und der zweite PMOS-Transistor 506 bilden ein differentielles Paar aus. Dabei kann das differenzielle Paar durch den Widerstand 512 degeneriert oder entartet sein.
Der Spannungs-/Strom-Wandler kann als ein Modulator ausgestaltet sein, wobei eine erste Spannung V₁ eine Ausgangsspannung des differenziellen Filters ist (V₁ liegt insbesondere zwischen dem dritten Ausgang 421 des Filters und Masse). Diese Ausgangsspannung des Filters, welcher in 4 dargestellt ist, kann auf den ersten Eingang 501 aufgebracht werden. Bei der dargestellten Ausführungsform ist eine zweite Spannung V₂ eine weitere Ausgangsspannung des differenziellen Filters (V₂ liegt insbesondere zwischen dem vierten Ausgang 425 des Filters und Masse). Dabei wird diese weitere Ausgangsspannung des Filters, welches in 4 dargestellt ist; insbesondere auf den zweiten Ausgang 502 aufgebracht. Beispielsweise kann der dritte Ausgang 421 des Filters mit dem ersten Eingang 501 und der vierte Ausgang 425 des Filters mit dem zweiten Eingang 502 verbunden sein. Wenn bei der dargestellten Ausführungsform der Kehrwert der Transkonduktanz oder der Steilheit des differenziellen Paares, d. h. wenn der erste PMOS-Transistor 503 und der zweite PMOS-Transistor 506, viel kleiner als der Widerstand R des Widerstands 512, welcher das differenzielle Paar trennt, ist/sind, kann ein Strom durch den MOS-Transistor 508 mit der folgenden Gleichung (1) abgeschätzt werden.
Dabei wird der Strom I₂ durch die zweite Stromquelle 507 bereitgestellt.
Der Strom I wird durch den Stromausgangstransistor 509 gespiegelt. Der Stromspiegel ist derart ausgestaltet, dass der Strom I als eine Funktion der Bitposition in dem digitalen Wort gewichtet ist. Wenn sich der Spannungs-/Strom-Wandler in einem Modulator-Pfad befindet, welcher dem n-ten Bit des digitalen Worts zugewiesen ist, beträgt die Skalierung 1:2ⁿ. Bei dieser Ausführungsform umfasst der Spannungs-/Strom-Wandler demnach die Skalierungseinheit des Modulators.
In 6 ist eine weitere erfindungsgemäße Ausführungsform eines Spannungs-/Strom-Wandlers dargestellt, welcher in einem erfindungsgemäßen oder anderen Modulator (z. B. in dem in 3 dargestellten Modulator) eingesetzt werden kann. Zur Vereinfachung des Verständnisses besitzen Elemente, welche dieselben Eigenschaften und dieselbe Funktion wie diejenigen aufweisen, welche in 5 dargestellt sind, dieselben Namen und Bezugszeichen, wobei auf eine wiederholende Beschreibung verzichtet wird. Die in 6 dargestellte Ausführungsform umfasst einen zweiten MOS-Transistor 601, welcher einen Gate-Anschluss aufweist, der mit dem Gate-Anschluss des diodenartig angeschlossenen MOS-Transistors 508 gekoppelt ist. Ein Source-Anschluss des zweiten MOS-Transistors 601 liegt an Masse. Ein Drain-Anschluss des zweiten MOS-Transistors 601 ist mit einem Drain-Anschluss eines dritten PMOS-Transistors 602 gekoppelt. Ein Gate-Anschluss des dritten PMOS-Transistors 602 liegt an Masse. Der Drain-Anschluss des zweiten MOS-Transistors 601 und der Drain-Anschluss des dritten PMOS-Transistors 602 sind mit einer dritten Stromquelle 603 und mit einem Source-Anschluss eines dritten MOS-Transistors 604 gekoppelt. Ein Drain-Anschluss des dritten MOS-Transistors 604 liegt an Masse. Ein Gate-Anschluss des dritten MOS-Transistors 604 ist mit einem Gate-Anschluss und einem Source-Anschluss eines vierten MOS-Transistors 605 gekoppelt. Ein Drain-Anschluss des vierten MOS-Transistors 605 liegt an Masse. Der Source-Anschluss des vierten MOS-Transistors 605 ist mit einem Drain-Anschluss eines fünften MOS-Transistors 606 gekoppelt, dessen Source-Anschluss an Masse liegt. Ein Gate-Anschluss des fünften MOS-Transistors 606 ist mit dem Gate-Anschluss und dem Source-Anschluss des diodenartig angeschlossenen Anreicherungstransistors 505 gekoppelt.
Bei dieser Ausführungsform ist der diodenartig angeschlossene MOS-Transistor 508 nicht direkt mit dem Stromausgabetransistor 509, sondern indirekt durch den Drain-Source-Pfad des dritten PMOS-Transistors 602 und einen diodenartig angeschlossenen sechsten MOS-Transistor 607 verbunden. Der sechste MOS-Transistor 607 umfasst einen Drain-Anschluss, welcher mit dem Source-Anschluss des dritten PMOS-Transistors 602 gekoppelt ist. Ein Source-Anschluss des sechsten MOS-Transistors 607 liegt an Masse. Der Drain- und der Gate-Anschluss des sechsten MOS-Transistors 607 sind mit dem Gate-Anschluss des Stromausgabetransistors 509 gekoppelt.
Bei der dargestellten Ausführungsform kann ein Strom I, welcher durch den Stromspiegel, der durch den diodenartig angeschlossenen sechsten MOS-Transistor 607 und den Stromausgabetransistor 509 ausgebildet ist, bereitgestellt wird, mit folgender Gleichung (2) bestimmt werden.
Dabei wird der Strom I₁ durch die erste Stromquelle 504, der Strom I₂ durch die zweite Stromquelle 507 und der Strom I₃ durch die dritte Stromquelle 603 bereitgestellt. Die Spannung V_n wird an dem Drain-Anschluss des ersten PMOS-Transistors 503 bereitgestellt, während die Spannung V_p an dem Drain-Anschluss des zweiten PMOS-Transistors 506 bereitgestellt wird. Wenn I₁ und I₂ gleich groß gewählt werden, lässt sich der Strom I durch folgende Gleichung (3) ausdrücken.
Der Strom I wird an dem Stromausgabetransistor 509 gespiegelt. Der Stromspiegel ist derart ausgestaltet, dass der Strom durch eine Funktion der Bitposition in dem digitalen Wort gewichtet wird. Daher beträgt die Skalierung, wenn der Spannungs-/Strom-Wandler beispielsweise in einem Modulator-Pfad dem n-ten Bit des digitalen Wortes zugewiesen ist, 1:2ⁿ. Daher umfasst der Spannungs-/Strom-Wandler bei dieser Ausführungsform die Skalierungseinheit des Modulators.
Durch das differenzielle Paar, d. h. das Paar, welches den ersten PMOS-Transistor 503 und den zweiten PMOS-Transistor 506 umfasst, ist der Ausgangsstrom insbesondere unabhängig von einem Gleichstromanteil. Der Gleichstromanteil sollte eine geeignete Größe aufweisen, um eine ausreichende Linearität für alle Ausgangsspannungen sicherzustellen, für welche durch ein Filter an dem ersten Eingang 501 und den zweiten Eingang 502 gesorgt wird. D. h. das Filter (z. B. das in 4 dargestellte Filter) soll insbesondere Spannungen und/oder Ströme über seine Ausgänge (z. B. 421 und 425) ausgeben, so dass der Gleichanteil dieser Spannungen und/oder Ströme, welche an den Eingängen 501, 502 angelegt werden, derart eingestellt ist, dass der in 5 oder 6 dargestellte Wandler in einem möglichst linearen Bereich arbeitet. Die in 6 dargestellte Ausführungsform minimiert darüber hinaus die Erzeugung von unerwünschten Oberwellen, welche während der Wandlung auftreten können.
In 7 ist eine erfindungsgemäße Ausführungsform eines Ausgangstreibers dargestellt, welcher einen so genannten „single balanced” Mischer, der in einem erfindungsgemäßen Modulator oder auch in einem anderen Modulator eingesetzt werden kann, umfasst. Der Mischer umfasst einen differenziellen Eingang mit einem ersten Eingang 701 und einem zweiten Eingang 702, welche ein Signal eines lokalen Oszillators und ein dazu komplementäres Signal des lokalen Oszillators erhalten. Dabei wird das Signal des lokalen Oszillators von einem Oszillator bereitgestellt, welcher in 7 nicht dargestellt ist. Der Oszillator kann beispielsweise ein spannungsgesteuerter Oszillator (VCO), ein digital gesteuerter Oszillator (DCO („Digital Controlled Oscillator”)), ein quarzgesteuerter Oszillator oder irgendein anderer geeigneter Frequenz-Synthesizer sein, welcher das Signal (eines lokalen Oszillators) bereitstellen kann. Der erste Eingang 701 ist mit einem Gate-Anschluss eines ersten Transistors 703 gekoppelt. Der zweite Eingang 702 ist mit einem Gate-Anschluss eines zweiten Transistors 704 gekoppelt. Ein Drain-Anschluss des ersten Transistors 703 ist mit einem Drain-Anschluss des zweiten Transistors 704 über eine erste Induktivität 705 und eine zweite Induktivität 706 gekoppelt. Ein Knoten zwischen der ersten Induktivität 705 und der zweiten Induktivität 706 ist mit einem Versorgungsspannungsanschluss 720 gekoppelt. Der Mischer umfasst einen weiteren Eingang, welcher durch einen Knoten 707 ausgebildet ist, der mit einem Source-Anschluss des ersten Transistors 703 und mit einem Source-Anschluss des zweiten Transistors 704 gekoppelt ist.
Bei der in 7 dargestellten Ausführungsform umfasst der Ausgangstreiber einen ersten Treiber 708 mit einem ersten Eingang 709. Der Ausgangstreiber umfasst darüber hinaus einen zweiten Treiber 710 mit einem zweiten Eingang 711, einen dritten Treiber 712 mit einem dritten Eingang 713 und einen vierten Treiber mit einem vierten Eingang 715. Natürlich können bei anderen erfindungsgemäßen Ausführungsformen mehr oder weniger Treiber eingesetzt werden. Bei der dargestellten Ausführungsform weisen alle Treiber einen Ausgang auf, welche jeweils mit dem Knoten 707 gekoppelt sind, um ein Gesamteingangssignal bereitzustellen, welches der Summe der Ausgangsströme, die durch die Treiber bereitgestellt werden, entspricht. Die Treiber werden entsprechend der Position des von ihnen jeweils verarbeiteten Bits gewichtet. Diese Treiber korrespondieren insbesondere mit den in 3 dargestellten Skalierungseinheiten.
Bei der dargestellten Ausführungsform umfasst der Mischer einen Ausgang 716, welcher mit dem Source-Anschluss des zweiten Transistors 702 über eine Kapazität 717 gekoppelt ist. Der Ausgang 716 ist auch mit einem Spannungsteiler gekoppelt, welcher einen ersten Widerstand 718 und einen zweiten Widerstand 719 umfasst. An dem Ausgang 716 stellt der Mischer ein hochfrequentes Signal bereit, bei welchem das Gesamteingangssignal, welches durch die Ausgangstreiber bereitgestellt wird, auf das Signal des lokalen Oszillators moduliert ist. Dieses hochfrequente Signal ist insbesondere ein Funksignal.
In 8 ist eine erfindungsgemäße Ausführungsform eines Ausgangstreibers mit einem vollständig symmetrischen („fully balanced”) Mischer dargestellt, welcher in einem erfindungsgemäßen oder einem anderen Modulator eingesetzt werden kann. Der Mischer umfasst einen parallelen Eingang (insbesondere einen differenziellen Eingang), welcher einen ersten Eingang 801 und einen zweiten Eingang 802 umfasst, welche beide derart ausgestaltet sind, dass sie ein Signal von einem lokalen Oszillator entgegennehmen. Ähnlich wie der in 7 dargestellte Mischer wird der Oszillator, welcher dieses Signal bereitstellt, in 8 nicht dargestellt. Der erste Eingang 801 ist mit einem Gate-Anschluss eines ersten Transistors 803 gekoppelt. Der zweite Eingang 802 ist mit einem Gate-Anschluss eines zweiten Transistors 804 gekoppelt. Ein Source-Anschluss des ersten Transistors 803 ist mit einem ersten Knoten 805 und mit einem Source-Anschluss eines dritten Transistors 806 gekoppelt. Ein Source-Anschluss des zweiten Transistors 804 ist mit einem zweiten Knoten 807 und einem Source-Anschluss eines vierten Transistors 808 gekoppelt. Ein Gate-Anschluss des dritten Transistors 806 ist mit einem Gate-Anschluss des vierten Transistors 808 gekoppelt. Ein Drain-Anschluss des ersten Transistors 803 ist mit einem Drain-Anschluss des vierten Transistors 808 gekoppelt. Ein Drain-Anschluss des dritten Transistors 806 ist mit einem Drain-Anschluss des zweiten Transistors 804 gekoppelt. Der Drain-Anschluss des ersten Transistors 803 ist über eine erste Induktivität 809 und eine zweite Induktivität 810 mit dem Drain-Anschluss des zweiten Transistors 804 gekoppelt. Ein Knoten, welcher zwischen der ersten Induktivität 809 und der zweiten Induktivität 810 angeordnet ist, ist mit einem Versorgungsspannungsanschluss 811 gekoppelt. Ein Gate-Anschluss des dritten Transistors 806 ist mit einem Gate-Anschluss des vierten Transistors 808 gekoppelt. Bei der dargestellten Ausführungsform umfasst der Ausgangstreiber, welcher in 8 dargestellt ist, eine differenzielle Gruppe von Treibern für jedes Bit des digitalen Wortes (d. h. insbesondere wird für jedes Bit mittels eines Treibers ein Strom und mittels eines weiteren Treibers ein dazu komplementärer Strom erzeugt). 8 stellt ein Paar eines ersten Treibers 812 und eines zweiten Treibers 813, welches mit einem Spannungs-/Strom-Wandler 814 gekoppelt ist und welches einen Strom und einen dazu komplementären Strom erhält, dar, wobei diese Ströme das LSB des zu modulierenden digitalen Wortes repräsentieren. Ein Ausgang des ersten Treibers 812 ist mit dem ersten Knoten 805 gekoppelt, und ein Ausgang des zweiten Treibers 813 ist mit dem zweiten Knoten 807 gekoppelt. 8 umfasst auch ein zweites Paar bestehend aus einem dritten Treiber 815 und einem vierten Treiber 816, welches mit einem nicht in 8 dargestellten Spannungs-/Strom-Wandler gekoppelt ist und welches einen Strom und einen dazu komplementären Strom erhält, wobei diese Ströme das nächste signifikante Bit (LSB-1) des zu modulierenden digitalen Wortes repräsentieren. Ein Ausgang des dritten Treibers 815 ist mit dem ersten Knoten 805 gekoppelt, und ein Ausgang des vierten Treibers 816 ist mit dem zweiten Knoten 807 gekoppelt. Natürlich können erfindungsgemäß noch weitere Paare von Treibern vorhanden sein, welche Ausgänge umfassen, die mit dem ersten Knoten 805 und mit dem zweiten Knoten 807 gekoppelt sind (d. h. insbesondere ein Ausgang eines Treiberpaares ist mit dem ersten Knoten 805 und der jeweils andere Ausgang des Treiberpaares ist mit dem zweiten Knoten 807 gekoppelt), was durch die Punkte auf der rechten und linken Seite der 8 dargestellt ist. Diese Paare von Treibern korrespondieren insbesondere mit den Skalierungseinheiten, welche in 3 dargestellt sind. Bei der dargestellten Ausführungsform stellen die Treiber ein Gesamtstromsignal (Gesamteingangssignal) an dem ersten Knoten 805 und ein dazu komplementäres Gesamtstromsignal an dem zweiten Knoten 807 bereit, welches jeweils der Summe der entsprechenden Ausgangsströme entspricht, welche durch die entsprechenden Treiber bereitgestellt werden.
Der Mischer umfasst einen Ausgang 817, welcher über eine Kapazität 818 mit dem Drain-Anschluss des zweiten Transistors 804 gekoppelt ist. Der Ausgang 817 ist mit einem Spannungsteiler, welcher einen ersten Widerstand 819 und einen zweiten Widerstand 820 umfasst, verbunden. Der Mischer stellt insbesondere an dem Ausgang 817 ein hochfrequentes Signal bereit, welches das Gesamteingangssignal (Gesamtstromsignal), welches durch die Ausgangstreiber bereitgestellt wird, auf das Signal des lokalen Oszillators moduliert. Das hochfrequente Signal ist dabei insbesondere ein Funksignal. Bei dem in 8 dargestellten Ausgangstreiber, handelt es sich insbesondere um einen vollständig symmetrischen („fully balanced”) Mischer. Die in 8 dargestellte Ausführungsform verstärkt im Vergleich zu dem in 7 dargestellten Ausgangstreiber die Unterdrückung des Gleichanteils der Ausgabe des lokalen Oszillators. Die dargestellte Ausführungsform kann das digitale Wort vollständig mit dem Signal des lokalen Oszillators mischen, um ein moduliertes Funksignal bereitzustellen.
Bei den vorab als MOS-Transistoren beschriebenen Transistoren handelt es sich vorzugsweise um NMOS-Transistoren. Darüber hinaus kann die Rolle der Source-Anschlüsse und Drain-Anschlüsse bei den PMOS-Transistoren in den vorab beschriebenen Ausführungsbeispielen auch vertauscht sein.
Obwohl bei den dargestellten und beschriebenen erfindungsgemäßen Ausführungsformen bipolare oder CMOS-Technologien beschrieben sind, können erfindungsgemäß auch andere geeignete Technologien eingesetzt werden. Bezüglich der verschiedenen Funktionen, welche von den vorab beschriebenen Komponenten oder Schaltungen realisiert werden, sollen Begriffe, welche verwendet werden, um solche Komponenten oder Schaltungen zu beschreiben, mit jeder Komponente oder Schaltung korrespondieren, welche die spezifizierte Funktion der beschriebenen Komponente oder Schaltung ausführt (d. h. welche funktionell äquivalent zu der beschriebenen Komponente oder Schaltung ist), auch wenn sie nicht strukturell äquivalent zu der offenbarten Struktur, welche bei den beispielhaften erfindungsgemäßen Ausführungsformen die entsprechende Funktion ausführt, ist. Der Begriff ”verbunden” ist derart zu interpretieren, dass er entweder direkt verbunden oder indirekt verbunden bedeutet. Der Begriff ”gekoppelt” soll derart interpretiert werden, dass er entweder direkt gekoppelt oder indirekt gekoppelt bedeutet. Während ein bestimmtes erfindungsgemäßes Merkmal nur bezüglich einer von mehreren erfindungsgemäßen Ausführungsformen offenbart ist, kann dieses Merkmal dennoch mit einem oder mit mehreren anderen Merkmalen anderer erfindungsgemäßer Ausführungsformen kombiniert werden, wenn es für irgendeine gegebene oder bestimmte Anwendung wünschenswert oder vorteilhaft ist.

Claims

Modulator umfassend: einen ersten Wandler (305), welcher derart ausgestaltet ist, dass er ein erstes Bit (301) entgegennimmt und einen ersten Strom, welcher eine Funktion des ersten Bits (301) ist, bereitstellt, wobei der erste Wandler ein Filter (304) umfasst, welches derart ausgestaltet ist, dass es das erste Bit (301) filtert, einen zweiten Wandler (308), welcher derart ausgestaltet ist, dass er ein zweites Bit (302) entgegennimt und einen zweiten Strom, welcher eine Funktion des zweiten Bits (302) ist, bereitstellt, und einen Mischer (314), welcher derart ausgetaltet ist, dass er einen Eingangsstrom (313), welcher einer Summe des ersten Stroms und des zweiten Stroms entspricht, und ein Frequenzsignal (315) entgegennimmt und ein Ausgangssignal (316) bereitstellt, welches eine Funktion des Eingangsstroms (313) und des Frequenzsignals (315) ist.
Modulator nach Anspruch 1, dadurch gekennzeichnet, dass das Filter ein Tiefpassfilter (304; 307) ist.
Modulator nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der erste Wandler einen Spannungs-/Strom-Wandler umfasst.
Modulator nach Anspruch 3, dadurch gekennzeichnet, dass der Spannungs-/Strom-Wandler eine Stromskalierungseinheit (306; 708; 710; 712; 714; 812; 813; 815; 816) umfasst.
Modulator nach Anspruch 4, dadurch gekennzeichnet, dass die Stromskalierungseinheit (708; 710; 712; 714; 812; 813; 815; 816) einen Stromspiegel umfasst.
Modulator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Mischer ein Gilbert-Mischer ist.
Modulator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Mischer ein vollständig symmetrischer Mischer ist.
Funkfrequenz-Digital-Analog-Wandler umfassend: einen Paralleleingang, welcher zur Aufnahme eines digitalen Wortes mit mehreren Bits (301–303) ausgestaltet ist, mehrere Spannungs-/Strom-Wandler (305; 308, 311), welche jeweils zur Aufnahme von einem der mehreren Bits (301–303) und zur Bereitstellung von einem von mehreren entsprechenden Strömen ausgestaltet sind, wobei einer der Spannungs-/Strom-Wandler (305) ein Filter (304) umfasst, welches derart ausgestaltet ist, dass es das erste Bit (301) filtert, einen Addierer, welcher die mehreren entsprechenden Ströme aufsummiert, und einen Mischer (314), welcher ein Frequenzsignal (315) als Funktion der Summe (313) der mehreren entsprechenden Ströme moduliert.
Verfahren zur Wandlung eines digitalen Wortes in ein Frequenzsignal, umfassend: Bereitstellen eines digitalen Wortes mit zumindest einen ersten Bit (301) und einem zweiten Bit (302), Wandeln des ersten Bits (301) in einen entsprechenden ersten Strom, wobei das erste Bit mittels eines Filters (304) gefiltert wird, Wandeln des zweiten Bits (302) in einen entsprechenden zweiten Strom, Aufsummieren zumindest des ersten Stroms und des zweiten Stroms, und Modulieren eines Trägerfrequenzsignals (315) als Funktion der Summe (313) des ersten Stroms und des zweiten Stroms.
Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Wandeln des ersten Bits (301) in den entsprechenden ersten Strom ein Filtern des ersten Bits (301) umfasst, und dass das Wandeln des zweiten Bits (302) in den entsprechenden zweiten Strom ein Filtern des zweiten Bits (302) umfasst.
Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass das Wandeln des ersten Bits (301) in den entsprechenden ersten Strom ein Skalieren des ersten Stroms entsprechend einer Position des ersten Bits (301) in dem digitalen Wort umfasst, und dass das Wandeln des zweiten Bits (302) in den entsprechenden zweiten Strom ein Skalieren des zweiten Stroms entsprechend einer Position des zweiten Bits (302) in dem digitalen Wort umfasst.