DE102009043079A1

DE102009043079A1 - Hocheffizienzmodulation

Info

Publication number: DE102009043079A1
Application number: DE102009043079A
Authority: DE
Inventors: Zdravko Boos
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2008-09-30
Filing date: 2009-09-25
Publication date: 2010-04-22
Also published as: US8145157B2; US20100081401A1

Abstract

Diese Offenbarung richtet sich auf Techniken zum Erhöhen der Leistungseffizienz eines Modulators.

Description

Ein Modulator ist in einer Vorrichtung zur Signalübertragung angeordnet, wie sie z. B. in Systemen zur drahtlosen oder Drahtleitungs-Kommunikation verwendet wird. Eine der Funktionen eines Modulators ist es, ein Nutzsignal zu modulieren, das eine Information darstellt, die auf ein Trägerfrequenzsignal übertragen werden soll, um ein Sendesignal zu liefern. Das Sendesignal wird verstärkt, bevor es zu einem Sendekanal geliefert wird. In dem Fall einer Basisstation eines Mobilkommunikationssystems muss der Verstärker einen Hochverstärkungsgewinn liefern.
Im Allgemeinen sind bei Mobilkommunikationssystemen diverse Modulationsschemata vorgesehen, die eine hohe Bandbreite ermöglichen, wie z. B. EDGE (enhanced data rates for GSM evolution; verbesserte Datenraten für GSM-Evolution), UMTS (universal mobile telecommunication system; universelles Mobiltelekommunikationssystem) etc. Diese Modulationsschemata liefern üblicherweise eine nichtkonstante Hüllkurve des Sendesignals. Dies kann an einer Amplitudenmodulation des Sendesignals liegen. Die Amplitudenmodulation trägt einen Teil der übertragenen Informationen. Folglich kann die Gewinnsteuerbereichsanforderung bis zu 80 dB oder mehr sein. Bei solchen Systemen ist es sehr schwierig, eine hohe Leistungseffizienz in dem gesamten dynamischen Bereich zu bewahren. Es ist weitgehend bekannt, dass auf sehr niedrigen Leistungspegeln die Effizienz auf nur wenige Prozent fällt.
Aus diesem und aus anderen Gründen besteht ein Bedarf nach der vorliegenden Erfindung.
Es ist die Aufgabe der vorliegenden Erfindung, eine Modulationsvorrichtung gemäß Anspruch 1 und einen Sender gemäß Anspruch 11 zu schaffen.
Die Aufgabe wird gelöst durch die Merkmale der unabhängigen Ansprüche. Weiterbildungen finden sich in den abhängigen Ansprüchen.
Die detaillierte Beschreibung wird Bezug nehmend auf die beiliegenden Figuren beschrieben. In den Figuren identifiziert das linke bzw. die linken Zeichen eines Bezugszeichens die Figur, in der das Bezugszeichen zuerst erscheint. Dieselben Zahlen werden durchge hend in den Zeichnungen verwendet, um auf gleiche Merkmale und Komponenten Bezug zu nehmen.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
1 ein Blockdiagramm einer Implementierung eines Systems mit einem Modulator;
2 ein Blockdiagramm einer Implementierung eines Senders, der einen HF-DAC aufweist;
3 ein Blockdiagramm einer Implementierung eines Modulators; und
4 ein Blockdiagramm einer Implementierung eines Schaltmodus-DC/DC-Wandlers.
Diese Offenbarung richtet sich auf Techniken zum Erhöhen der Leistungseffizienz eines Modulators. Genauer gesagt umfassen die Techniken die Implementierung einer Sendevorrichtung und eines Modulators. Die offenbarte Vorrichtung kann in einer Vielzahl von Kommunikationsvorrichtungen oder Systemen implementiert sein. Zum Beispiel kann eine Sendevorrichtung oder ein Modulator in Mobiltelefonen, Bassstationen etc. implementiert sein. Die nachfolgenden Systeme und Verfahren werden Bezug nehmend auf ein Mobilkommunikationssystem beschrieben; es wird jedoch darauf hingewiesen, dass die offenbarten Sendevorrichtungen und Modulatoren im Allgemeinen in jedem elektronischen Kommunikationssystem implementiert sein können.
Die hierin beschriebenen Techniken können in einer Reihe von Weisen implementiert sein. Exemplarische Umgebungen und Kontexte werden nachfolgend Bezug nehmend auf die umfassten Figuren und die weiterführende Erörterung gegeben.
Exemplarische Systeme
Ein Ausführungsbeispiel ist mit einem HF-DAC-Modulator und einem DC/DC-Wandler vorgesehen, um die Versorgungsspannung angemessen zu steuern, die in den Modulator eingegeben wird. Die Ausgangsspannung des DC/DC-Wandlers wird durch ein program mierbares Gewinnsteuerungssignal gesteuert, um eine adaptive Strom- und Leistungsversorgungsspannung über dem Ausgangssignal zu erreichen.
1 stellt ein exemplarisches System einer Vorrichtung vom Sendetyp mit einem Modulator dar. Die Sendevorrichtung umfasst eine Basisbandeinheit 101, die Daten, die übertragen werden sollen, in der Form eines digitalen Worts liefert, das ein oder mehrere Bits aufweist. Die Daten werden zu einer digitalen Schnittstelle geliefert, die die erste Signalleitung 102, eine zweite Signalleitung 103 und eine dritte Signalleitung 104 umfasst. Jede Signalleitung liefert ein Bit des digitalen Worts. Die erste Signalleitung 102 liefert das Bit zu einem ersten Tiefpassfilter 105. Ein Ausgangssignal des ersten Tiefpassfilters 105 wird zu einer Modulatoreinheit 108 geliefert. Ein Bit wird durch die zweite Signalleitung 103 zu einem zweiten Tiefpassfilter 106 geliefert. Ein Ausgangssignal des zweiten Tiefpassfilters 106 wird zu der Modulatoreinheit 108 geliefert. Ein Bit wird durch eine dritte Signalleitung 105 zu einem dritten Tiefpassfilter 107 geliefert. Ein Ausgangssignal des dritten Tiefpassfilters 107 wird zu der Modulatoreinheit 108 geliefert.
Bei verschiedenen Ausführungsbeispielen kann jede geeignete Anzahl von Signalleitungen und/oder Tiefpassfiltern verwendet werden, um mehr oder weniger Bits zu dem digitalen Wort zu der Modulatoreinheit 108 zu liefern. Bei einem Ausführungsbeispiel hängt die Gesamtanzahl von Bits von der Größe des digitalen Worts ab. Bei einem Ausführungsbeispiel hat das digitale Wort die Größe von sechs Bits oder einem Byte. Bei verschiedenen Ausführungsbeispielen ist die Größe durch die Genauigkeit definiert, die zum Übertragen von Informationen benötigt wird.
Der Modulator ist angeordnet, um Informationen auf ein Trägerfrequenzsignal zu modulieren, um das Sendesignal der Sendeeinheit zu liefern. Bei verschiedenen Ausführungsbeispielen kann die Modulatoreinheit 108 eine Digital-zu-Analog-Wandlereinheit (DAC) umfassen, um das digitale Wort, das durch die Basisbandeinheit 101 geliefert wird, in analoge Informationen umzuwandeln. Der DAC kann ein r-Reihen- oder ein Stromsteuerungs-DAC oder eine andere geeignete Implementierung eines Digital-zu-Analog-Wandlers sein. Ein Ausgangssignal des DAC wird zu einem Widerstand-Kondensator-(RC-; RC = resistor-capacitor) Filter geliefert. Die Ausgabe des RC-Filters wird in einen Strom durch einen Spannung/Strom-Wandler umgewandelt. Der Strom wird zu einer Quelle eines multiplexerbasierten Differenz-Aufwärtswandlungs-Mischerpaars geliefert. Der Modulator umfasst ferner einen lokalen Oszillator (LO). Der lokale Oszillator kann jeglicher Frequenzgenerator sein, der ein lokales Oszillationssignal oder Frequenzsignal erzeugt. Das Frequenzsignal ist ausgewählt, um auf der gewünschten Funkfrequenz der Sendeeinheit zu sein. Das Frequenzsignal ist ferner in Gates des Mischerpaars gesetzt, um das LO-Signal mit der Ausgabe des RC-Filters zu mischen.
Bei verschiedenen Ausführungsbeispielen kann der Frequenzsynthesizer 109, der in der Implementierung gezeigt ist, eine Phasenregelschleife (PLL; Phase locked loop), einen spannungsgesteuerten Oszillator (VCO; voltage controlled oscillator) oder einen Ringoszillator etc. aufweisen. Bei anderen Ausführungsbeispielen kann der Frequenzsynthesizer 109 einen Phasensynthesizer, eine Implementierung einer analogen PLL oder einer digitalen PLL aufweisen.
Jegliches andere Ausgabemedium, wie z. B. ein Kontakt zu einem Drahtleitungszugriff, kann angeordnet sein. Der Sender kann bei verschiedenen Ausführungsbeispielen bei drahtlosen, Drahtleitungs-, kabellosen oder Funkdaten-Sendeanwendungen verwendet werden. Daher kann bei verschiedenen Ausführungsbeispielen das Ausgabemedium ein Koppler oder ein Kontakt sein, der mit einem Kupferdraht oder einem optischen Wafer verbindbar ist.
2 zeigt eine Implementierung eines HF-DAC. Der HF-DAC weist den ersten Eingang 201, den zweiten Eingang 202 und einen dritten Eingang 203 auf, die unterschiedliche Bits des digitalen Worts empfangen, das durch die Basisbandeinheit erzeugt wird. Der erste Eingang 201 ist mit einem Gateanschluss eines ersten Schalttransistors 204 gekoppelt. Der zweite Eingang 202 ist mit einem Gateanschluss eines zweiten Schalttransistors 205 gekoppelt. Der dritte Eingang 203 ist mit einem Gateanschluss eines dritten Schalttransistors 206 gekoppelt. Der HF-DAC weist ferner einen vierten Eingang 207 auf, um ein lokales Oszillatorsignal zu empfangen. Der vierte Eingang 207 ist mit einem Gateanschluss eines vierten Schalttransistors 208 gekoppelt. Ein Drainanschluss des vierten Schalttransistors 208 ist mit einem Sourceanschluss des ersten Schalttransistors 204 gekoppelt. Der Sourceanschluss des vierten Schalttransistors 208 ist mit einem Masseanschluss 209 gekoppelt. Der vierte Eingang 207 ist ferner mit einem Gateanschluss eines fünften Schalttransistors 210 gekoppelt. Ein Drainanschluss des fünften Schalttransistors ist mit einem Sourceanschluss des zweiten Schalttransistors 205 gekoppelt. Wiederum ein Sourceanschluss des fünften Schalttransistors 210 ist mit dem Masseanschluss 209 gekoppelt. Der vierte Eingang 207 ist ferner mit einem Gateanschluss eines sechsten Schalttransistors 211 gekoppelt. Ein Drainanschluss des sechsten Schalttransistors 211 ist mit einem Sourceanschluss des dritten Schalttransistors 206 gekoppelt. Der Sourceanschluss des sechsten Schalttransistors 211 ist mit dem Masseanschluss 209 gekoppelt. Die Drainanschlüsse des ersten Schalttransistors 204, des zweiten Schalttransistors 205 und eines dritten Schalttransistors 206 sind miteinander an einem ersten Knoten 212 verbunden. Der erste Knoten 212 ist mit einem Ausgang 213 des Modulators gekoppelt. Der erste Knoten 212 ist ferner mit einer Leistungsversorgungsschaltungsanordnung des Modulators gekoppelt. Die Leistungsversorgungsschaltungsanordnung weist einen Leistungsversorgungsspannungseingang 214 auf. Der Leistungsversorgungseingang 214 empfängt eine Leistungsversorgungsspannung. Der Leistungsversorgungseingang 214 ist mit dem ersten Knoten 212 über einen ersten Reihen-DC/DC-Wandler 215 und einem Induktor 216 gekoppelt. Der DC/DC-Wandler 215 ist mit dem Steuersignaleingang 217 gekoppelt. Der Steuereingang 217 empfängt ein Steuersignal, das verwendet wird, um einen Operationszustand des DC/DC-Wandlers 215 zu steuern. Das Steuersignal kann ein Signal sein, wie z. B. ein programmierbares Gewinnsteuerungssignal (PGC-Signal; PGC = programmable gain control).
Die Architektur des Modulators basiert auf einem Konzept, das auch als HF-DAC bekannt ist. Der HF-DAC weist einen Satz aus Stromquellen auf, die parallel gekoppelt sind, die durch eine erste Stromquelle gebildet sind, die den ersten Schalttransistor 204 und den vierten Schalttransistor 208 aufweist. Die zweite Stromquelle weist den zweiten Schalttransistor 205 und den fünften Schalttransistor 210 auf usw. Jede Stromquelle weist einen Schalttransistor auf, der ein Bit des digitalen Worts empfängt, das die Informationen darstellt, die übertragen werden sollen. Das Bit dient entweder dazu, die Stromquelle einzuschalten oder die Stromquelle auszuschalten. Üblicherweise schaltet ein hohes Potential, das eine (logische „1”) darstellt, die Stromquelle ein. Bei verschiedenen anderen Ausführungsbeispielen können unterschiedliche Implementierungen der Schaltschaltungsanordnung angeordnet sein. Der zweite Schalttransistor 205 wird durch das Signal gesteuert, das an dem vierten Eingang 207 empfangen wird. Dieses Signal kann ein Hochfrequenzsignal sein, wie es z. B. durch einen lokalen Oszillator eines Senders geliefert wird. Die verschiedenen Ausführungsbeispiele des Hochfrequenzsignals können ein bitartiges oder ein Pulsbreitenmodulations-(PWM-; PWM = pulse width modulation) Signal sein. Mit Hilfe dieses Signals wird der zweite Schalttransistor 205 ein- oder ausgeschaltet.
Die Stromquellen sind so entworfen, dass der Strom, der durch jede Stromquelle erzeugt wird, in Bezug zu der Position des Bits in dem digitalen Wort der Informationen steht, die übertragen werden sollen. Dann können daher die Stromquellen so entworfen sein, dass ein Strom, der durch eine Stromquelle geliefert wird, in einer binären Relation zu dem Strom steht, der durch eine andere Stromquelle erzeugt wird. Dies kann erreicht werden durch Verwenden von Schalttransistoren, die unterschiedliche Kanaleigenschaften im Vergleich zu den Schalttransistoren aufweisen, die bei anderen Stromquellen des Modulators verwendet werden. Die verschiedenen Ströme, die durch die Stromquellen erzeugt werden, werden an dem ersten Knoten 212 addiert, um ein Ausgangssignal zu erzeugen, das an dem Ausgang 213 geliefert wird. Das Ausgangssignal weist einen Frequenzteil auf, der durch das Schaltsignal beigetragen wird, das an dem vierten Eingang 207 empfangen wird. Ferner hängt der Strom von dem digitalen Wort ab, das in den ersten Eingang 201, den zweiten Eingang 202 und den dritten Eingang 203 gespeist wird. Die Versorgungsspannung, die in den Leistungsversorgungseingang 214 gespeist wird, steuert die vollständige Amplitude des Ausgangssignals. Die Versorgungsspannung wird durch den DC/DC-Wandler 215 skaliert, unabhängig von dem Steuersignal, das an dem Steuereingang 217 gesendet und empfangen wird. Das Steuersignal kann ein digitales Signal sein, wie z. B. ein PTC-Signal. Daher verwendet der gezeigte Modulator die vollständige digitale Verarbeitung des Amplitudenteils des Ausgangssignals, das an dem Signalausgang 213 geliefert wird. Falls das Steuersignal ein digitales Signal ist, kann der digital gesteuerte DC/DC-Wandler 215 auf einen vorbestimmten Wert eingestellt werden, um eine maximale Effizienz des Modulators zu erreichen, da der Crest-Faktor (PRR) des Ausgangssignals im Voraus bekannt ist und ohne weiteres mit Hilfe eines digitalen Signals gesteuert werden kann. Da alle Transistoren, die bei den Modulatoren verwendet werden, bei einem Schalten verwendet werden, das ein übertriebener Zustand ist, kann der Stromverbrauch ohne weiteres mit Hilfe des PGC-Signals angepasst werden sowie mit Hilfe der HF-DAC-Architektur des Modulators, so dass die Leistungsversorgung optimal eingestellt ist und folglich eine insgesamt höhere Effizienz des Modulators erreicht wird.
3 zeigt eine andere Implementierung eines Modulators. Im Gegensatz zu dem Modulator, der in 3 beschrieben ist, zeigt der Modulator von 3 eine unterschiedliche Version des HF-DAC. Der Modulator weist einen ersten Eingang 201, einen zweiten Eingang 202 und einen dritten Eingang 203 auf, um ein digitales Wort zu empfangen, das auf ein Trägerfrequenzsignal moduliert werden soll. Der erste Eingang 201 ist mit einem ersten Schalttransistor 204 verbunden. Der zweite Eingang 202 ist mit einem zweiten Schalttransistor 205 verbunden. Der dritte Eingang 203 ist mit einem dritten Schalttransistor 206 verbunden. Der Sourceanschluss des ersten Schalttransistors 204, der Sourceanschluss des zweiten Schalttransistors 205 und der Sourceanschluss des dritten Schalttransistors 206 sind mit einem Masseanschluss 209 gekoppelt. Der Drainanschluss des ersten Schalttransistors 204, ein Drainanschluss des zweiten Schalttransistors 205 und ein Drainanschluss des dritten Schalttransistors 206 sind mit einem ersten Knoten 300 gekoppelt. Zusätzliche Schalttransistoren und Eingänge, die mit einem Gateanschluss der Schalttransistoren verbunden sind, können vorgesehen sein, um ein digitales Wort mit einer Mehrzahl von Bits von mehr als 3 zu empfangen. Dies ist durch drei Punkte in der 3 angezeigt. Die Schalttransistoren können Kanalbreiten aufweisen, die aufeinander bezogen sind, abhängig von der Position des entsprechenden Bits, das durch den jeweiligen Empfangseingang des Gateanschlusses empfangen wird, abhängig von der Position des Bits in dem digitalen Wort. Der erste Schalttransistor 204, der zweite Schalttransistor 205 und der dritte Schalttransistor 206 sind somit angeordnet, um eine Stromquelle zu liefern, die einen Strom unabhängig von einem digitalen Wort liefern, das in den ersten Eingang 201, den zweiten Eingang 202 und den dritten Eingang 203 gespeist wird. Der Strom wird an dem ersten Knoten 300 geliefert. Der erste Knoten 300 ist mit einem Sourceanschluss eines ersten Mischtransistors 301 und mit einem Sourceanschluss eines zweiten Mischtransistors 302 gekoppelt. Ein Gateanschluss des ersten Mischtransistors 301 ist mit einem ersten Niedrigoszillatorsignaleingang 303 gekoppelt. Der Drainanschluss des ersten Mischtransistors 301 ist durch eine erste Induktivität 304 mit einem DC/DC-Wandler 215 gekoppelt.
Ein Gateanschluss des zweiten Mischtransistors 302 ist mit einem zweiten Lokaloszillatorsignaleingang 305 gekoppelt. Der Drainanschluss des zweiten Mischtransistors 302 ist über die zweite Induktivität 306 mit dem DC/DC-Wandler 215 gekoppelt. Der DC/DC-Wandler 215 liefert die Versorgungsspannung zu der Mischschaltungsanordnung des Modulators. Der Drainanschluss des ersten Mischtransistors 301 ist mit einem ersten Ausgang 307 gekoppelt, und der Drainanschluss des zweiten Mischtransistors 302 ist mit einem zweiten Ausgang 308 gekoppelt.
Der DC/DC-Wandler 215 liefert die Versorgungsspannung des Modulators unabhängig von einem programmierbaren Gewinnsteuerungssignal, das an dem Gewinnsteuereingang 217 empfangen wird, und einer globalen Versorgungsspannung, die an dem Versorgungsspannungseingang 214 empfangen wird, auf analoge Weise zu der Schaltungsanordnung, die im Hinblick auf 2 beschrieben ist. Der erste Lokaloszillatorsignaleingang 303 empfängt ein Lokaloszillatorsignal, das durch einen Lokaloszillator geliefert wird, wie z. B. einen VCO, eine PLL oder eine andere Schaltungsanordnung, die ein Lokaloszillatorsignal liefert. Das zweite Lokaloszillatorsignal 305 empfängt eine inverse Version des Lokaloszillatorsignals. Das Ausgangssignal wird in unterschiedlicher Form in dem ersten Ausgang 307 und dem zweiten Ausgang 308 geliefert. Eine Modulation wird erreicht durch Steuern der Stromquelle der Mischschaltungsanordnung mit Hilfe eines digitalen Worts, das an dem ersten Eingang 201, dem zweiten Eingang 202 und dem dritten Eingang 203 empfangen wird. Der Modulator von 3 stellt eine unterschiedliche Version eines HF-DAC dar. Die Transistoren, die in der Schaltungsanordnung gezeigt sind, werden üblicherweise in einem Sättigungsmodus betrieben, jedoch können sie abhängig von unterschiedlichen Implementierungen des Ausführungsbeispiels auch in einem linearen Modus betrieben werden.
4 ist ein Blockdiagramm einer Implementierung eines Schaltmodus-DC/DC-Wandlers. Er weist einen Spannungseingang 401 auf, um eine konstante Eingangsspannung zu empfangen, z. B. eine Batteriespannung oder eine Ableitung davon. Die konstante Eingangsspannung kann durch einen Spannungsregler geliefert werden, wie z. B. eine Leistungsverwaltungseinheit, die eine rechtzeitige, konstante Spannung einer Batteriespannung liefern kann, unabhängig von einem Ladezustand der Batterie.
Der Eingang 401 ist mit einem ersten Anschluss 402 eines Transistors 403 gekoppelt. Ein zweiter Anschluss 404 des Transistors 403 ist mit einem ersten Knoten 405 gekoppelt. Der Transistor 403 weist ferner einen Steueranschluss 406 auf, der über eine Steuereinheit 407 mit einem Steuereingang 408 gekoppelt ist. Der Steuereingang 408 empfängt ein Steuersignal, wie z. B. ein programmierbares Gewinnsteuerungssignal (PGC-Signal; PGC = programmable gain control), das durch eine andere Schaltungsanordnung in einem Sender geliefert wird, der einen Modulator aufweist, oder durch eine externe Schaltungsanordnung. Das PGC-Signal umfasst Informationen über den Amplitudenteil des Ausgangssignals, so dass es anzeigt, wann und um wie viel die Ausgangsamplitude reduziert werden sollte und welcher Crest-Faktor, d. h. welches Verhältnis zwischen Leistung und Amplitude (Leistung-Amplitude-Verhältnis oder PAR; power amplitude ratio) erreicht werden sollte.
Das Steuersignal wird mit Hilfe der Steuereinheit 407 in ein Schaltsignal umgewandelt, das den Gateanschluss 406 steuert. Die Steuereinheit 407 kann als ein Pulsbreitenmodulator (PWM; pulse width modulator), als Sigma-Delta-Modulator oder ein anderer, geeigneter Signalmodulator implementiert sein, der ein rechteckiges Pulssignal liefert.
Bei einem Ausführungsbeispiel ist der Transistor 403 in einer CMOS-Technik implementiert, der erste Anschluss 402 bzw. der zweite Anschluss 404 entsprechen entweder einem Source- oder einem Drainanschluss des Transistors 403. Der Steueranschluss 406 entspricht einem Gateanschluss. Der Transistor 403 arbeitet in einem gesättigten Modus. In dem Fall, dass die Steuereinheit 407 einen Puls zu dem Steueranschluss 406 liefert, öffnet der Source-Drain-Weg des Transistors 403 sich und die Eingangsspannung 401 wird an dem ersten Knoten 405 bereitgestellt. In allen anderen Fällen ist der Source-Drain-Weg geschlossen.
Der erste Knoten 405 ist über einen Induktor 409 mit einem zweiten Knoten 410 gekoppelt. Der zweite Knoten 409 ist über einen Kondensator 411 und einen Widerstand 412 parallel zu einem Masseanschluss 413 gekoppelt. Der Masseanschluss 413 ist über eine Gleichrichterdiode 414 mit dem ersten Knoten 405 gekoppelt.
Der DC/DC-Wandler, der in 4 gezeigt ist, ist ein digital gesteuerter Boost- bzw. Lade-Wandler. Bei einer anderen, geeigneten Wandlerarchitektur können z. B. Stoßwandler, Wandler, die einen Transformator umfassen, etc. in Kombination mit einem Modulator angewendet werden. Das offenbarte System verwendet einen DC/DC-Wandler, um Leistung optimal einzustellen, die zu Transistoren geliefert wird, die in einem Modulator umfasst sind, wie z. B. in 1 gezeigt ist. Basierend auf Informationen, wie z. B. dem PGC-Signal, wird der DC/DC-Wandler auf eine Ausgangsspannung eingestellt, um eine maximale Effizienz zu erreichen. Dies kann zusätzlich verbessert werden durch Betreiben der Transistoren, die in dem Modulator umfasst sind, in einem gesättigten Modus, wodurch inhärent ein adaptiver Leistungsverbrauch des Modulators verwendet wird. Folglich wird eine insgesamt hohe Effizienz geliefert. Bei verschiedenen Ausführungsbeispielen werden die Systeme an einen Submikrometer-CMOS-Prozess angewendet.
Schlussfolgerung
Obwohl Ausführungsbeispiele für einen Leistungsverstärker mit Ausgangsleistungssteuerung in einer Sprache beschrieben wurden, die für strukturelle Merkmale und/oder Verfahren spezifisch ist, wird darauf hingewiesen, dass die angehängten Ansprüche nicht notwendigerweise auf die spezifischen, beschriebenen Merkmale oder Verfahren beschränkt sind. Stattdessen sind die spezifischen Merkmale und Verfahren als exemplarische Implementierungen für eine Hocheffizienzmodulation offenbart.

Claims

Modulationsvorrichtung, die folgende Merkmale aufweist: – einen Modulator (108), um ein Nutzsignal und ein Trägersignal zu empfangen und ein Ausgangssignal zu liefern; – einen Spannungsregler, um eine Versorgungsspannung und ein Steuersignal zu empfangen und um eine zweite Versorgungsspannung zu dem Modulator zu liefern.
Modulationsvorrichtung gemäß Anspruch 1, bei der der Spannungsregler einen DC/DC-Wandler (215) aufweist.
Modulationsvorrichtung gemäß Anspruch 2, bei der der DC/DC-Wandler (215) ein Schaltmodus-DC/DC-Wandler ist.
Modulationsvorrichtung gemäß Anspruch 2 oder 3, bei der der DC/DC-Wandler (215) digital gesteuert ist.
Modulationsvorrichtung gemäß Anspruch 4, bei der das Steuersignal ein programmierbares Gewinnsteuerungssignal (PGC-Signal) ist.
Modulationsvorrichtung gemäß einem der Ansprüche 1 bis 5, bei der der Modulator einen HF-Digital-zu-Analog-Wandler (DAC) aufweist.
Modulationsvorrichtung gemäß einem der Ansprüche 1 bis 6, bei der der Modulator einen LIN-Wandler aufweist (LINC).
Modulationsvorrichtung gemäß einem der Ansprüche 1 bis 7, bei der der Modulator einen kartesischen Modulator aufweist.
Modulationsvorrichtung gemäß einem der Ansprüche 1 bis 8, bei der der Spannungsregler eine Mehrzahl von Transistoren aufweist, um die Nutzinformationen auf dem Trägersignal zu modulieren.
Modulationsvorrichtung gemäß Anspruch 9, bei der die Mehrzahl der Transistoren konfiguriert ist, um in einem gesättigten Modus zu arbeiten.
Sender, der folgende Merkmale aufweist: – einen HF-DAC mit einer Mehrzahl von Transistoren, die konfiguriert sind, um in einem gesättigten Modus zu arbeiten; – einen adaptiven Versorgungsspannungsgenerator, um eine Versorgungsspannung zu dem HF-DAC zu liefern; und – einen Eingang, um ein programmierbares Gewinnsteuerungssignal (PGC) zu empfangen, das mit dem adaptiven Versorgungsspannungsgenerator gekoppelt ist; wobei der adaptive Versorgungsspannungsgenerator durch das programmierbare Gewinnsteuerungssignal (PGC) gesteuert ist.