CN110138389B - 一种多路内插时域交织电流源开关的数模转换器 - Google Patents

一种多路内插时域交织电流源开关的数模转换器 Download PDF

Info

Publication number
CN110138389B
CN110138389B CN201910262479.9A CN201910262479A CN110138389B CN 110138389 B CN110138389 B CN 110138389B CN 201910262479 A CN201910262479 A CN 201910262479A CN 110138389 B CN110138389 B CN 110138389B
Authority
CN
China
Prior art keywords
switch
module
output
current source
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910262479.9A
Other languages
English (en)
Other versions
CN110138389A (zh
Inventor
刘马良
朱海鹏
朱樟明
杨银堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201910262479.9A priority Critical patent/CN110138389B/zh
Publication of CN110138389A publication Critical patent/CN110138389A/zh
Application granted granted Critical
Publication of CN110138389B publication Critical patent/CN110138389B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明公开了一种多路内插时域交织电流源开关的数模转换器，包括：电流源模块，用于提供恒定电流；多级多通道内插开关模块，电连接所述电流源模块，用于接收并处理多路开关码信号得到待输出信号；输出模块，电连接所述多级多通道内插开关模块，用于接收并处理所述待输出信号得到DAC输出信号。本发明提供的多路内插时域交织电流源开关DAC，结构精简，应用灵活，通过多级多通道内插开关模块和交叉输出结构完成多路内插结构，实现了较低输入速率和较低时钟频率情况下的超高速宽频带输出。

Description

一种多路内插时域交织电流源开关的数模转换器
技术领域
本发明属于电子电路技术领域，具体涉及一种多路内插时域交织电流源开关的数模转换器。
背景技术
数模转换器(Digital to analog converter，英文缩写：DAC)是一种将数字信号转换为模拟信号(以电流、电压或电荷的形式)的装置。作为重要的接口电路，DAC被广泛应用在音频和图像信号处理、通信系统与工业控制等众多领域。随着微电子技术飞速发展和5G通讯技术商用落地，对数据传输的效率与性能有了更高的要求。因此，设计超高速宽频带高性能的DAC具有重大的现实意义和研究价值。
传统DAC一般采用两种方法来提高数据的传输速率。其一是采用多路复用MUX模块实现多路输入(MUX-DAC)来提高数据传输速率；其二是选用多通道数据内插电路将多路差分信号进行内插以提高数据总体传输速率。
但是，两种方法都需要为多路采样时钟提供精准的高速时钟同步和相位匹配，这样就限制了DAC最高转换速率与输出带宽。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种多路内插时域交织电流源开关的数模转换器。本发明要解决的技术问题通过以下技术方案实现：
一种多路内插时域交织电流源开关的数模转换器(DAC)，包括：
电流源模块(1)，用于向数模转换器提供电流；
多级多通道内插开关模块(2)，电连接所述电流源模块(1)，用于接收并处理多路开关码信号得到待输出信号；
输出模块(3)，电连接所述多级多通道内插开关模块(2)，用于接收并处理所述待输出信号得到DAC输出信号。
在本发明的一个实施例中，还包括预编码模块(4)，电连接所述多级多通道内插开关模块(2)，用于接收DAC多通道输入信号并与特定时钟信号进行“与”运算得到所述开关码信号。
在本发明的一个实施例中，所述多级多通道内插开关模块(2)包括串联设置的至少两级开关单元，所述至少两级开关单元的输入端连接所述预编码模块，所述至少两级开关单元输出端连接输出模块。
在本发明的一个实施例中，所述多级多通道内插开关模块(2)的每级开关均包括多组差分对管。
在本发明的一个实施例中，还包括电连接于所述差分对管漏端的支路电流。
在本发明的一个实施例中，所述输出模块(3)的晶体管均采用具有厚栅氧工艺的MOS管。
在本发明的一个实施例中，所述输出模块(3)采用交叉结构进行输出。
本发明的有益效果：
1、本发明在DAC电流源开关单元中嵌入多通道内插结构，无需额外的MUX模块和专用电路，结构精简，设计新颖；
2、本发明以多路较低输入速率和在较低时钟频率的情况下实现了超高速电流舵DAC，得到宽频带输出；
3、本发明采用多路内插时域交织技术能够减小开关切换过程引起的非线性，提高开关动态性能；
4、本发明有普通/混合这两种工作模式，能够合成第一奈奎斯特区或第二奈奎斯特区内的高质量宽带信号，应用更加灵活，适合多种应用场景和不同传输需要。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种新型多路内插时域交织电流源开关DAC的分模块结构示意图；
图2是本发明实施例提供的一种新型多路内插时域交织电流源开关DAC的总体结构示意图；
图3是本发明实施例提供的新型多路内插时域交织电流源开关DAC的电路实例图；
图4是本发明实施例提供的输入信号与时钟信号预编码示意图；
图5是本发明实施例提供的新型多路内插时域交织电流源开关DAC的优化电路图；
图6是本发明实施例提供的普通模式下的控制信号时序图；
图7是本发明实施例提供的混合模式下的控制信号时序图；
图8是本发明实施例提供的正弦输出普通模式和混合模式DAC的输出波形对比图；
图9是本发明实施例提供的正弦输出普通模式和混合模式DAC的滚降特性对比图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1是本发明实施例提供的一种新型多路内插时域交织电流源开关DAC分模块结构示意图；
本发明所提供的多路内插时域交织电流源开关的数模转换器(DAC)，包括：
电流源模块(1)，用于向数模转换器提供电流；
多级多通道内插开关模块(2)，电连接所述电流源模块(1)，用于接收并处理开关码信号得到待输出信号；
输出模块(3)，电连接所述多级多通道内插开关模块(2)，用于接收并处理所述待输出信号得到DAC输出信号。
在本实施例中，多路内插时域交织电流源开关的数模转换器还包括预编码模块(4)，用于接收DAC多通道输入信号并与特定时钟信号进行“与”运算得到所述开关码信号。请参见图2，图2是本发明实施例提供的一种新型多路内插时域交织电流源开关DAC的总体结构示意图；
下面以四通道输入信号和两级开关为例来对本发明进行详细说明。
请参见图3，图3是本发明实施例提供的新型多路内插时域交织电流源开关DAC的电路实例图。
在本实施例中，预编码模块(4)包括四通道输入信号和两个特定时钟信号。其中，CH1、CH2、CH3、CH4为四通道输入信号，CLK5G_1和CLK5G_2为特定时钟信号。请参见图4，图4为本发明实施例提供的输入信号与时钟信号预编码示意图。四通道输入信号CH1、CH2、CH3、CH4及其反相信号
Figure BDA0002015727960000051
与时钟信号CLK5G_1、CLK5G_2及其反相信号
Figure BDA0002015727960000052
进行“与”门运算，产生8路开关码信号，DIN1、DIN2、DIN3、DIN4及其互补信号
Figure BDA0002015727960000053
Figure BDA0002015727960000054
这8路开关码信号作为输入连接多级多通道内插开关模块(20)。
在本实施例中，电流源模块(1)包括两个电流源(Is)，均连接多级多通道内插开关模块(2)。电流源(Is)可采用共源共栅电流源，为提高电流源精度，也可采用校准电流源DAC或其他电流源结构。
在本实施例中，多级多通道内插开关模块(2)包括两级开关单元。
第一级开关单元为两组四开关(Quad-Switching，QS)单元(21)，每组四开关单元由两个差分对管组成，每个差分对管由两个性能参数相同的N型MOS晶体管组成。
预编码模块产生的8路开关码信号作为第一级开关单元8个晶体管的栅极输入信号，并控制这8个晶体管的导通或关断。晶体管的源极接电流源(Is)，漏极作为输出接口连接第二级开关单元。
在同一时刻，两组四开关单元中，均只有一个开关导通，其余三个开关关断，电流源电流从导通晶体管的支路通过。
第二级开关单元为两组归零(Return-to-Zero，RZ)开关单元(22)，接在第一级开关单元与输出模块之间，由性能参数相同的NM1和NM2、NM3和NM4、NM5和NM6、NM7和NM8这四组N型MOS差分对管组成。特定时钟信号CLK10G及其互补信号
Figure BDA0002015727960000055
控制归零开关模块8个晶体管的导通或关断,表现为CLK10G作为NM1、NM4、NM6和NM7的栅极输入信号，
Figure BDA0002015727960000056
作为NM2、NM3、NM5和NM8的栅极输入信号。在CLK10G为高电平、
Figure BDA0002015727960000057
为低电平时，NM1导通并开启电流到OUT+输出端的支路，NM4导通并开启电流到OUT-输出端的支路，NM6和NM7由于源极与电源相连虽然也导通但不影响电流输出，NM2、NM3、NM5和NM8截止；在CLK10G为低电平、
Figure BDA0002015727960000061
为高电平时，NM5导通并开启电流到OUT+输出端的支路，NM8导通并开启电流到OUT-输出端的支路，NM2和NM3由于源极与电源相连虽然也导通但不影响电流输出，NM1、NM4、NM6和NM7截止。
在本实施例中，多路内插时域交织电流源开关的数模转换器还包括电连接于差分对管漏端的8个支路电流(Ibleed)。请参见图5，图5是本发明实施例提供的新型多路内插时域交织电流源开关DAC优化电路图。8个支路电流(Ibleed)对称连接在各MOS差分对管的漏极，保证了MOS差分对管漏端电压在开关高频切换时几乎不变，并且可以有效抑制晶体管寄生电容充放电效应，进一步提升DAC性能。
在本实施例中，输出模块(3)对接收到的待输出信号进行去噪处理，然后利用交叉结构进行DAC输出。输出模块(3)作为两级开关的后级，由四个具有厚栅氧工艺的MOS管Q1～Q4组成，四个MOS管的栅极连接栅极电压VB3，四个MOS管的漏极交叉连接构成双端差分输出OUT+与OUT-，其中Q1和Q3的漏极连接OUT+输出，Q2和Q4的漏极连接OUT-输出。
在本实施例中，输出模块采用交叉输出的结构，这种交叉输出结构配合前面的多级多通道内插开关实现了多路内插时域交织，能够减小开关切换过程引起的非线性，提高开关动态性能，从而提高了数据的传输速率。此外，输出模块晶体管采用厚栅氧工艺，可以隔离噪声，具有提升DAC的输出阻抗和改善频率特性的作用。
请参见图6，图6是本发明实施例提供的普通模式下的控制信号时序图。在普通模式下，预编码模块的时钟信号CLK5G_2相比时钟信号CLK5G_1延迟1/4时钟周期；输入信号CH2、CH3、CH4分别相对输入信号CH1延后1/4时钟周期、1/2时钟周期、3/4时钟周期。
输入信号与时钟信号进行“与”运算产生的8路开关码为DIN1、DIN2、DIN3、DIN4、
Figure BDA0002015727960000071
这8路开关码控制2个四开关模块的各个晶体管导通与关断，对应的8组逻辑表达式如下：
DIN1＝CH1·CLK5G_1；DIN2＝CH2·CLK5G_2；
Figure BDA0002015727960000072
Figure BDA0002015727960000073
Figure BDA0002015727960000074
时钟信号CLK10G与
Figure BDA0002015727960000075
控制2个归零开关模块的各个晶体管导通与关断，其时钟周期是预编码模块时钟周期的一半，即归零开关模块时钟频率为预编码模块时钟频率的2倍。四路输入信号CH1、CH2、CH3、CH4以4倍输入速率依次紧凑在OUT+端传输；四路输入信号的反相信号
Figure BDA0002015727960000076
以4倍输入速率依次紧凑在OUT-端传输。四路并行输入转换为串行内插输出，DAC输出信号为四路并行输入信号的4倍内插紧凑传输形式。
在本实施例中，时钟信号CLK5G_1可选为5GHz方波信号，CLK5G_2由CLK5G_1延时50ps(也就是1/4时钟周期)得到。4路输入信号CH1、CH2、CH3、CH4的传输速率为5GSPS。时钟信号CLK10G与
Figure BDA0002015727960000077
为10GHz方波信号。那么输出信号OUT+与OUT-的传输速率则为20GSPS，是输入速率的4倍。
由此可见，本发明以多路较低输入速率和在较低时钟频率的情况下实现了超高速输出。
需要说明的是，输入信号和时钟信号的频率不限于这一情况，选用其他频率同样可以实现本发明设计方案。
请参见图7，图7是本发明实施例提供的混合模式下的控制信号时序图。与普通模式不同的是，四通道输入信号CH1、CH2、CH3、CH4中的CH2、CH4变为其反相形式。输入信号与时钟信号进行预编码“与”运算产生的8路开关码为DIN1、DIN2、DIN3、DIN4、
Figure BDA0002015727960000081
混合模式下这8路开关码对应的逻辑表达式如下：
Figure BDA0002015727960000082
Figure BDA0002015727960000083
Figure BDA0002015727960000084
Figure BDA0002015727960000085
输入信号CH1、反相输入信号
Figure BDA0002015727960000086
输入信号CH3、反相输入信号
Figure BDA0002015727960000087
以4倍输入速率依次紧凑在OUT+端传输，反相输入信号
Figure BDA0002015727960000088
输入信号CH2、反相输入信号
Figure BDA0002015727960000089
输入信号CH4以4倍输入速率依次紧凑在OUT-端传输。DAC的输出信号为并行输入信号的异相内插紧凑传输，输出信号波形变为混频形式。
在本实施例中，以正弦输出为例进行普通模式和混合模式对比说明。
请参见图8和图9，图8是本发明实施例提供的正弦输出普通模式和混合模式DAC的输出波形对比图，图9是本发明实施例提供的正弦输出普通模式和混合模式DAC的滚降特性对比图。由图可见，普通模式下，DAC能够合成第一奈奎斯特区内的高质量宽带信号，输出有效带宽相比混合模式有显著展宽；混合模式下DAC能够合成第二奈奎斯特区内的高质量宽带信号，输出有效带宽相比普通模式有显著展宽。在实际应用时，可用二选一的触发方式在普通/混合两种模式间自由切换。
本发明提供的多路内插时域交织电流源开关DAC结构精简，应用灵活，通过多级多通道内插开关模块和交叉输出结构完成多路内插结构，实现了较低输入速率和较低时钟频率情况下的超高速宽频带输出。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (6)

1.一种多路内插时域交织电流源开关的数模转换器，其特征在于，包括：
电流源模块(1)，用于提供恒定电流；
多级多通道内插开关模块(2)，电连接所述电流源模块(1)，用于接收并处理多路开关码信号得到待输出信号；
输出模块(3)，电连接所述多级多通道内插开关模块(2)，用于接收并处理所述待输出信号得到DAC输出信号；
预编码模块(4)，电连接所述多级多通道内插开关模块(2)，用于接收DAC多通道输入信号并与特定时钟信号进行“与”运算得到所述开关码信号；
其中，所述多级多通道内插开关模块(2)包括第一级开关单元(21)和第二级开关单元(22)，所述第一级开关单元(21)为两组四开关单元，每组四开关单元包括两个差分对管，每个差分对管包括两个N型MOS管，所述预编码模块(4)产生的8路开关码信号作为所述第一级开关单元(21)的8个晶体管的栅极输入信号，以控制该8个晶体管的通断；
所述第二级开关单元(22)包括两组归零开关，其包括分别由NM1和NM2、NM3和NM4、NM5和NM6、NM7和NM8组成的四组差分对管；特定时钟信号连接晶体管NM1、NM4、NM6和NM7的栅极，该特定时钟信号的互补信号连接NM2、NM3、NM5和NM8的栅极，以控制所述第二级开关单元(22)的8个晶体管的通断。
2.根据权利要求1所述的多路内插时域交织电流源开关的数模转换器，其特征在于，所述多级多通道内插开关模块(2)包括串联设置的至少两级开关单元，所述至少两级开关单元的输入端连接所述预编码模块，所述至少两级开关单元输出端连接输出模块。
3.根据权利要求2所述的多路内插时域交织电流源开关的数模转换器，其特征在于，所述多级多通道内插开关模块(2)的每级开关均包括多组差分对管。
4.根据权利要求3所述的多路内插时域交织电流源开关的数模转换器，其特征在于，还包括电连接于所述差分对管漏端的支路电流。
5.根据权利要求1所述的多路内插时域交织电流源开关的数模转换器，其特征在于，所述输出模块(3)的晶体管均采用具有厚栅氧工艺的MOS管。
6.根据权利要求1所述的多路内插时域交织电流源开关的数模转换器，其特征在于，所述输出模块(3)采用交叉结构进行输出。
CN201910262479.9A 2019-04-02 2019-04-02 一种多路内插时域交织电流源开关的数模转换器 Active CN110138389B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910262479.9A CN110138389B (zh) 2019-04-02 2019-04-02 一种多路内插时域交织电流源开关的数模转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910262479.9A CN110138389B (zh) 2019-04-02 2019-04-02 一种多路内插时域交织电流源开关的数模转换器

Publications (2)

Publication Number Publication Date
CN110138389A CN110138389A (zh) 2019-08-16
CN110138389B true CN110138389B (zh) 2021-08-10

Family

ID=67569183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910262479.9A Active CN110138389B (zh) 2019-04-02 2019-04-02 一种多路内插时域交织电流源开关的数模转换器

Country Status (1)

Country Link
CN (1) CN110138389B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107689792A (zh) * 2017-09-15 2018-02-13 北京华大九天软件有限公司 一种高线性低电压相位内插电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8493257B2 (en) * 2009-01-29 2013-07-23 Nippon Telegraph And Telephone Corporation Current-switching cell and digital-to-analog converter
US8498086B2 (en) * 2010-06-04 2013-07-30 Maxim Integrated Products, Inc. High speed digital-to-analog converter with low voltage device protection
US8674866B2 (en) * 2012-06-21 2014-03-18 Broadcom Corporation Interleaved return-to-zero, high performance digital-to-analog converter
CN106253906A (zh) * 2015-06-06 2016-12-21 硅实验室公司 具有改进性能的用于数字模拟转换的装置和相关方法
CN105141314B (zh) * 2015-08-31 2018-08-03 西安电子科技大学 二次混频rf-dac结构
EP3568917A4 (en) * 2017-01-12 2020-11-04 Jariet Technologies, Inc. FLOW CONTROLLING DIGITAL-ANALOG CONVERSION SYSTEMS

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107689792A (zh) * 2017-09-15 2018-02-13 北京华大九天软件有限公司 一种高线性低电压相位内插电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"14位高速高精度CMOS数模转换器研究";钱子桁;《中国优秀硕士学位论文全文数据库 信息科技辑》;20170315;I135-1149 *

Also Published As

Publication number Publication date
CN110138389A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
US6909390B2 (en) Digital-to-analog converter switching circuitry
US8493257B2 (en) Current-switching cell and digital-to-analog converter
US6977602B1 (en) Wide band digital to analog converters and methods, including converters with selectable impulse response
CN110679081A (zh) 采用非线性大小的rf-dac、多相驱动器和过驱动电压控制的固有线性的数字功率放大器
CN106341134B (zh) 具有局部交错和重采样的数模转换器
CN109672444B (zh) 一种多通道时钟交织的超高速数模转换器
Bhide et al. An 11 GS/s 1.1 GHz bandwidth interleaved ΔΣ DAC for 60 GHz radio in 65 nm CMOS
CN102223148B (zh) Ad转换器
TW200941952A (en) Delta-sigma digital to analog converter and digital to analog conversion method
Oh et al. A 6-bit 10-GS/s 63-mW 4x TI time-domain interpolating flash ADC in 65-nm CMOS
CN110138389B (zh) 一种多路内插时域交织电流源开关的数模转换器
TWI411233B (zh) 數位類比轉換裝置
CN107689792B (zh) 一种高线性低电压相位内插电路
EP1453206B1 (en) Switching DAC pulse encoding circuit
JP6648902B2 (ja) マルチ状態スイッチモード電力増幅器システムおよびそれらの動作方法
US7098829B2 (en) Digital to analog conversion
CN111900991B (zh) 适用于超高速dac的动态复位双边沿开关驱动电路及方法
CN102545905B (zh) 数模转换器
CN210431392U (zh) 模数转换器电路
KR20040099887A (ko) 새로운 글리치 에너지 억제 회로와 새로운 2차원적 전류셀스위칭 순서를 이용한 10비트 디지털/아날로그 변환기
CN112311398A (zh) 一种dds数字信号生成速率翻倍的方法及系统
Balasubramanian et al. Architectural trends in GHz speed DACs
TW201902129A (zh) 數位類比轉換電路及其數位類比轉換方法
CN102394652B (zh) 电流型数模转换器
RU2510979C1 (ru) Цифроаналоговый преобразователь

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant