CN102223148B - Ad转换器 - Google Patents

Ad转换器 Download PDF

Info

Publication number
CN102223148B
CN102223148B CN201110097707.5A CN201110097707A CN102223148B CN 102223148 B CN102223148 B CN 102223148B CN 201110097707 A CN201110097707 A CN 201110097707A CN 102223148 B CN102223148 B CN 102223148B
Authority
CN
China
Prior art keywords
circuit
switch
analog
differential amplifier
switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110097707.5A
Other languages
English (en)
Other versions
CN102223148A (zh
Inventor
汉斯·文德卫尔
贝里·A·J·巴特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics America Inc
Original Assignee
Integrated Device Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Device Technology Inc filed Critical Integrated Device Technology Inc
Publication of CN102223148A publication Critical patent/CN102223148A/zh
Application granted granted Critical
Publication of CN102223148B publication Critical patent/CN102223148B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0663—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using clocked averaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

模数转换通过采样输入电压和对采样电压的AD转换来实现。在采样保持电路中，响应采样输入电压在差分放大器的第一和第二输出之间产生差分放大器输出电压。通过使用第一或第二开关来连接差分放大器的一个输出或另一个输出到AD转换电路中的电路节点，选择转换极性。这些从差分放大器的两个输出到AD转换电路的同一电路节点的开关，在使第一和第二开关的选定之一导通之前，均被同时导通。这样，无须用于此目的的专用开关，放大器输出电压被重置。

Description

AD转换器
技术领域
本发明涉及具有采样保持电路和模数转换器的电子电路。
背景技术
时间依赖模拟信号的时间离散模数转换包括通过采样保持电路在实质上离散的时间点上对模拟信号的采样和通过模数转换器对采样模拟信号的处理以转换它们为数字值。
这样的电路可以以多种方式优化。高速率转换可以通过对不同时间点的采样的并行转换来实现。因为转换所需的时间比连续采样之间的最小可能时间长，这可以通过采样保持电路和多个模数转换器之间的多路输出选择器完成。当使用差分电路时，偏移量影响可以通过信号斩波等消除，即当以不同的极性施加信号时进行转换。采样间的干扰可以通过重置电路中不同处理时间点的信号之间的电压来消除。
斩波和多路输出选择在时间离散数模转换中的应用在文章“ACMOS 15-bit 125-MS/s Time Interleaved ADC With Digital BackgroundCalibration”中描述，所述文章由Zwei-Mei Lee等所著，发表在IEEEJournal of Solid State circuits第42卷，第10期，第2149-2160页。这篇文章讨论了模数转换器(ADC)的偏移量校准。使用了差分电路，其在采样保持电路中具有差分放大器，以及具有差分输入的ADC。开关连接采样保持电路到交替的转换通道。
斩波器切换差分放大器和通道的差分输入之间的连接的极性。差分放大器的每一个输出经过斩波器的第一和第二开关耦合到差分输入的每一个。第一和第二开关交替导通，以反转从放大器到ADC电路的耦合的极性。Zwei-Mei Lee等提出以伪随机的方式在正常操作期间进行此操作，以使从ADC的输出确定偏移值成为可能，其可以用来做偏移的校正。Zwei-Mei Lee等通过并联的差分ADC电路将这一点与时间交织转换结合，可选地连接采样保持电路的差分放大器到不同的ADC转换流水线。
在数字输出前面，电路典型地包含一个或多个采样电容器以保持信号的模拟电压。采样保持电路可以包含差分放大器以在不影响采样电容器上的采样电压的情况下驱动模数转换电路的输入。例如可以使用运算放大器，其在采样保持电路的保持状态被激活以从采样电容器复制电荷到转换电路的另外一个采样电容器。
放大器重置例如在文章“a 3-V 340mW 14-b 75Msample/s CMOSADC With 85-dB SFDR at Nyquist Input”中描述，所述文章由WenhuaYang等所著，发表于IEEE Journal of Solid State Circuits第36卷，第12期，第1931-1936页。放大器重置降低了采样间的干扰，并且其改进了放大器输出电压的控制。提供了连接到采样保持电路的差分放大器的输入和输出的开关，其设置为导通以重置电路中的电压。这能够使在操作的保持状态有更多的可预测的稳定时间，并且通常当电压从标准中值开始时可以更快地稳定。然而，差分放大器形成了电路的功率消耗的主要贡献者之一，因为对于每一个新的采样时间点，必须以高速率供应新的充电电流到它的电容负载。差分放大器的负载使操作放慢了。
发明内容
加速具有模数转换器的电子电路的操作是本发明的目的之一。
提供了根据权利要求1的电子电路，其包含采样保持电路、模数转换器和能够使采样保持电路中的差分放大器的选定输出耦合到模数转换器的电路节点的开关，用于执行具有可选择极性的模数转换。电路节点可以是模数转换器的内电路节点或者是输入电路节点。提供了控制电路，其控制开关以提供无源状态和转移状态，其中控制电路分别不使任何开关导通和使选定的一个开关导通。另外，控制电路提供短路状态，在所述短路状态，控制电路使从差分放大器的输出到模数转换器电路的相同电路节点的两个开关均同时导通。这样，无须要求直接在差分放大器的输出之间的大开关，重置差分放大器的输出是可能的。
在实施例中，其中多个模数转换器并联使用，选定极性的差分放大器的输出连接到交替的模数转换器的电路节点，可以通过使从差分放大器的输出到交替的模数转换电路的相同电路节点的两个开关同时导通提供短路状态。通过交替地使用不同的开关以短路差分放大器的输出，实现了模数转换的最小干扰。
在实施例中，其中使用了具有接收差分信号的差分电路节点的模数转换器，可以通过并联的两个差分电路节点在短路状态实现短路。这样，提高了最大可能操作速度。
在实施例中，其中采样保持电路包含耦合在差分放大器的输出和它的输入之间的反馈开关，具有耦合到反馈开关的输入的输出的控制电路，所述控制电路配置为在使反馈开关非导通时应用短路状态。因此，降低了采样间的干扰。
在实施例中，不提供直接耦合差分放大器的第一和第二输出的开关。因此，差分放大器的电容性负载将降到最小。
在实施例中，提供了执行模数转换的方法，所述方法包含：
-采样输入电压；
-在差分放大器的第一和第二输出之间响应采样输入电压产生差分放大器输出电压；
-选择转换极性；
-根据选定的转换极性，使从差分放大器的第一输出到模数转换电路的电路节点的第一开关或从差分放大器的第二输出到模数转换电路的电路节点的第二开关导通；
-在使第一和第二开关的选定之一导通之前，使第一和第二开关两个均同时导通；
这样，使用为极性反转提供的开关，实现差分放大器的输出之间的短路电流，而无须为了支持这种短路电流的目的而提升差分放大器的电容性负载。
附图说明
采用下列附图，从典型实施例的描述中，这些和其它目的和优点方面将是显而易见的。
图1描述了时间离散模数转换电路；
图2描述了控制信号的时序图；
图3描述了控制电路。
具体实施方式
图1描述了时间离散模数转换电路，包含了采样保持电路10，多路输出选择电路12，控制电路14，第一和第二模数转换链16a，b和中间采样电容器17a-d。典型的，多路输出选择电路12和中间采样电容器17a-d是模数转换链的一部分。所述电路可以包括多个这样的并列的链。采样保持电路10具有用于接收输入信号以被采样的输入11a，b和耦合到多路输出选择电路12的输入的输出。第一和第二模数转换链16a，b具有耦合到多路输出选择电路12的输出的电路节点。中间采样电容器17a-d从模数转换链16a，b和多路输出选择电路12之间的连接耦合到参考接线端。控制电路14具有耦合到采样保持电路10的控制输入、多路输出选择电路12和第一和第二模数转换链16a，b的输出。
在工作中，控制电路14控制采样保持电路10在输入11a，b处采样信号电压，并且传输采样电压到采样保持电路10的输出。多路输出选择电路12中的开关可以作为模数转换链的第一级的输入开关，并且中间采样电容器17a-d是第一级的采样电容器。控制电路14控制多路输出选择电路12在挑选的极性下交替供给输出电压到第一和第二模数转换链16a，b的电路节点，以实现斩波。第一和第二模数转换链16a，b转换接收到的信号为数字表示。
图2描述了来自控制电路14的控制信号的时序图。第一波形21描述了基本的采样时钟时序，定义了连续的采样周期，其中下降沿定义了采样时间点。第二波形22定义了第一和第二模数转换链16a，b之间的交替。
图1描述了采样保持电路10的实施例，其中这个电路包含第一和第二采样电容器100a，b，差分放大器102，第一和第二输入开关104a，b，第一和第二反馈开关106a，b和第一和第二参考开关108a，b。第一和第二采样电容器100a，b的每一个具有第一接线端和第二接线端。控制电路14具有耦合到输入开关104a，b的控制输入、反馈开关106a，b和参考开关108a，b的输出。
第一和第二输入开关104a，b分别耦合在第一和第二采样电容器100a，b的第一接线端和采样保持电路10的输入11a，b中相应的一个之间。第一和第二反馈开关106a，b分别耦合在第一和第二采样电容器100a，b的第一接线端和差分放大器102的输出中相应的一个之间。实现了负反馈，差分放大器102具有从它的输入到输出的负增益，所述输入和输出经过采样电容器100a，b和反馈开关106a，b耦合。第一和第二参考开关108a，b耦合在第一和第二采样电容器100a，b的第二接线端和参考节点109之间。另外，提供可选的另一个开关，其直接耦合在第一和第二采样电容器100a，b的第二接线端之间并且通过控制电路14控制。
在工作中，采样保持电路10交替工作在第一和第二状态。在第一状态，采样电容器100a，b的第一接线端通过输入开关104a，b导通连接到输入11a，并且第二接线端通过参考开关108a，b导通连接到参考节点109。反馈开关106a，b被设置为非导通。因此，采样电容器100a，b根据输入信号而充电。可以利用晶体管的导电沟道实现开关，晶体管的控制电极作为开关控制输入。应当理解的是，在上下文中，导通的和非导通的指由这样的开关晶体管实现的导通的程度。
在第二状态，采样电容器100a，b的第一接线端通过反馈开关106a，b导通连接到差分放大器102的输出。参考开关108a，b和输入开关104a，b设置为非导通的。作为结果，由于先前在第一状态由输入信号充电，在第二状态，第二接线端处的电压等于差分放大器102的输出节点处的电压加上采样电容器100a，b上的电压。差分放大器102用作运算放大器，其使其差分输入电压为零，从而在它的输出节点之间的电压差异必须等于采样电容器100a，b上的电压之间的差异。
图2描述了对于输入开关104a，b和反馈开关106a，b的控制信号23，24的时序。实现输入开关104a，b和反馈开关106a，b之间的先断后合(break before make)关系。参考开关108a，b基本上与输入开关104a，b同相控制，但是它们更优选地在输入开关104a，b之前的一小段导引时间间隔内为非导通。这里“一小段”意味着比输入开关104a，b和反馈开关16a，b的断开和闭合之间的时间短。
图1描述了多路输出选择电路12的实施例，所述多路输出选择电路12在其输出处耦合到多对电路节点120a，b，每一对电路节点120a，b连接到相应的一个模数转换链路16a，b。提供了中间采样电容器对17a，b，17c，d，每一个中间采样电容器17a-d其第一接线端耦合到相应的一个电路节点120a，b。每一对中间采样电容器17a，b保持用于相应的一个模数转换链16a，b的采样电压。
多路输出选择电路12包含开关124的多个组121a，b，每一个用于相应的一个模数转换链16a，b。开关的每一个组121a，b包含开关124的第一和第二对122a，b，122c，d。第一组121a中的第一对122a的开关124耦合在采样保持电路10的输出和对于第一模数转换链16a的多路输出选择电路12的第一和第二电路节点120a，b之间。第一组121a的第二对122b的开关124耦合在采样保持电路10的输出和对于第一模数转换链16a的多路输出选择电路12的第二和第一电路节点120a，b之间，相比较于第一对122a的开关124成十字交叉。在第二组121b中提供对于第二模数转换链16b的相似的开关连接。
控制电路14具有耦合到对122a-d的组121a，b的开关124的控制输入的输出。此外，提供参考开关126a，b，其耦合中间采样电容器17a-d的第二接线端到参考节点。进一步，可以提供开关，耦合在对于同样的模数转换链16a，b的中间采样电容器17a，b的第二接线端之间。
在工作中，开关124的对122a-d的组121a，b执行许多功能。第一功能包括通过交替的激活第一和第二组121a，b中的开关，以交替方式，提供到第一和第二模数转换链16a，b和中间采样电容器17a-d在它们的输入处的连接。第二功能包括通过激活组121a，b的第一对122a，122c或第二对122b，122d的开关，转换这些连接的极性以实现斩波。第三功能包括短路状态，其中从同一组121a，b中的不同对122a，b，122c，d到同一电路节点120a，b的开关被设置为同时导通，从而在短路状态采样保持电路10的输出经过多路输出选择电路12的一对电路节点120a，b被短路。
图2描述了来自控制电路14的控制信号26a，b的时序，所述控制信号26a，b用于开关124的对122a，b的组121a，开关124的对122a，b的组121a耦合到第一模数转换链16a，b和中间采样电容器17a，b的电路节点120a，b。可以区分短路状态、转移状态和无源状态。在短路状态，提供控制信号26a，b，使组121a中的对122a，b的两个均导通(对于组121a中的对122a，b的控制信号均是高电平)。在转移状态，只有组中的开关124的对122a，b之一被设置为导通，从而使每一个采样保持电路10的输出耦合到多路输出选择电路12的不同输出节点10a，b。依赖所需的极性，第一对122a被设置为导通且第二对122b被设置为非导通，或第二对122b被设置为导通且第一对122a被设置为非导通。在无源状态，组121a的开关124的对122a，b均设置为非导通。
提供对于第二组121b的控制信号27a，b，其类似于对于第一组121a的控制信号26a，b，除了它们在相位上有移位，从而第二组的短路状态和转移状态发生在第一组的无源状态，反之亦然。
可以看到，通过在短路状态和转移状态期间均提供对于组121a的开关124的对122a的高控制信号，和只在短路状态期间提供对于组121a的开关124的其它对122b的高控制信号，控制电路14提供了短路状态和正常工作状态的序列。控制电路14使短路状态与采样保持电路10的工作状态相符合，其中输入开关104a，b是导通的，并且反馈开关106a，b是非导通的。因此，放大器输出电压变得相等。
当对于模数转换链，位于采样保持电路10和多路输出选择电路12的电路节点120a，b之间的反转极性连接是必需时，组中开关对的角色将互换。只在对于正常极性的短路状态被设置为导通的开关对，在短路状态和转移状态期间均被设置为导通，在对于正常极性的短路状态和转移状态均被设置为导通的其它开关对，只在短路状态被设置为导通。
控制电路14使转移状态在采样保持电路的反馈开关106a，b是导通的状态期间内持续。因此，差分放大器102在此状态为中间采样电容器17a，b充电。控制电路14使参考开关126a，b基本上在短路状态和转移状态的序列期间导通。更优选地，控制电路14使参考开关126a，b在序列之前的一小段导引时间间隔内为非导通，其类似于在采样保持电路10中的参考开关的一小段导引时间间隔。
控制电路14使到第一和第二模数转换链16a，b的电路节点120a的短路状态和转移状态的序列交替。这样，在其它链中的电压不会被干扰。
更优选地，不提供直接耦合在差分放大器102的输出之间的开关。当输出被短路时，这通常通过至少一个电路节点120a，b经过开关124到那些输出节点来完成。因此，差分放大器的的输出的电容器性负载保持最小，其提升了最大可能的电路速率。在另一个实施例中，在输出之间使用了一个小的附加开关，例如为了有助于短路，开关124承担了经过电路节点120a，b的短路电流的至少一半。因为附加开关可以保持很小，这也允许了提升最大可能的输出速率。
图3描述了控制电路14的一个实施例，包含了第一和第二脉冲整形电路30a，b，除法器34，第三和第四脉冲整形电路36a，b和AND门38a-d。控制电路14具有时钟输入31和极性选择输入39。时钟输入31耦合到除法器34和第一和第二脉冲整形电路30a，b，在转换之后耦合后者。第一脉冲整形电路30a具有耦合到输入开关104a，b(未示出)和参考开关108a，b(未示出)的控制输入的输出，前者经由可选的延时电路。第二脉冲整形电路30b具有耦合到反馈开关106a，b(未示出)的控制输入的输出。脉冲整形电路30a，b设计为在开始动作之前提供中断。脉冲整形电路可以包含一个AND门，例如具有一个直接耦合到脉冲整形电路30a的输入的输入和另外一个经由延时电路的输入，AND门的输出形成脉冲整形电路的输出。
除法器34具有通过AND门38a-d耦合到多路输出选择电路12中的不同组中的开关对的控制输入的相反相位输出。每一个除法器输出耦合到AND门38a-d的第一和第二个的第一输入，所述AND门具有耦合到组121a，d中的开关对122a-d的开关124的控制输入的输出。AND门38a-d的第二输入耦合到极性选择输入39，对于同一组中的开关对的AND门38a-d接收互相相反的逻辑电平的极性选择信号。AND门38a-d的输出耦合到开关组中的开关的控制输入对。控制电路10可以包含另一个电路(未示出)以产生对于模数转换链16a，b(未示出)的控制信号。
在此实施例的操作中，控制电路14实现了图2中所示的控制信号。然而，应意识到，许多不同的实施例也可以用于实现类似的信号。
虽然已经描述了具有两个模数转换链16a，b的实施例，应当理解的是，更多的链可以并列使用。因此更多的时间可用于模数转换。在此情况下，控制电路可以配置为对于每一个不同的模数转换链以循环方式连续提供短路状态和转移状态的序列。在实施例中，可以使用单一模数转换链，其中信号分离电路12只需要提供极性反转且不用提供到不同的链的切换。在此情况下，开关对的同样的组在短路状态总是设置为导通。然而，在此情况下，多路复用的输出采样速率限制为模数转换链的转换速率。
虽然已经描述了模数转换链16a，b具有差分输入的实施例，可选的可以使用具有单端输入的模数转换链16a，b。在此示例中，开关124的对122a-d的每一个可被单一开关124取代，从而每一个组121a，d包含从模数转换链16a，b的单端输入到差分放大器102的两个输出的开关。
在此实施例中，差分放大器102的输出之间的短路可以通过组中的单一开关实现。在另一个实施例中，当模数转换链16a，b具有差分输入时，也可以实现类似的短路。在此实施例中，只有组121a，b的每一个对122a-d的开关124之一需要在短路状态设置为导通，其它的设置为非导通，选择开关从而到相应的模数转换链16a的相同输入的开关124被同时设置为导通。
然而，在短路状态，在组的每一对中的两个开关同时导通具有优势，即在中间采样电容器上的电荷在短路状态也变得相等，这降低了采样间干扰的风险而无需附加开关。
虽然通过示例描述了采样保持电路的一个可能的实施例，应当理解的是，可以使用其他采样保持电路。例如，可以使用由Wenhua Yang所著的文章的图2a中披露的电荷分配电路。在这里，采样保持电路具有电容器的两个串联布置，所述电容器具有在耦合到差分放大器的输入的串联布置中的电容器之间的内部节点。在电荷分配电路中，差分放大器具有反馈开关，其从它的输出耦合到串联布置和控制电路，以使反馈开关处于保持状态。在保持状态，差分放大器利用串联布置上的电压驱动并列的中间采样电容器上的电压，使其等于内部节点的电压。在此实施例中，可以使用如多路选择输出电路12的多路选择电路，以提供到不同的转换电路的连接之间的切换、用于斩波的极性反转和在反馈开关为非导通的时间间隔内短路放大器输出。
通过本领域的技术人员在实践所主张的发明中，从附图、披露文件和附加权利要求的学习中，能够理解和实现对披露的实施例的其它变化。在权利要求中，词语“包含”并不排除其他元件和步骤。在互相不同的从属权利要求中叙述的某些措施并不意味着，这些措施的组合不能用来获益。权利要求中的任何参考符号不应解释为限制发明的范畴。

Claims (8)

1.一种电子电路，包含：
-采样保持电路(10)，包含具有第一和第二输出的差分放大器(102)，用于输出所述第一和第二输出之间的差分放大器输出电压；
-模数转换器(16a，b)；
-第一和第二开关(124)，分别耦合在模数转换器(16a，b)的电路节点(120a，b)和差分放大器(102)的第一和第二输出之间；
-控制电路(14)，具有耦合到第一和第二开关(124)的控制输入的输出，控制电路(14)配置为产生在第一和第二开关(124)的控制输入处的控制信号，所述在第一和第二开关(124)的控制输入处的控制信号定义了短路状态、转移状态和无源状态，在短路状态使第一和第二开关(124)同时导通，在转移状态使第一和第二开关(124)中选定的一个导通并且另一个非导通，在无源状态使第一和第二开关(124)两个均非导通。
2.根据权利要求1所述的电子电路，包含另一个模数转换器(16a，b)、分别耦合在所述另一个模数转换器(16a，b)的电路节点(120a，b)与放大器(102)的第一和第二输出之间的第三和第四开关(124)，控制电路(14)配置为产生在第三和第四开关(124)的控制输入处的控制信号，所述在第三和第四开关(124)的控制输入处的控制信号交替定义了当应用无源状态到第三和第四开关(124)时对于第一和第二开关(124)的短路状态和转移状态的第一序列，以及当应用无源状态到第一和第二开关(124)时对于第三和第四开关(124)的短路状态和转移状态的第二序列。
3.根据权利要求1或2所述的电子电路，其中模数转换器(16a，b)具有差分电路节点(120a，b)，差分电路节点(120a，b)包含所述电路节点(120a，b)和另一个电路节点(120a，b)，用于接收所述电路节点(120a，b)与所述另一个电路节点(120a，b)之间的差分信号，所述电子电路包含第一组开关(121a)，第一组开关(121a)包含开关(124)的第一和第二对(122a，b)，第一和第二对(122a，b)分别包含所述第一和第二开关(124)、和分别耦合在模数转换器(16a，b)的所述另一个电路节点(120a，b)与差分放大器(102)的第二和第一输出之间的另一第一和第二开关(124)，控制电路(14)配置为使在第一对(122a)中的开关(124)一起导通和非导通，并且使在第二对(122b)中的开关(124)一起导通和非导通。
4.根据权利要求1或2所述的电子电路，其中采样保持电路(10)包含耦合在差分放大器(102)的输出和它的输入之间的反馈开关(106a，b)，控制电路(14)具有耦合到反馈开关(106a，b)的输入的输出，控制电路(14)配置为当使反馈开关(106a，b)非导通时应用短路状态。
5.根据权利要求1或2所述的电子电路，不包含从差分放大器(102)的第一输出直接连接到差分放大器(102)的第二输出的开关。
6.一种实现模数转换的方法，包含：
-对输入电压采样；
-响应采样输入电压，在差分放大器(102)的第一和第二输出之间产生差分放大器输出电压；
-选择转换极性；
-根据选定的转换极性，使从差分放大器(102)的第一输出到模数转换电路(16a，b)的电路节点(120a，b)的第一开关(124)或从差分放大器(102)的第二输出到模数转换电路(16a，b)的电路节点(120a，b)的第二开关(124)导通；
-在使第一和第二开关(124)中选定的一个导通之前，使第一和第二开关(124)均同时导通。
7.根据权利要求6所述的方法，包含：对于第一和第二模数转换电路(16a，b)，使第一和第二模数转换电路(16a，b)的电路节点(120a，b)与差分放大器(102)的第一和第二输出之间的第一和第二开关(124)的中选定的一个交替导通，并且当使到电路节点(120a，b)的第一和第二开关中选定的一个导通时，使第一和第二模数转换电路(16a，b)之一导通，在使到电路节点(120a，b)的第一和第二开关中选定的一个导通之前，使到电路节点(120a，b)的第一和第二开关(102)均导通。
8.根据权利要求6或7所述的方法，其中，当差分放大器(102)的第一和第二输出被彼此短路时，经由到模数转换电路(16a，b)的一个或多个电路节点(120a，b)的一个或多个开关(124)，或经由到与模数转换电路并行操作的一个或多个其它模数转换电路(16a，b)的一个或多个电路节点(120a，b)的一个或多个开关(124)，将第一和第二输出始终完全短路。
CN201110097707.5A 2010-04-15 2011-04-14 Ad转换器 Active CN102223148B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP10160085.6 2010-04-15
EP10160085A EP2378668B1 (en) 2010-04-15 2010-04-15 AD converter

Publications (2)

Publication Number Publication Date
CN102223148A CN102223148A (zh) 2011-10-19
CN102223148B true CN102223148B (zh) 2014-05-28

Family

ID=42727610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110097707.5A Active CN102223148B (zh) 2010-04-15 2011-04-14 Ad转换器

Country Status (3)

Country Link
US (1) US8350743B2 (zh)
EP (1) EP2378668B1 (zh)
CN (1) CN102223148B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9582451B2 (en) * 2013-02-01 2017-02-28 Infineon Technologies Ag Receiver architecture
GB201305473D0 (en) 2013-03-26 2013-05-08 Ibm Sampling device with buffer circuit for high-speed adcs
CN104779956A (zh) * 2015-03-31 2015-07-15 苏州固基电子科技有限公司 一种差分信号耦合模数装置
EP3151245B8 (en) * 2015-10-01 2019-10-23 Rohde & Schwarz GmbH & Co. KG Sampling device
CN106452448A (zh) * 2016-10-20 2017-02-22 湘潭芯力特电子科技有限公司 一种带斩波的开关电容积分器
CN107449986B (zh) * 2017-08-30 2023-08-29 中国地质大学（武汉） 一种多功能虚拟仪器及其数据处理端
TWI645682B (zh) * 2017-10-25 2018-12-21 瑞昱半導體股份有限公司 可彈性切換候選電容的取樣保持放大器
US20240007769A1 (en) * 2020-12-11 2024-01-04 Sony Semiconductor Solutions Corporation Pixel circuit and solid-state imaging device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1890882A (zh) * 2003-12-02 2007-01-03 Atmel格勒诺布尔公司 快速模数转换器
CN101662283A (zh) * 2008-12-30 2010-03-03 香港应用科技研究院有限公司 用作逐次逼近模数转换器和数模转换器的两用比较器/运算放大器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008142486A1 (en) * 2007-05-18 2008-11-27 Nokia Corporation Analogue-to-digital converter
JP4349445B2 (ja) * 2007-07-10 2009-10-21 ソニー株式会社 フラッシュ型ａｄ変換器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1890882A (zh) * 2003-12-02 2007-01-03 Atmel格勒诺布尔公司 快速模数转换器
CN101662283A (zh) * 2008-12-30 2010-03-03 香港应用科技研究院有限公司 用作逐次逼近模数转换器和数模转换器的两用比较器/运算放大器

Also Published As

Publication number Publication date
EP2378668B1 (en) 2013-03-27
EP2378668A1 (en) 2011-10-19
CN102223148A (zh) 2011-10-19
US8350743B2 (en) 2013-01-08
US20110254717A1 (en) 2011-10-20

Similar Documents

Publication Publication Date Title
CN102223148B (zh) Ad转换器
US6456220B1 (en) Analog-to-digital converter for processing differential and single-ended inputs
US6967611B2 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
CN109728818A (zh) 用于高速和交错的adc的跟踪和保持电路
US6362770B1 (en) Dual input switched capacitor gain stage
US7307572B2 (en) Programmable dual input switched-capacitor gain stage
CN105281773B (zh) 用于多信道取样sar adc的系统及方法
US8624635B2 (en) Sensor circuit for concurrent integration of multiple differential signals and operating method thereof
US20080198053A1 (en) Current-Steering Type Digital-To-Analog Converter
US20060164279A1 (en) Sample and hold apparatus
CN110750231B (zh) 一种面向卷积神经网络的双相系数可调模拟乘法计算电路
US10274544B2 (en) Route switching circuit and voltage detection device
CN101931410B (zh) 用于管线模拟数字转换器的1-位单元电路
CN106357269B (zh) 一种用于高速时间交织模数转换器中的输入缓冲器
DE60205909D1 (de) Hochgeschwindigkeits-, hochauflösender und energiesparender analog-/digitalwandler mit asymmetrischem eingang
JP2010519810A5 (zh)
US20190020351A1 (en) Capacitive successive approximation analog-to-digital converter
TWI763228B (zh) 具有隨機化的時間交錯式類比數位轉換器與訊號轉換方法
US7154423B2 (en) Successive approximation A/D converter comparing analog input voltage to reference voltages and a comparator for use therein
CN100483948C (zh) 数/模转换器，显示驱动器及显示器
US20100176977A1 (en) Area-Efficient Analog-to-Digital Converter
US7969343B2 (en) Successive approximation analog-digital converter circuit using capacitance array
KR20160080650A (ko) 채널 간 오프셋 부정합을 최소화하는 시간 인터리빙 구조의 파이프라인 sar adc
KR20120005962A (ko) 가변 분해능을 갖는 단일 스테이지 순환 아날로그-디지털 컨버터에서의 전류 감소
CN104656524A (zh) 多通道同步采样保持电路与数字采样电路、继电保护装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: INTEGRATED DEVICE TECHNOLOGY CO.

Free format text: FORMER OWNER: NXP B.V.

Effective date: 20121226

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121226

Address after: American California

Applicant after: Integrated Device Tech

Address before: Holland Ian Deho Finn

Applicant before: Koninkl Philips Electronics NV

C14 Grant of patent or utility model
GR01 Patent grant