JP4349445B2 - フラッシュ型ad変換器 - Google Patents
フラッシュ型ad変換器 Download PDFInfo
- Publication number
- JP4349445B2 JP4349445B2 JP2007180793A JP2007180793A JP4349445B2 JP 4349445 B2 JP4349445 B2 JP 4349445B2 JP 2007180793 A JP2007180793 A JP 2007180793A JP 2007180793 A JP2007180793 A JP 2007180793A JP 4349445 B2 JP4349445 B2 JP 4349445B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- input
- voltage
- amplifiers
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45188—Non-folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45302—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45396—Indexing scheme relating to differential amplifiers the AAC comprising one or more switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
- H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
- H03M1/204—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators
- H03M1/205—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators using resistor strings for redistribution of the original reference signals or signals derived therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
Description
11 サンプルホールド回路
12 基準電圧発生回路
13 第1の増幅器群
14 第1補間回路
15 第2の増幅器群
16 第2補間回路
17 比較器群
18 エンコーダ
19 タイミング発生器
A1 第1増幅器
A2 第2増幅器
A3 第3増幅器
CMP1,2 比較器
SW1 第1のスイッチ
SW2 第2のスイッチ
SW3 第3のスイッチ
SW4 第4のスイッチ
Claims (5)
- 複数の基準電圧を発生する基準電圧発生器と、
前記基準電圧発生器が発生する各基準電圧と入力信号の電圧との差電圧をそれぞれ増幅する複数の増幅器を有する第1の増幅器群と、
入力する前記基準電圧のレベルが互いに近接する前記増幅器の出力電圧間を補間した電圧をそれぞれ増幅する複数の増幅器と、前記第1の増幅器群の各増幅器の出力電圧をそれぞれ増幅する複数の増幅器とを有する第2の増幅器群と、を備え、
前記第1の増幅器群の各増幅器は、カスコード接続された複数のトランジスタの組からなる差動対を有する差動増幅器であり、前記差動対を構成する前記複数のトランジスタのカスコード接続部同士を短絡する第1のスイッチを有し、
前記第2の増幅器群の各増幅器は、少なくとも2つのトランジスタからなる差動対を有する差動増幅器であり、前記差動対の入力部間を短絡する第2のスイッチを有し、
前記第1のスイッチ及び第2のスイッチを所定周期の制御クロックによって開閉制御することを特徴とするフラッシュ型AD変換器。 - 前記第2の増幅器群の出力電圧を補間する複数の抵抗と、
前記複数の抵抗により補間した電圧を入力する複数の比較器と、前記第2の増幅器群の各増幅器の差動出力電圧をそれぞれ入力する複数の比較器とを有する比較器群と、を備え、
各前記比較器における入力部間を短絡する第3のスイッチを設け、
前記第3のスイッチを前記制御クロックによって開閉制御することを特徴とする請求項1に記載のフラッシュ型AD変換器。 - 前記第2の増幅器群の増幅器は、カスコード接続された複数のトランジスタの組からなる差動対を有する差動増幅器であり、前記差動対を構成する前記複数のトランジスタのカスコード接続部同士を短絡する第4のスイッチを有し、
前記第4のスイッチを前記制御クロックによって開閉制御することを特徴とする請求項1又は請求項2に記載のフラッシュ型AD変換器。 - 前記入力信号の電圧を一定期間ホールドしてそのホールド電圧を前記第1の増幅器群の各増幅器に入力するホールドモードと、前記入力信号の電圧をホールドせずに前記第1の増幅器群の各増幅器に入力するトラックモードと、を有するサンプルホールド回路をさらに備え、
各前記スイッチは、前記サンプルホールド回路が前記トラックモードのときに短絡モードとなるように前記制御クロックによって制御されることを特徴とする請求項1〜3のいずれか1項に記載のフラッシュ型AD変換器。 - 前記サンプルホールド回路は、前記基準電圧発生器、前記第1の増幅器群及び第2の増幅器群と共に同一の半導体基板上に集積されていることを特徴とする請求項4に記載のフラッシュ型AD変換器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007180793A JP4349445B2 (ja) | 2007-07-10 | 2007-07-10 | フラッシュ型ad変換器 |
US12/140,803 US7649486B2 (en) | 2007-07-10 | 2008-06-17 | Flash A/D converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007180793A JP4349445B2 (ja) | 2007-07-10 | 2007-07-10 | フラッシュ型ad変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009021667A JP2009021667A (ja) | 2009-01-29 |
JP4349445B2 true JP4349445B2 (ja) | 2009-10-21 |
Family
ID=40252658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007180793A Expired - Fee Related JP4349445B2 (ja) | 2007-07-10 | 2007-07-10 | フラッシュ型ad変換器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7649486B2 (ja) |
JP (1) | JP4349445B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4788532B2 (ja) * | 2006-09-04 | 2011-10-05 | ソニー株式会社 | フォールディング回路およびアナログ−デジタル変換器 |
US7863934B2 (en) * | 2008-06-24 | 2011-01-04 | Macronix International Co., Ltd. | Adjusting method and circuit using the same |
CN101640538A (zh) * | 2008-08-01 | 2010-02-03 | 扬智科技股份有限公司 | 模拟数字转换器 |
JP5316194B2 (ja) * | 2009-04-20 | 2013-10-16 | ソニー株式会社 | Ad変換器 |
JP2010258577A (ja) * | 2009-04-22 | 2010-11-11 | Renesas Electronics Corp | 補間型a/d変換器 |
EP2378668B1 (en) * | 2010-04-15 | 2013-03-27 | Integrated Device Technology, Inc. | AD converter |
JP2012227774A (ja) * | 2011-04-20 | 2012-11-15 | Sony Corp | アナログデジタル変換器および信号処理システム |
JP2013168880A (ja) * | 2012-02-16 | 2013-08-29 | Sony Corp | 比較器、ad変換器、固体撮像装置、カメラシステム、および電子機器 |
JP2013172270A (ja) * | 2012-02-20 | 2013-09-02 | Sony Corp | 比較器、ad変換器、固体撮像装置、カメラシステム、および電子機器 |
US8860598B2 (en) * | 2013-03-15 | 2014-10-14 | Analog Devices Technology | Bit error rate timer for a dynamic latch |
CN111865315B (zh) * | 2020-07-13 | 2022-07-26 | 同济大学 | 一种适用于流水线flash ADC的比较器电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61120530A (ja) * | 1984-11-15 | 1986-06-07 | Toshiba Corp | アナログ・デジタル変換器 |
JP3181544B2 (ja) | 1996-11-21 | 2001-07-03 | 松下電器産業株式会社 | A/d変換器及びa/d変換方法 |
JP2002185325A (ja) | 2000-12-13 | 2002-06-28 | Fujitsu Ltd | 補間回路及びa/d変換器 |
JP3709846B2 (ja) | 2002-01-18 | 2005-10-26 | ソニー株式会社 | 並列型ad変換器 |
US6697005B2 (en) * | 2002-05-24 | 2004-02-24 | Broadcom Corporation | Analog to digital converter with interpolation of reference ladder |
JP4026710B2 (ja) | 2002-12-13 | 2007-12-26 | 株式会社ルネサステクノロジ | フラッシュ型a/d変換器 |
JP4281909B2 (ja) | 2003-10-30 | 2009-06-17 | 株式会社ルネサステクノロジ | A/d変換回路とそれを用いたディスク再生システム |
-
2007
- 2007-07-10 JP JP2007180793A patent/JP4349445B2/ja not_active Expired - Fee Related
-
2008
- 2008-06-17 US US12/140,803 patent/US7649486B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090015451A1 (en) | 2009-01-15 |
JP2009021667A (ja) | 2009-01-29 |
US7649486B2 (en) | 2010-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4349445B2 (ja) | フラッシュ型ad変換器 | |
JP4702066B2 (ja) | アナログ/デジタル変換回路 | |
WO2010050515A1 (ja) | 比較器及びアナログデジタル変換器 | |
JP2008306504A (ja) | 差動増幅回路及びa/d変換器 | |
JP2006115003A (ja) | サンプルホールド回路およびそれを用いたパイプラインad変換器 | |
KR100940594B1 (ko) | 병렬형 아날로그 디지털 변환기 | |
US6707413B2 (en) | A/D converter | |
JPH0595285A (ja) | 電圧比較器 | |
JP2010213042A (ja) | 増幅回路及びアナログ/デジタル変換回路 | |
US7773010B2 (en) | A/D converter comprising a voltage comparator device | |
KR100459086B1 (ko) | 의사 차동 증폭회로 및 이를 사용한 아날로그-디지털 변환기 | |
JP3904495B2 (ja) | A/d変換器 | |
JP4788532B2 (ja) | フォールディング回路およびアナログ−デジタル変換器 | |
JP3542988B2 (ja) | 正にバイアスされる差動基準入力を有するアナログ・デジタル変換器 | |
US8674869B2 (en) | A/D conversion circuit | |
US7095352B2 (en) | Analog-to-digital converter including a plurality of amplifier circuits | |
JP2003218698A (ja) | 並列型ad変換器 | |
JP5973893B2 (ja) | サブレンジング型a/d変換器 | |
US20120092203A1 (en) | Analog to digital converter and signal processing system | |
JP4281909B2 (ja) | A/d変換回路とそれを用いたディスク再生システム | |
JP2010206356A (ja) | Ad変換器及び比較回路 | |
JP5238856B2 (ja) | 差動増幅回路及びa/d変換器 | |
WO2011104797A1 (ja) | A/d変換器 | |
JP2008199682A (ja) | 並列型ad変換器、これを用いた信号処理回路およびこれを搭載した記録再生装置 | |
US20080291073A1 (en) | Parallel-type a/d converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090713 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120731 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130731 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |