CN101640538A - 模拟数字转换器 - Google Patents

Abstract

本发明揭露一种模拟数字转换器，其中包括一输入级放大器阵列、一输入级分压器阵列、一比较器阵列以及一编码器。输入级放大器阵列负责计算且放大一输入信号与多个参考信号的差值以输出多个放大差值。输入级分压器阵列将相邻的上述放大差值两两平均以输出多个平均放大差值。比较器阵列将所述这些平均放大差值与一临界值比较以输出多个比较结果。编码器将所述这些比较结果转换为一组数字信号以标示该输入信号的值。本发明可得到效果极佳的模拟数字转换器，可以改善数字信号的品质。

Description

模拟数字转换器

技术领域

本发明是有关于一种模拟数字转换器(Analog to Digital Converter，ADC)，特别是有关于一种快闪式模拟数字转换器(flash ADC)。

背景技术

图1为传统快闪式存储器的一种实施方式。如图所示，放大器A₁、A₂、A₃、A₄…等组成一输入级放大器阵列102；比较器C₁、C₂、C₃、C₄…等组成一比较器阵列104；闩锁(latch)L₁、L₂、L₃、L₄…等组成一闩锁阵列106。图中V₁、V₂、V₃、V₄…等为一递增/递减参考电压产生器(voltage ladder，未显示在图中)所提供的多个参考信号。

输入级放大器阵列102负责计算并且放大输入信号V_in与参考信号V₁、V₂、V₃、V₄…等的差值，以产生多个放大差值ad₁、ad₂、ad₃、ad₄…等。比较器阵列104将所述这些放大差值ad₁、ad₂、ad₃、ad₄…等与一临界值(例如0V)比较，以得到多个比较结果cr₁、cr₂、cr₃、cr₄…等。闩锁阵列106的功能如同编码器(encoder)，将比较结果cr₁、cr₂、cr₃、cr₄…等转换成一组数字信号D₁、D₂、D₃、D₄…等。如此一来，模拟式的输入信号V_in即可被转换成一组数字数据(由D₁、D₂、D₃、D₄…等所组成)。

如图1所示，ADC使用到大量的放大器、比较器元件(A₁-A₄…等与C₁-C₄…等)。此类元件通常存在噪音(noise)与转换偏移(offset)等缺陷；这些缺陷将导致ADC的运作出现误差。

发明内容

本发明揭露一种模拟数字转换器，其中包括一输入级放大器阵列、一输入级分压器阵列、一比较器阵列以及一编码器。输入级放大器阵列负责计算且放大一输入信号与多个参考信号的差值以输出多个放大差值。输入级分压器阵列将相邻的上述放大差值两两平均以输出多个平均放大差值。比较器阵列将所述这些平均放大差值与一临界值比较以输出多个比较结果。编码器将所述这些比较结果转换为一组数字信号以标示该输入信号的大小。

本发明的模拟数字转换器的另一种实施方式包括一输入级放大器阵列、一输入级分压器阵列、至少一中间级放大器阵列、一中间级分压器阵列、一比较器阵列、以及一编码器。输入级放大器阵列负责计算且放大一输入信号与多个参考信号的差值，以输出多个放大差值。输入级分压器阵列将相邻的上述放大差值两两平均，以输出多个平均放大差值。中间级放大器阵列负责放大所述这些平均放大差值；其相邻的输出端的信号由上述中间级分压器阵列两两平均后传送至上述比较器阵列与一临界值作比较。比较器阵列将输出多个比较结果。编码器负责将所述这些比较结果转换为一组数字信号以标示该输入信号的大小。

本发明的模拟数字转换器的另一种实施方式包括一输入级放大器阵列、至少一中间级放大器阵列与对应的中间级分压器阵列、一比较器阵列、以及一编码器。输入级放大器阵列负责计算且放大一输入信号与多个参考信号的差值，以输出多个放大差值。中间级放大器阵列负责放大所述这些放大差值；其相邻的输出端的信号由上述中间级分压器阵列两两平均后耦接至上述比较器阵列与一临界值作比较。比较器阵列将输出多个比较结果。编码器负责将所述这些比较结果转换为一组数字信号以标示该输入信号的大小。

本发明可得到效果极佳的模拟数字转换器，可以改善数字信号的品质。

附图说明

图1图解传统模拟数字转换器的一种实施方式；

图2图解本发明模拟数字转换器的一种实施方式；

图3图解本发明模拟数字转换器的另一种实施方式；

图4图解本发明模拟数字转换器的另一种实施方式；以及

图5解放大器A₁与A₂、与分压器vd_i1的一种实施方式。

附图说明：

102：输入级放大器阵列；  104：比较器阵列；

106：闩锁阵列；

202：输入级放大器阵列；  204：输入级分压器阵列；

206：比较器阵列；        208：闩锁阵列；

302：输出级分压器阵列；

402：中间级放大器阵列；  404：中间级分压器阵列；

502：V_in-ad₄转换的非线性部分；

A₁-A₄：放大器；          ad₁-ad₄：放大差值；

B₁-B₃：放大器；

C₁-C₄：比较器；          cr₁-cr₄：比较结果；

D₁-D₄：数字信号；

L₁-L₄：闩锁；

M₁与M₂：放大器A₁的差动对；

R_0A与R_0B：放大器A₁内的电阻；

R_1A、R_1B、R_1C、R_1D：分压器vd_i1；

V₁-V₄：参考信号；

vd_b1-vd_b3、vd_i1-vd_i3、vd_o1-vd_o3：分压器；

V_in：输入信号；

V_o1<1>-V_o1<3>：平均放大差值；

V_o2<1>-V_o2<3>：平均比较结果；以及

V_o3<1>-V_o3<3>、V_o4<1>-V_o4<3>：信号。

具体实施方式

为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出数个实施例，并配合所附图式作详细说明。

图2图解本发明的模拟数字转换器的一种实施方式，其中包括一输入级放大器阵列202、一输入级分压器阵列204、一比较器阵列206以及一编码器(此实施例以闩锁阵列208实现)。输入级放大器阵列202由多个放大器A₁、A₂、A₃、A₄…等组成，用以计算且放大一输入信号V_in与多个参考信号V₁、V₂、V₃、V₄…等的差值，以输出多个放大差值ad₁、ad₂、ad_3、ad₄…等。V₁、V₂、V₃、V₄…等为一递增/递减参考电压产生器(voltage ladder，未显示在图中)所提供的多个参考信号，其值可为连续递增/递减。输入级分压器阵列204可由多个分压器vd_i1、vd_i2、vd_i3…等组成。此实施例以串接的两个同阻值电阻实现分压器。各分压器(vd_i1-vd_i3…等)耦接在输入级放大器阵列202的相邻输出端之间，用以将相邻的放大差值两两平均，以输出多个平均放大差值v_o1<1>、v_o1<2>、v_o1<3>…等。例如，分压器vd_i1负责产生放大差值ad₁与ad₂的平均值v_o1<1>；分压器vd_i2负责产生放大差值ad₂与ad₃的平均值v_o1<2>…以此类推。

比较器C₁、C₂、C₃…等组成比较器阵列206，将平均放大差值v_o1<1>、v_o1<2>、v_o1<3>…等与一临界值(例如0伏特)比较以输出多个比较结果cr₁、cr₂、cr₃…等。编码器(闩锁阵列208)将比较结果cr₁、cr₂、cr₃…等转换为一组数字信号D₁、D₂、D₃…等以标示输入信号V_in的值。此实施例以一闩锁阵列208(由闩锁L₁、L₂、L₃…等组成)实现编码器；在其他实施方式中，亦可以其他方式实现编码器。

以数字信号D₂为例，图1的D₂深受放大器A₂的噪音(noise)与转换偏移(offset)等缺陷影响。然而，图2的实施方式利用分压器vd_i2，使放大器A₂与A₃得以平均分摊放大器元件的噪音(noise)与转换偏移(offset)等缺陷，进而改善数字信号D₂的品质。

图3图解本发明模拟数字转换器的另一种实施方式。相较于图2，图3的比较器阵列206的输出将更经一输出级分压器阵列302处理后方输入闩锁阵列208。如图所示，输出级分压器阵列302可由多个分压器vd_o1、vd_o2、vd_o3…等组成。各分压器(vd_o1-vd_o3…等)耦接在比较器阵列206的相邻输出端之间，用以将相邻的比较结果两两平均，以输出多个平均比较结果v_o2<1>、v_o2<2>、v_o2<3>…等。例如，分压器vd_o2负责产生比较结果cr₁与cr₂的平均值v_o2<2>；分压器vd_o3负责产生比较结果cr₂与cr₃的平均值v_o2<3>…以此类推。

参阅图3，以数字信号D₂为例，在分压器vd_i1、vd_i2、vd_o2的作用下，放大器A₁、A₂、A₃与比较器C₁、C₂将平均分摊放大器与比较器元件的噪音(noise)与转换偏移(offset)等缺陷，进而改善数字信号D₂的品质。

图4为本发明模拟数字转换器的另一种实施方式。相较于图2，输入级分压器阵列204的输出还经一中间级放大器阵列402与一中间级分压器阵列404处理后方耦接比较器阵列206。中间级放大器阵列402由多个放大器B₁、B₂、B₃…等组成，用以放大所述这些平均放大差值v_o1<1>、v_o1<2>、v_o1<3>…等，以输出信号v_o3<1>、v_o3<2>、v_o3<3>…等。中间级分压器阵列404对应中间级放大器阵列402，可由多个分压器vd_b1、vd_b2、vd_b3…等组成。此实施例以串接的两个同阻值电阻实现分压器。各分压器(vd_b1-vd_b3…等)耦接在中间级放大器阵列402的相邻输出端之间，用以将中间级放大器阵列402的相邻输出两两平均，以产生信号v_o4<1>、v_o4<2>、v_o4<3>…等。例如，分压器vd_b2负责产生v_o3<1>与v_o3<2>的平均值v_o4<2>；分压器vd_b3负责产生v_o3<2>与v_o3<3>的平均值v_o4<3>…以此类推。

参阅图4，以数字信号D₂为例，在分压器vd_i1、vd_i2、vd_b2的作用下，放大器A₁、A₂、A₃、B₁、B₂将平均分摊放大器与比较器元件的噪音(noise)与转换偏移(offset)等缺陷，进而改善数字信号D₂的品质。

本发明亦可在图4的比较器阵列206后方设计图3所示的输出级分压器阵列302以更加改善数字信号的品质。

本发明亦可在包括多个中间级放大器阵列的ADC中，设计对应的中间级分压器阵列(如404)以改善数字信号的品质。

在本发明ADC的其他实施方式中，还可不设置输入级分压器阵列204或输出级分压器阵列302，仅于某一或全部中间级放大器阵列后方设计对应的中间级分压器阵列(参见402与404)；或不设置输入级分压器阵列204或中间级分压器阵列404，仅设置输出级分压器阵列302。

凡是运用到本发明所提出的分压器阵列(204、或302、或404)的装置，皆属于本说明书所欲保护的范围。

值得注意的是，本发明的分压器乃用来分压相邻放大器的输出信号。以图4的分压器vd_i1为例，乃用来对相邻的放大器A₁与A₂的输出信号作分压。与以非相邻的放大器(如A₂与A₄；甚至对相隔更远，如放大器A₁与A₄)的输出作分压的技术比较，本发明ADC的效能较佳。

图5图解放大器A₁与A₂、与分压器vd_i1的一种实施方式；其中，以A₁为例，放大器包括一对电晶体(如M₁与M₂)所组成的差动对、与一对电阻(如R_0A与R_0B)；并且电阻R_1A、R_1B、R_1C、R_1D组成分压器vd_i1。此实施例中，放大器A₁的增益G为：

$G=\frac{{\mathrm{ad}}_1}{V_{\mathrm{in}}-V_1}=g_{m0}B\underset{k=-N}{\overset{N}{\mathrm{\&Sigma;}}}{C}^{\left|k\right|-1}\frac{1-{\left(\mathrm{k\&gamma;}\right)}^2}{\sqrt{1-\frac{{\left(\mathrm{k\&gamma;}\right)}^2}{2}}};$ (式1)

其中，g_m0为差动对的最大转导值。在R_0A＝R_0B＝R₀且R_1A+R_1B＝R_1C+R_1D＝R₁的状况下，B与C的值为：

$B=\frac{R_1}{2}(\frac{1+2\frac{R_0}{R_1}}{\sqrt{1+4\frac{R_0}{R_1}}}-1);$ $C=\frac{2\frac{R_0}{R_1}}{1+2\frac{R_0}{R_1}+\sqrt{1+4\frac{R_0}{R_1}}}.$

假设相邻放大器的参考电压差值为V_R(即V₁-V₂＝V₂-V₃＝V₃-V₄＝…＝V_R)，且差动对的增速驱动电压(overdrive voltage)为V_OVD，则(式1)的γ值为：

$\mathrm{\&gamma;}=\frac{V_R}{\sqrt{2}{V}_{\mathrm{OVD}}}.$

此外，(式1)的N值为1/γ，其物理意义为图4的电路中尚未完全截止的放大器的数目。

假设R₀为2KΩ、R₁为200Ω、V_OVD为100mV、V_R为7.8mV、以及g_m0为2mA/V，(式1)所得的结果显示放大器A₁的增益G＝3.9。若放大器A₁的下一级放大器(如放大器B₁)的转换偏移(offset)为30mV，则其对放大器A₁的转换偏移(offset)的影响为30/3.9＝7.7mV。

倘若拿相隔远，如放大器A₁与A₄，的输出作分压，(式1)的γ将增加为3倍(V₁-V₄＝3V_R)。此时放大器A₁的增益G降为3.2，放大器A₁下一级放大器的转换偏移(offset，假设为30mV)对放大器A₁的转换偏移(offset)的影响增加至9.4mV(30/3.9)，效果远劣于本案技术的7.7mV。本发明分压相邻放大器的输出信号的技术可得到效果极佳的模拟数字转换器(ADC)。

本发明虽以数个实施例揭露如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。

Claims (6)

1.一种模拟数字转换器，其特征在于，所述模拟数字转换器包括：

一输入级放大器阵列，计算且放大一输入信号与多个参考信号的差值以输出多个放大差值；

一输入级分压器阵列，将相邻的所述放大差值两两平均以输出多个平均放大差值；

一比较器阵列，将所述这些平均放大差值与一临界值比较以输出多个比较结果；以及

一编码器，将所述这些比较结果转换为一组数字信号以标示所述输入信号的值。

2.如权利要求1所述的模拟数字转换器，其特征在于，所述编码器更包括：

一输出级分压器阵列，将相邻的所述比较结果两两平均以输出多个平均比较结果；以及

一闩锁阵列，接收所述这些平均比较结果以产生所述数字信号。

3.一种模拟数字转换器，其特征在于，所述模拟数字转换器包括：

一输入级放大器阵列，计算且放大一输入信号与多个参考信号的差值以输出多个放大差值；

一输入级分压器阵列，将相邻的所述放大差值两两平均以输出多个平均放大差值；

至少一中间级放大器阵列，放大所述这些平均放大差值；

对应所述中间级放大器阵列的一中间级分压器阵列，将所述中间级放大器阵列的相邻输出两两平均；

一比较器阵列，耦接所述中间级分压器阵列，并且将所述中间级分压器阵列的输出与一临界值比较以输出多个比较结果；以及

一编码器，将所述这些比较结果转换为一组数字信号以标示所述输入信号的值。

4.如权利要求3所述的模拟数字转换器，其特征在于，所述编码器更包括：

一输出级分压器阵列，将相邻的所述比较结果两两平均以输出多个平均比较结果；以及

一闩锁阵列，接收所述这些平均比较结果以产生所述数字信号。

5.一种模拟数字转换器，其特征在于，所述模拟数字转换器包括：

一输入级放大器阵列，计算且放大一输入信号与多个参考信号的差值以输出多个放大差值；

至少一中间级放大器阵列，放大所述这些放大差值；

对应所述中间级放大器阵列的一中间级分压器阵列，将所述中间级放大器阵列的相邻输出两两平均；

一比较器阵列，耦接所述中间级分压器阵列，并且将所述中间级分压器阵列的输出与一临界值比较以输出多个比较结果；以及

一编码器，将所述这些比较结果转换为一组数字信号以标示所述输入信号的值。

6.如权利要求4所述的模拟数字转换器，其特征在于，所述编码器更包括：

一输出级分压器阵列，将相邻的所述比较结果两两平均以输出多个平均比较结果；以及

一闩锁阵列，接收所述这些平均比较结果以产生所述数字信号。

Images