JP2010258577A - 補間型a/d変換器 - Google Patents
補間型a/d変換器 Download PDFInfo
- Publication number
- JP2010258577A JP2010258577A JP2009103982A JP2009103982A JP2010258577A JP 2010258577 A JP2010258577 A JP 2010258577A JP 2009103982 A JP2009103982 A JP 2009103982A JP 2009103982 A JP2009103982 A JP 2009103982A JP 2010258577 A JP2010258577 A JP 2010258577A
- Authority
- JP
- Japan
- Prior art keywords
- interpolation
- signal
- preamplifier
- amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 45
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 45
- 229920006227 ethylene-grafted-maleic anhydride Polymers 0.000 abstract 4
- 125000003345 AMP group Chemical group 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 18
- 230000014509 gene expression Effects 0.000 description 9
- 101150110971 CIN7 gene Proteins 0.000 description 6
- 101150110298 INV1 gene Proteins 0.000 description 6
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 5
- 230000007704 transition Effects 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101000805729 Homo sapiens V-type proton ATPase 116 kDa subunit a 1 Proteins 0.000 description 2
- 102100037979 V-type proton ATPase 116 kDa subunit a 1 Human genes 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
- H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
- H03M1/204—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators
- H03M1/205—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators using resistor strings for redistribution of the original reference signals or signals derived therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】本発明にかかる補間型A/D変換器は、基準電圧発生回路101、アナログ信号入力回路102、複数のプリアンプAMPを有するプリアンプ群103及び複数の抵抗器104aを有する補間回路104を少なくとも備える。プリアンプ群103には、基準電圧発生回路101から基準電圧Vrが、アナログ信号入力回路からアナログ信号AINが入力される。補間回路104は、プリアンプ群103の出力信号を補間した補間信号を出力する。プリアンプAMPは、アナログ信号AINと基準電圧Vrとの差電圧ΔVが規定値よりも小さい場合には差電圧ΔVを増幅し、大きい場合には電流を遮断する。複数の抵抗器104aは、隣接するプリアンプAMP間に直列に接続される。
【選択図】図1
Description
実施の形態1
図1は、実施の形態1にかかる補間型A/D変換器の構成を示すブロック図である。図1に示すように、この補間型A/D変換器は、基準電圧発生回路101、アナログ信号入力回路102、プリアンプ群103、補間回路104、コンパレータ群105により構成される。
ここで、μはキャリアの移動度、Coxは単位面積あたりのゲート容量であり、Lはチャネル長、Wはチャネル幅である。
VOUTP1+VOUTN1=VDD ・・・ (2)
従って、V(n)+V(−n)=VDDとなる。
次に、実施の形態2にかかる、フォールディング補間型A/D変換器について説明する。図10は、本実施の形態にかかるフォールディング補間型A/D変換器の要部の構成を示すブロック図である。図10に示すように、このフォールディング補間型A/D変換器は、基準電圧発生回路201、アナログ信号入力回路202、プリアンプ群203、フォールディングアンプ群204、補間回路205、コンパレータ群206を有する。
実施の形態3にかかるフォールディング補間型A/D変換器について説明する。図14は、本実施の形態にかかるフォールディング補間型A/D変換器の要部の構成を示すブロック図である。図14に示すように、このフォールディング補間型A/D変換器は、基準電圧発生回路301、アナログ信号入力回路302、プリアンプ群303、第1のフォールディングアンプ群304、第1の補間回路305、第2のフォールディングアンプ群306、第2の補間回路307、コンパレータ群308を有する。
10 スイッチ
11a、11b、12a、12b Nchトランジスタ
13a、13b、14a、14b、15a、15b Pchトランジスタ
16a、16b 可変容量
20 スイッチ
21a、21b Nchトランジスタ
22a、22b Pchトランジスタ
23 テール電流源
24a、24b 可変容量
25a〜c スイッチ
26a〜c Nchトランジスタ
27a〜c Nchトランジスタ
30 回路 30a、30b、31a、31b、32a、32b 出力部
41 差動対 41a、41b Nchトランジスタ
42a、42b 負荷抵抗
43 テール電流源
101 基準電圧発生回路 101a 抵抗ラダー 101b 抵抗器
102 アナログ信号入力回路
103 プリアンプ群
104 補間回路 104a 抵抗器
105 コンパレータ群 105a コンパレータ
201 基準電圧発生回路 201a 抵抗ラダー 201b 抵抗器
202 アナログ信号入力回路
203 プリアンプ群 203a プリアンプ
204 フォールディングアンプ群 204a フォールディングアンプ
205 補間回路 205a 抵抗器
206 コンパレータ群 206a コンパレータ
301 基準電圧発生回路 301a 抵抗ラダー 301b 抵抗器
302 アナログ信号入力回路
303 プリアンプ群 303a プリアンプ
304 第1のフォールディングアンプ群 304a フォールディングアンプ
305 第1の補間回路 305a 抵抗器
306 第2のフォールディングアンプ群 306a フォールディングアンプ
307 第2の補間回路 307a 抵抗器
308 コンパレータ群 308a コンパレータ
401 基準電圧発生回路 401a 抵抗ラダー 401b 抵抗器
402 アナログ信号入力回路
403 プリアンプ群
404 補間回路 404a 抵抗器
405 コンパレータ群 405a コンパレータ
AIN アナログ信号
AMP、AMP4 プリアンプ
S0〜3 アンプ信号
CLK クロック信号
gm トランスコンダクタセル
GND グランド電圧
INV1、2 インバータ
N3、4、21、22 ノード
OUTP、OUTN 出力端子
VDD 電源電圧
VPP、VPP1〜3 入力信号
VNN、VNN1〜3 入力信号
VINN1、VINN2、VINN4 ゲート電圧
VINP1、VINP2、VINP4 ゲート電圧
VOUTP1、VOUTP2、VOUTP4 出力電圧
VOUTN1、VOUTN2、VOUTN4 出力電圧
VP−n〜VPn、VN−n〜VNn 節点
VRB 最小基準電圧 VRT 最大基準電圧
Claims (8)
- 外部からアナログ信号が入力されるアナログ信号入力回路と、
最大基準電圧と最小基準電圧との間に接続された抵抗ラダーを有し、それぞれ異なる基準電圧を発生させる基準電圧発生回路と、
前記アナログ信号及び前記基準電圧または前記アナログ信号及び前記基準電圧に応じて生成された第1の入力信号及び第2の入力信号が入力される増幅器群と、
前記増幅器群からの出力信号を補間して補間信号を出力する補間回路とを少なくとも備え、
前記増幅器群は、
前記アナログ信号と前記基準電圧との、または前記第1の入力信号と前記第2の入力信号との差電圧が規定値よりも小さい場合には前記差電圧を増幅し、前記差電圧が規定値よりも大きい場合には電流が遮断される複数の増幅器を備え、
前記補間回路は、
隣接する前記増幅器間に直列に接続された複数の抵抗器を備える、
補間型A/D変換器。 - 前記増幅器群と前記補間回路とがh(hは自然数)段繰り返して設けられていることを特徴とする、
請求項1に記載の補間型A/D変換器。 - 1段目の前記増幅器群の前記複数の増幅器は、
前記アナログ信号と、
それぞれ異なる前記基準電圧が入力されることを特徴とする、
請求項2に記載の補間型A/D変換器。 - i(iは2以上の自然数)段目の前記増幅器群に入力される前記第1の入力信号は(i−1)段目の前記増幅器群から出力された信号であり、
前記第2の入力信号は、(i−1)段目の前記補間回路から出力された前記補間信号であることを特徴とする、
請求項2または3に記載の補間型A/D変換器。 - i段目の前記増幅器群は、(i−1)段目の前記増幅器群よりも遅れて増幅動作を開始することを特徴とする、
請求項4に記載の補間型A/D変換器。 - 前記増幅器は、ラッチ動作することにより電流が遮断されることを特徴とする、
請求項1乃至5のいずれか一項に記載の補間型A/D変換器。 - 前記増幅器は、
第1チャネル型の第1のトランジスタ及び第2のトランジスタと、第2チャネル型の第3のトランジスタ及び第4のトランジスタとからなるラッチ回路を備え、
前記第1のトランジスタのドレインと前記第3のトランジスタのドレインとが接続され、
前記第2のトランジスタのドレインと前記第4のトランジスタのドレインとが接続されていることを特徴とする、
請求項6に記載の補間型A/D変換器。 - 前記第1乃至第4のトランジスタはMOSFETであることを特徴とする、
請求項7に記載の補間型A/D変換器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009103982A JP2010258577A (ja) | 2009-04-22 | 2009-04-22 | 補間型a/d変換器 |
US12/763,439 US8130131B2 (en) | 2009-04-22 | 2010-04-20 | Interpolating A/D converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009103982A JP2010258577A (ja) | 2009-04-22 | 2009-04-22 | 補間型a/d変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010258577A true JP2010258577A (ja) | 2010-11-11 |
JP2010258577A5 JP2010258577A5 (ja) | 2012-04-26 |
Family
ID=42991674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009103982A Pending JP2010258577A (ja) | 2009-04-22 | 2009-04-22 | 補間型a/d変換器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8130131B2 (ja) |
JP (1) | JP2010258577A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012067264A1 (en) | 2010-11-19 | 2012-05-24 | Sumitomo Chemical Company, Limited | Process for producing olefin oxide |
JP2021509243A (ja) * | 2017-12-29 | 2021-03-18 | 日本テキサス・インスツルメンツ合同会社 | 遅延ベースのコンパレータ |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5681652B2 (ja) * | 2012-02-07 | 2015-03-11 | 株式会社東芝 | 信号補間装置および並列型a/d変換装置 |
US9467160B2 (en) * | 2014-11-11 | 2016-10-11 | Mediatek Inc. | Flash ADC with interpolators |
US9276597B1 (en) * | 2015-02-10 | 2016-03-01 | Mediatek Inc. | Circuit and method for calibration of analog-to-digital converter |
US10116319B2 (en) * | 2017-03-03 | 2018-10-30 | Texas Instruments Incorporated | Resistive interpolation for an amplifier array |
CN108667447A (zh) * | 2018-04-13 | 2018-10-16 | 上海华力集成电路制造有限公司 | 锁存器电路 |
US11664814B2 (en) | 2021-08-30 | 2023-05-30 | Analog Devices International Unlimited Company | Voltage interpolator |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07506705A (ja) * | 1992-03-16 | 1995-07-20 | 財団法人 工業技術研究院 | 平均化フラッシュ・アナログ−デジタル・コンバータ |
JP2009021667A (ja) * | 2007-07-10 | 2009-01-29 | Sony Corp | フラッシュ型ad変換器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6411246B2 (en) * | 1999-12-22 | 2002-06-25 | Texas Instruments Incorporated | Folding circuit and A/D converter |
JP3920236B2 (ja) * | 2003-03-27 | 2007-05-30 | Necエレクトロニクス株式会社 | 差動増幅器 |
US7821303B2 (en) * | 2005-12-20 | 2010-10-26 | Panasonic Corporation | Comparator and A/D converter |
JP4702066B2 (ja) * | 2006-01-13 | 2011-06-15 | ソニー株式会社 | アナログ/デジタル変換回路 |
US20100277357A1 (en) * | 2007-12-12 | 2010-11-04 | Young-Joon Ko | Analog-to-digital converter |
JP2010213042A (ja) * | 2009-03-11 | 2010-09-24 | Renesas Electronics Corp | 増幅回路及びアナログ/デジタル変換回路 |
-
2009
- 2009-04-22 JP JP2009103982A patent/JP2010258577A/ja active Pending
-
2010
- 2010-04-20 US US12/763,439 patent/US8130131B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07506705A (ja) * | 1992-03-16 | 1995-07-20 | 財団法人 工業技術研究院 | 平均化フラッシュ・アナログ−デジタル・コンバータ |
JP2009021667A (ja) * | 2007-07-10 | 2009-01-29 | Sony Corp | フラッシュ型ad変換器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012067264A1 (en) | 2010-11-19 | 2012-05-24 | Sumitomo Chemical Company, Limited | Process for producing olefin oxide |
JP2021509243A (ja) * | 2017-12-29 | 2021-03-18 | 日本テキサス・インスツルメンツ合同会社 | 遅延ベースのコンパレータ |
Also Published As
Publication number | Publication date |
---|---|
US20100271249A1 (en) | 2010-10-28 |
US8130131B2 (en) | 2012-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010258577A (ja) | 補間型a/d変換器 | |
US9473088B2 (en) | Signal processing circuit, resolver digital converter, and multipath nested mirror amplifier | |
US10855265B2 (en) | Comparison circuit | |
US7649486B2 (en) | Flash A/D converter | |
JP2007281876A (ja) | 比較回路及びその増幅回路 | |
JP4666346B2 (ja) | 電圧比較器 | |
CN102545806B (zh) | 差动放大器 | |
JP2007116568A (ja) | 差動増幅器 | |
US8456343B2 (en) | Switched capacitor type D/A converter | |
JP4255733B2 (ja) | コンパレータ、差動増幅器、2段増幅器及びアナログ/ディジタル変換器 | |
WO2010000635A1 (en) | Switched capacitor amplifier | |
CN110708022A (zh) | 具有减少的emi生成的高效d类放大器 | |
US7573302B2 (en) | Differential signal comparator | |
KR20080028317A (ko) | 차동 단상 변환 회로 | |
CN111313871A (zh) | 动态预放大电路和动态比较器 | |
JP5483424B2 (ja) | レベル変換回路 | |
CN110417383B (zh) | 比较器 | |
KR101055788B1 (ko) | 광대역의 공통모드 입력전압 범위를 가지는 차동 증폭회로 및 그 차동 증폭회로를 구비한 입력 버퍼 | |
KR100669074B1 (ko) | 클램핑 회로를 이용한 차동증폭기 | |
US20180131359A1 (en) | High-speed current comparator suitable for nano-power circuit design | |
JP2012156826A (ja) | コンパレータ | |
CN217561964U (zh) | 一种阈值电压调整电路 | |
JP4189283B2 (ja) | 低電圧で安定的に動作する比較器 | |
US8823442B1 (en) | System and method of reducing magnitudes of kick-back voltages in a circuit that alternates a direction of current flow through a load | |
CN101286731B (zh) | 高速差动至单端信号转换电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120312 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130924 |