JP5681652B2 - 信号補間装置および並列型a/d変換装置 - Google Patents
信号補間装置および並列型a/d変換装置 Download PDFInfo
- Publication number
- JP5681652B2 JP5681652B2 JP2012024184A JP2012024184A JP5681652B2 JP 5681652 B2 JP5681652 B2 JP 5681652B2 JP 2012024184 A JP2012024184 A JP 2012024184A JP 2012024184 A JP2012024184 A JP 2012024184A JP 5681652 B2 JP5681652 B2 JP 5681652B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- amplifier
- interpolation
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/22—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
- H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
- H03M1/204—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
- H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
- H03M1/204—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators
- H03M1/205—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators using resistor strings for redistribution of the original reference signals or signals derived therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
補間用電圧RS(1)は、参照電圧RM(1)と参照電圧RM(2)との差分を、2^n(nは2以上の整数)で除算した値を有する。2^nは、2のn乗の意味である。たとえば、RM(1)が0.6V、RM(2)が0.8Vであり、n=2であれば、RS(1)は、0.05である。
Claims (9)
- 入力信号と、第1参照電圧との差分を表す第1信号を生成する第1増幅器と、
前記入力信号と、第2参照電圧との差分を表す第2信号を生成する第2増幅器と、
前記第1信号を増幅して第1出力信号を生成する第1出力増幅器と、
前記第2信号を増幅して第2出力信号を生成する第2出力増幅器と、
前記第1参照電圧と前記第2参照電圧との差分を2^n(nは2以上の整数)で除算した電圧を表す第1補間用信号と、前記第1信号との和を増幅することにより、第3出力信号を生成する第3出力増幅器と、
前記第2信号と、前記第1補間用信号との差分を増幅することにより、第4出力信号を生成する第4出力増幅器と、
を備えた信号補間装置。 - 前記第1信号と前記第2信号の和を増幅することにより、第5出力信号を得る第5出力増幅器
をさらに備えた請求項1に記載の信号補間装置。 - 前記第1補間用信号を増幅する増幅器をさらに備え、
前記第3出力増幅器および前記第4出力増幅器は、前記増幅器により増幅された第1補間用信号を用いる
請求項1または2に記載の信号補間装置。 - 前記第2参照電圧および前記第1参照電圧間を分圧して分圧信号を得る分圧器と、
前記分圧信号と前記第1参照電圧の差分信号、または前記第2参照電圧と前記分圧信号の差分信号を生成する減算器と、
前記減算器により得られた差分信号を所定値で除算することにより前記第1補間用信号を生成する除算器と、
をさらに備えた請求項1ないし3のいずれか一項に記載の信号補間装置。 - 前記入力信号および前記第1補間用信号は差動信号として構成され、
前記第1増幅器は、前記第1参照電圧を表す差動信号と、前記入力信号に基づき、第1差動信号を、前記第1信号として生成し、
前記第2増幅器は、前記第2参照電圧を表す差動信号と、前記入力信号に基づき、第2差動信号を、前記第2信号として生成し、
前記第1出力増幅器は、前記第1差動信号を増幅して、第1出力差動信号を、前記第1出力信号として生成し、
前記第2出力増幅器は、前記第2差動信号を増幅して、第2出力差動信号を、前記第2出力信号として生成し、
前記第3出力増幅器は、前記第1差動信号および前記第1補間用信号に基づき、第3出力差動信号を、前記第3出力信号として生成し、
前記第4出力増幅器は、前記第2差動信号および前記第1補間用信号に基づき、第4出力差動信号を、前記第4出力信号として生成する
請求項1ないし4のいずれか一項に記載の信号補間装置。 - 前記入力信号と、第3参照電圧との差分を表す第3信号を生成する第3増幅器と、
前記第3信号を増幅して第6出力信号を生成する第6出力増幅器と、
前記第1補間用信号と、前記第2信号との和を増幅することにより、第7出力信号を生成する第7出力増幅器と、
前記第3信号と、前記第1補間用信号との差分を増幅することにより、第8出力信号を生成する第8出力増幅器と、
をさらに備えた請求項1ないし5のいずれか一項に記載の信号補間装置。 - それぞれ異なるnの値に対応する第2〜第m補間用信号と、前記第1信号との和を増幅することにより、それぞれ出力信号を生成するm-1個の第3出力増幅器と、
前記第2信号と、前記第2〜第m補間用信号との差分を増幅することにより、それぞれ出力信号を生成するm-1個の第4出力増幅器と、
をさらに備えた請求項1ないし6のいずれか一項に記載の信号補間装置。 - 前記第3出力増幅器を複数備え、
前記第4出力増幅器を複数備え、
前記複数の第3出力増幅器は、前記第1補間用信号をそれぞれ異なる利得で増幅し、増幅した第1補間用信号を用いて、前記第3出力信号をそれぞれ生成し、
前記複数の第4出力増幅器は、前記第1補間用信号をそれぞれ異なる利得で増幅し、増幅した第1補間用信号を用いて、前記第4出力信号をそれぞれ生成する
請求項1ないし6のいずれか一項に記載の信号補間装置。 - アナログ信号を標本化することにより、前記入力信号を生成する標本化器と、
前記第1および第2参照電圧を含む複数の参照電圧と、少なくとも1つの補間用電圧を生成する参照電圧生成回路と、
請求項1ないし8のいずれか一項に従った信号補間装置と、
前記第1〜第4の出力信号を含む複数の出力信号を、基準値と比較してディジタル値を取得する複数の比較器と、
前記複数の比較器により取得された前記ディジタル値をバイナリデータに変換するエンコーダと、
を備えた並列型A/D変換装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012024184A JP5681652B2 (ja) | 2012-02-07 | 2012-02-07 | 信号補間装置および並列型a/d変換装置 |
US13/717,410 US8723713B2 (en) | 2012-02-07 | 2012-12-17 | Signal interpolation device and parallel A/D converting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012024184A JP5681652B2 (ja) | 2012-02-07 | 2012-02-07 | 信号補間装置および並列型a/d変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013162404A JP2013162404A (ja) | 2013-08-19 |
JP5681652B2 true JP5681652B2 (ja) | 2015-03-11 |
Family
ID=48902409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012024184A Expired - Fee Related JP5681652B2 (ja) | 2012-02-07 | 2012-02-07 | 信号補間装置および並列型a/d変換装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8723713B2 (ja) |
JP (1) | JP5681652B2 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3113031B2 (ja) | 1992-01-31 | 2000-11-27 | 株式会社東芝 | 並列型a/d変換装置 |
US6614379B2 (en) * | 2001-08-29 | 2003-09-02 | Texas Instruments, Incorporated | Precise differential voltage interpolation analog-to-digital converter having double interpolation using nonlinear resistors |
JP3904495B2 (ja) * | 2001-09-04 | 2007-04-11 | 松下電器産業株式会社 | A/d変換器 |
JP3709846B2 (ja) * | 2002-01-18 | 2005-10-26 | ソニー株式会社 | 並列型ad変換器 |
US7271755B2 (en) * | 2002-05-24 | 2007-09-18 | Broadcom Corporation | Resistor ladder interpolation for PGA and DAC |
US7696916B2 (en) * | 2007-09-13 | 2010-04-13 | Sony Corporation | Parallel type analog-to-digital conversion circuit, sampling circuit and comparison amplification circuit |
JP2010258577A (ja) * | 2009-04-22 | 2010-11-11 | Renesas Electronics Corp | 補間型a/d変換器 |
JP2010278557A (ja) * | 2009-05-26 | 2010-12-09 | Panasonic Corp | 並列補間型a/d変換器及びディジタル等化装置 |
TWI433096B (zh) * | 2011-01-27 | 2014-04-01 | Novatek Microelectronics Corp | 面板驅動電路 |
-
2012
- 2012-02-07 JP JP2012024184A patent/JP5681652B2/ja not_active Expired - Fee Related
- 2012-12-17 US US13/717,410 patent/US8723713B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8723713B2 (en) | 2014-05-13 |
JP2013162404A (ja) | 2013-08-19 |
US20130201048A1 (en) | 2013-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101777918B (zh) | 用于将模拟输入信号转换成数字输出信号的方法 | |
US7911370B2 (en) | Pipeline analog-to-digital converter with programmable gain function | |
JP5155103B2 (ja) | スイッチトキャパシタ回路およびパイプライン型a/dコンバータ | |
JP2010258577A5 (ja) | ||
JP5507406B2 (ja) | スイッチトキャパシタ回路、サンプル・ホールド回路、および、a/d変換装置 | |
JP5681652B2 (ja) | 信号補間装置および並列型a/d変換装置 | |
JP6431135B1 (ja) | 比較器の閾値を調整する機能を有するエンコーダ及びエンコーダの制御方法 | |
EP3151020B1 (en) | Offset stacked compressor amplifiers in a discrete digitizer system for noise reduction and increased resolution | |
JP6310045B1 (ja) | 増幅回路 | |
CN102629873B (zh) | 模拟到数字转换装置和信号处理系统 | |
JP2014171035A (ja) | Δσa/dコンバータ、およびそれを用いたオーディオ信号処理回路、電子機器、δς変調方法 | |
KR20140047200A (ko) | 아날로그 디지털 변환시스템 | |
JP6063805B2 (ja) | D/a変換回路 | |
CN106656189B (zh) | 一种多级折叠内插型模数转换器及其译码方法 | |
US20170093413A1 (en) | Signal processing apparatus for measuring machine | |
CN112986873B (zh) | 用于霍尔传感器的信号处理电路以及信号处理方法 | |
CN113328749B (zh) | 一种模数转换装置 | |
JP4011026B2 (ja) | アナログデジタル変換器 | |
JP2010249714A (ja) | センサ信号処理構造、ホール素子出力信号処理用変換器およびホール素子出力信号の処理方法 | |
JP2005223460A (ja) | アナログデジタル変換方法およびアナログデジタル変換器 | |
JP5859937B2 (ja) | パイプライン型a/dコンバータ | |
JP2009147666A (ja) | アナログデジタル変換器 | |
JP2005223757A (ja) | アナログデジタル変換器 | |
JP6098517B2 (ja) | デジタルオーディオアンプ及び電源回路 | |
Im et al. | An Automatic Gain Control Circuits for the Microphone Read-out Integrated Circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150109 |
|
LAPS | Cancellation because of no payment of annual fees |