JP5681652B2 - 信号補間装置および並列型ａ／ｄ変換装置 - Google Patents

信号補間装置および並列型ａ／ｄ変換装置 Download PDF

Info

Publication number
JP5681652B2
JP5681652B2 JP2012024184A JP2012024184A JP5681652B2 JP 5681652 B2 JP5681652 B2 JP 5681652B2 JP 2012024184 A JP2012024184 A JP 2012024184A JP 2012024184 A JP2012024184 A JP 2012024184A JP 5681652 B2 JP5681652 B2 JP 5681652B2
Authority
JP
Japan
Prior art keywords
signal
output
amplifier
interpolation
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012024184A
Other languages
English (en)
Other versions
JP2013162404A (ja
Inventor
野 隼 也 松
野 隼 也 松
倉 哲 朗 板
倉 哲 朗 板
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012024184A priority Critical patent/JP5681652B2/ja
Priority to US13/717,410 priority patent/US8723713B2/en
Publication of JP2013162404A publication Critical patent/JP2013162404A/ja
Application granted granted Critical
Publication of JP5681652B2 publication Critical patent/JP5681652B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/22—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
    • H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
    • H03M1/204—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
    • H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
    • H03M1/204—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators
    • H03M1/205—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators using resistor strings for redistribution of the original reference signals or signals derived therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

この発明の実施形態は、信号補間装置および並列型A/D変換装置に関する。
従来、並列型Ａ／Ｄ変換器において、プリアンプの数を削減するため、比較値を補間により生成する補間技術が広く用いられている。この補間技術を用いることでプリアンプの数はいくぶん低減されるものの、さらなるプリアンプの削減、および消費電力の低減が望まれていた。
特開2010−278557公報
本発明の一側面は、低消費電力でA/D変換を可能とする信号補間装置および並列型A/D変換装置を提供する。
本発明の実施形態としての信号補間装置は、第1増幅器と、第2増幅器と、第1出力増幅器と、第2出力増幅器と、第3出力増幅器と、第4出力増幅器とを備える。
前記第1増幅器は、入力信号と、第1参照電圧との差分を表す第1信号を生成する。
前記第2増幅器は、前記入力信号と、第2参照電圧との差分を表す第2信号を生成する。
前記第1出力増幅器は、前記第1信号を増幅して第1出力信号を生成する。
前記第2出力増幅器は、前記第2信号を増幅して第2出力信号を生成する。
前記第3出力増幅器は、前記第1参照電圧と前記第2参照電圧との差分を2^n（nは2以上の整数）で除算した電圧を表す第1補間用信号と、前記第1信号との和を増幅することにより、第3出力信号を生成する。
前記第4出力増幅器は、前記第2信号と、前記第1補間用信号との差分を増幅することにより、第4出力信号を生成する。
第1実施形態に係る並列型A/D 変換器向け信号補間装置のブロック図。 補間用電圧を生成する構成のブロック図。 第２実施形態に係る並列型A/D 変換器向け信号補間装置のブロック図。 第３実施形態に係る並列型A/D 変換器向け信号補間装置のブロック図。 第４実施形態に係る並列型A/D 変換器向け信号補間装置のブロック図。 第５実施形態に係る並列型A/D 変換器向け信号補間装置のブロック図。 第６実施形態本に係る並列型A/D 変換器向け信号補間装置のブロック図。 第７実施形態に係る並列型A/D 変換器のブロック図。
以下、図面を参照しながら、本発明の実施の形態について説明する。
図1は、第1実施形態に係る並列型A/D 変換器向け信号補間装置のブロック図である。
本装置では、従来の並列型A/D 変換器で使用する参照電圧RM(1)、RM(2) とは別に、新たに補間用電圧RS(1)を用いる。参照電圧RM(1)、RM(2)は、AD変換の対象となる入力信号Dinの入力レンジを表す電圧を、抵抗分割または容量分割などの任意の方法で分割して得た複数の電圧のうちの2つである。たとえば、分割で得た複数の電圧のうちの隣接する2つの電圧である。
増幅器112（第1増幅器）は、入力信号Dinと、参照電圧RM(1)（第1参照電圧）とが入力され、これらの差分を表す第1信号を生成し、出力する。具体的に、増幅器112は、これらの差分を利得Aで増幅し、増幅された信号を出力する。
増幅器113（第2増幅器）は、上記入力信号と、参照電圧RM(2)（第2参照電圧）とが入力され、これらの差分を表す第2信号を生成し、出力する。具体的に、増幅器113は、これらの差分を利得Aで増幅し、増幅された信号を出力する。
増幅器111は、補間用電圧RS(1)を利得Aで増幅して、第1補間用信号として、出力する。
補間用電圧RS(1)は、参照電圧RM(1)と参照電圧RM(2)との差分を、2^n（nは2以上の整数）で除算した値を有する。2^nは、2のn乗の意味である。たとえば、RM(1)が0.6V、RM(2)が0.8Vであり、n=2であれば、RS(1)は、0.05である。
増幅器121（第1出力増幅器）は、増幅器112からの信号（第1信号）を利得Bで増幅して、信号Dout(1)を出力する。信号Dout(1)は、たとえば第1出力信号に対応する。
増幅器125（第2出力増幅器）は、増幅器113からの信号（第2信号）を利得Bで増幅して、信号Dout(5)を出力する。信号Dout(5)は、たとえば第2出力信号に対応する。
増幅器122（第3出力増幅器）は、増幅器111からの信号（第1補間用信号）と、増幅器112からの信号の和を利得Bで増幅して、信号Dout(2)を出力する。信号Dout(2)は、たとえば第3出力信号に対応する。
増幅器124（第4出力増幅器）は、増幅器113からの信号と、増幅器111からの信号（第1補間用信号）との差分を利得Bで増幅して、信号Dout(4)を出力する。信号Dout(4)は、たとえば第4出力信号に対応する。
増幅器123は、増幅器112からの信号と、増幅器113からの信号との和を利得B/2で増幅して、信号Dout(3)を出力する。信号Dout(3)は、たとえば第5出力信号に対応する。
具体的に、利得A=1およびB=1 とすると、以下の出力が得られる。
Figure 0005681652
RM(1)が0.6V、RM(2)が0.8V、RS(1)が0.05の場合、Dout(1),Dout(2),Dout(3),Dout(4),Dout(5)はそれぞれ、0.6V、0.65V、0.7V、0.75V、0.8Vの参照電圧に対応する出力信号に相当する。このように、増幅器112、113 と同等の利得で補間用電圧RS (1)を増幅したのち、増幅器112、113 の出力信号と加減算することで、参照電圧値を補間した出力信号を得ることができる。
増幅器121〜125の後段では、各出力信号を基準値と比較し、各比較結果をエンコードすることで、AD変換結果としてバイナリデータが得られる。これについては後の実施形態で示す。
以上により、従来に比べて、増幅器の数を削減できる。具体的には、従来では増幅器113,112の出力に接続される3つの増幅器が追加で必要であったが、本実施形態ではこれらの増幅器を削減できる。
また、増幅器111 は、本実施形態で新たに追加された増幅器であるものの、直流のみ増幅するため、低消費電力化が可能である。
なお上記例で示した増幅器の利得は一例であり、これに限定されるものではない。たとえば増幅器111の利得を下げ、下げた分を、増幅器111の出力が接続される増幅器124,122で補うことも可能である。
図2は、図1の補間用電圧RS(1)を生成する構成例のブロック図である。
分圧器210は、参照電圧RM(2)および参照電圧RM(1)間を、抵抗器R(1)、R(2)で分圧して分圧信号を得る。本例では、分圧信号として、抵抗器R(1)、R(2)同士の接続点における電圧信号が得られる。
減算器211は、当該分圧信号と参照電圧RM(1)の差分信号を生成する。別の例として、減算器は、参照電圧RM(2)と分圧信号の差分信号を生成してもよい。
除算器212は、減算器211により得られた差分信号を、所定値Xで除算することにより、補間用電圧RS(1)を生成する。前述した例の場合では、X=2とすることで、RS(1)=0.05が得られる。
図3は、第2実施形態にかかる並列型A/D 変換器向け信号補間装置を示すブロック図である。具体的に、本装置は、図1の信号補間装置を差動化した構成を有する。図1の増幅器113、112,122,123,124は、4入力2 出力増幅器313、312、322、323,324とされている。また、図1の増幅器111、121,125は、差動増幅器311、321、325とされている。以下、図1との差分を中心に説明する。
入力信号として、差動信号Dinp,Dinmが入力される。また、補間用電圧を表す差動信号RSP(1),RSM(1)が入力される。増幅器311は、差動信号RSP(1),RSM(1)を増幅し、出力する。
増幅器312は、第1参照電圧を表す差動信号RMP(1)、RMM(1)と、入力信号Dinp,Dinmとの差分を表す第1差動信号を生成および出力する。具体的に、当該差分の信号を増幅し、増幅した信号を出力する。
増幅器313は、第2参照電圧を表す差動信号RMP(2),RMM(2)と、入力信号Dinp,Dinmとの差分を表す第2差動信号を生成および出力する。具体的に、当該差分の信号を増幅し、増幅した信号を出力する。
増幅器321は、増幅器312から出力された第1差動信号を増幅して、増幅された差動信号（第1出力差動信号）を出力する。
増幅器325は、増幅器313から出力された第2差動信号を増幅して、増幅された差動信号（第2出力差動信号）を出力する。
増幅器322は、増幅器312から出力された第1差動信号と、増幅器311からの差動信号との和を増幅し、増幅された差動信号（第3出力差動信号）を出力する。
増幅器324は、増幅器313から出力された第2差動信号と、増幅器311からの差動信号との差分を増幅し、増幅された差動信号（第4出力差動信号）を出力する。
増幅器323は、増幅器312，313からの第1および第2差動信号の和を増幅して、増幅された差動信号（第5出力差動信号）を出力する。
なお図3の各増幅器の利得は任意でよいが、たとえば第１実施形態で説明した利得例（A,B）を用いることができる。
図4は、第3実施形態に係る並列型A/D 変換器向け信号補間装置の他の構成例を示すブロック図である。
図1における増幅器111 を取り除き、低面積化を図っている。増幅器111 の利得分を、増幅器411、412 で負担する。
例えば図1に示した増幅器112 の利得をＡ、増幅器121 の利得をB とした場合、増幅器411 に入力される増幅器112出力信号および補間用電圧RS(1)の増幅利得をそれぞれ、B倍、Ａ×B 倍とする。増幅器412についても同様である。これによって、図1 の信号補間装置と同等の補間を実現できる。
図5は、第4実施形態に係る並列型A/D 変換器向け信号補間装置のブロック図である。
第1実施形態では参照電圧RMの個数は2であったが、本実施形態では、参照電圧RMの個数をn に拡張した場合を示す。たとえばnとして、3以上の任意の整数を用いることができる。図1の構成との差分を以下に示す。
ここでは、参照電圧の個数が3の場合の構成について説明する。この場合のブロック構成は、図示のRM(n-1)とRM(2)が互いに一致し、増幅器501,113が互いに一致し、増幅器521,125が互いに一致すると考えればよい。
増幅器502（第3増幅器）は、入力信号Dinと、参照電圧RM(n)（第3参照電圧）との差分を表す第3信号を生成する。具体的に、増幅器502は、これらの差分を増幅し、増幅された信号を出力する。
増幅器525（第6出力増幅器）は、増幅器520からの信号（第3信号）を増幅して、信号Dout(n)を出力する。信号Dout(n)は、たとえば第6出力信号に対応する。
増幅器522（第7出力増幅器）は、補間用電圧R S (1)と、増幅器501（増幅器113）からの信号との和を増幅して、信号Dout(n-3)を出力する。信号Dout(n-3)は、たとえば第7出力信号に対応する。
増幅器524（第8出力増幅器）は、増幅器502からの信号と、補間用電圧R S (1)との差分を増幅して、信号Dout(n-1)を出力する。信号Dout(n-1)は、たとえば、第8出力信号に対応する。
増幅器523は、増幅器502からの信号と、増幅器501（増幅器113）からの信号との和を増幅して、信号Dout(n-2)を出力する。信号Dout(n-2)は、たとえば第9出力信号に対応する。
このように参照電圧の個数が3以上の場合でも、本実施形態にかかる信号補間装置を実現できる。
図6は、第5実施形態に係る並列型A/D 変換器向け信号補間装置のブロック図である。本実施形態では、図1の補間用電圧RSの個数をmに拡張した場合を示す。任意の補間用電圧を任意の個数、用意することで、任意の補間値を実現できる。
図1に示した補間用電圧RS(1)および増幅器111に加え、m-1個の補間用電圧RS(2)・・・RS(m)、およびm-1個の増幅器601・・602が追加されている。増幅器601・・602は、補間用電圧RS(2)・・・RS(m)の信号を増幅して、出力する。
補間用電圧RS(2)・・・RS(m)も、補間用電圧RS(1)と同様 参照電圧RM(1)と参照電圧RM(2)との差分を、2^n（nは2以上の整数）で除算した値を有し、それぞれ異なるnの値に対応する。たとえば、RM(1)が0.6V、RM(2)が0.8Vであり、RS(1)、RS(2)、RS(3)がそれぞれn=2、3,4に対応する場合、RS(1)は0.05、RS(2)は0.025、RS(3)は0.0125となる。
補間用電圧RS(2)・・・RS(m)の追加により、出力側の増幅器（第３出力増幅器）も追加される。つまり、増幅器601・・・602の出力信号と、増幅器112からの信号（第1信号）の和をそれぞれ増幅することにより、出力信号を生成するm-1個の増幅器（第３出力増幅器）621・・・622が追加される。
同様に、増幅器113（図1参照）からの信号（第2信号）と、増幅器601・・・602の出力信号との差分増幅することにより、それぞれ出力信号を生成するm-1個の第４出力増幅器（図示せず）が追加される。
以上のように、補間用電圧の個数を増やすことで、より細かな補間を行うことができる。
図7は、第6実施形態に係る並列型A/D 変換器向け信号補間装置のブロック図である。
本実施形態は、補間用電圧を1つのみ用いて、図6と同様の細かい補間を実現する場合を示す。
増幅器111の出力と増幅器112の出力の和を増幅する増幅器（第３出力増幅器）701，702・・・703が、出力側に設けられる。増幅器701が図１の増幅器122に対応し、増幅器702・・・703が、図１の構成に対して新たに追加されている。増幅器701、702・・・703の利得は所望の補間値から決定され、それぞれ異なる利得で、増幅器111からの入力信号を増幅する。増幅器112からの信号の増幅利得はそれぞれ同一でよい。
また増幅器111の出力と増幅器113（図1参照）の出力の差分を増幅する複数の増幅器（第４出力増幅器）も設けられる（図示せず）。これらの増幅器も、それぞれ異なる利得で、増幅器111からの入力信号を増幅する。増幅器113からの信号の増幅利得はそれぞれ同一でよい。
以上のように、本実施形態によれば、補間用電圧を1つだけ用いるだけで、細かな補間を行うことができる。よって、第5実施形態（図6）に比べて、低面積化を図ることができる。
図8は、第7実施形態に係り、図1に示した信号補間装置811を備えた並列型A/D 変換器のブロック図である。図1以外の構成の信号補間装置を備えた並列型A/D変換器も当然に構成可能である。
標本化器812は、アナログ信号Airを標本化することにより、入力信号を生成する。
参照電圧生成回路813は、参照電圧RM(1),RM(2)を含む複数の参照電圧と、補間用電圧RS(1)を生成する。参照電圧RM(1),RM(2)は、入力信号のレンジを表す電圧を抵抗分割するなど、一般的な方法で生成すればよい。補間用電圧RS(1)は、図2に示した構成を用いて生成すればよい。
比較器821、822、823、824、825は、信号補間装置811の出力信号、具体的に、増幅器121、122、123、124、125の出力信号を、基準値と比較して、ディジタル値（論理値）をそれぞれ取得する。基準値は、たとえば固定電圧を用いればよい。
エンコーダ831は、比較器821〜825により取得されたディジタル値を、複数ビットからなるバイナリデータに変換する。たとえば、2ビットのバイナリデータへ変換する。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

Claims (9)

  1. 入力信号と、第1参照電圧との差分を表す第1信号を生成する第1増幅器と、
    前記入力信号と、第2参照電圧との差分を表す第2信号を生成する第2増幅器と、
    前記第1信号を増幅して第1出力信号を生成する第1出力増幅器と、
    前記第2信号を増幅して第2出力信号を生成する第2出力増幅器と、
    前記第1参照電圧と前記第2参照電圧との差分を2^n（nは2以上の整数）で除算した電圧を表す第1補間用信号と、前記第1信号との和を増幅することにより、第3出力信号を生成する第3出力増幅器と、
    前記第2信号と、前記第1補間用信号との差分を増幅することにより、第4出力信号を生成する第4出力増幅器と、
    を備えた信号補間装置。
  2. 前記第1信号と前記第2信号の和を増幅することにより、第5出力信号を得る第5出力増幅器
    をさらに備えた請求項1に記載の信号補間装置。
  3. 前記第1補間用信号を増幅する増幅器をさらに備え、
    前記第3出力増幅器および前記第4出力増幅器は、前記増幅器により増幅された第1補間用信号を用いる
    請求項1または2に記載の信号補間装置。
  4. 前記第2参照電圧および前記第1参照電圧間を分圧して分圧信号を得る分圧器と、
    前記分圧信号と前記第1参照電圧の差分信号、または前記第2参照電圧と前記分圧信号の差分信号を生成する減算器と、
    前記減算器により得られた差分信号を所定値で除算することにより前記第1補間用信号を生成する除算器と、
    をさらに備えた請求項1ないし3のいずれか一項に記載の信号補間装置。
  5. 前記入力信号および前記第1補間用信号は差動信号として構成され、
    前記第1増幅器は、前記第1参照電圧を表す差動信号と、前記入力信号に基づき、第1差動信号を、前記第1信号として生成し、
    前記第2増幅器は、前記第2参照電圧を表す差動信号と、前記入力信号に基づき、第2差動信号を、前記第2信号として生成し、
    前記第1出力増幅器は、前記第1差動信号を増幅して、第1出力差動信号を、前記第1出力信号として生成し、
    前記第2出力増幅器は、前記第2差動信号を増幅して、第2出力差動信号を、前記第2出力信号として生成し、
    前記第3出力増幅器は、前記第1差動信号および前記第1補間用信号に基づき、第3出力差動信号を、前記第3出力信号として生成し、
    前記第4出力増幅器は、前記第2差動信号および前記第1補間用信号に基づき、第4出力差動信号を、前記第4出力信号として生成する
    請求項1ないし4のいずれか一項に記載の信号補間装置。
  6. 前記入力信号と、第3参照電圧との差分を表す第3信号を生成する第3増幅器と、
    前記第3信号を増幅して第6出力信号を生成する第6出力増幅器と、
    前記第1補間用信号と、前記第2信号との和を増幅することにより、第7出力信号を生成する第7出力増幅器と、
    前記第3信号と、前記第1補間用信号との差分を増幅することにより、第8出力信号を生成する第8出力増幅器と、
    をさらに備えた請求項1ないし5のいずれか一項に記載の信号補間装置。
  7. それぞれ異なるnの値に対応する第2〜第m補間用信号と、前記第1信号との和を増幅することにより、それぞれ出力信号を生成するm-1個の第３出力増幅器と、
    前記第2信号と、前記第2〜第m補間用信号との差分を増幅することにより、それぞれ出力信号を生成するm-1個の第４出力増幅器と、
    をさらに備えた請求項1ないし6のいずれか一項に記載の信号補間装置。
  8. 前記第3出力増幅器を複数備え、
    前記第4出力増幅器を複数備え、
    前記複数の第3出力増幅器は、前記第1補間用信号をそれぞれ異なる利得で増幅し、増幅した第1補間用信号を用いて、前記第3出力信号をそれぞれ生成し、
    前記複数の第4出力増幅器は、前記第1補間用信号をそれぞれ異なる利得で増幅し、増幅した第1補間用信号を用いて、前記第4出力信号をそれぞれ生成する
    請求項1ないし6のいずれか一項に記載の信号補間装置。
  9. アナログ信号を標本化することにより、前記入力信号を生成する標本化器と、
    前記第1および第2参照電圧を含む複数の参照電圧と、少なくとも１つの補間用電圧を生成する参照電圧生成回路と、
    請求項1ないし8のいずれか一項に従った信号補間装置と、
    前記第1〜第4の出力信号を含む複数の出力信号を、基準値と比較してディジタル値を取得する複数の比較器と、
    前記複数の比較器により取得された前記ディジタル値をバイナリデータに変換するエンコーダと、
    を備えた並列型A/D変換装置。
JP2012024184A 2012-02-07 2012-02-07 信号補間装置および並列型ａ／ｄ変換装置 Expired - Fee Related JP5681652B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012024184A JP5681652B2 (ja) 2012-02-07 2012-02-07 信号補間装置および並列型ａ／ｄ変換装置
US13/717,410 US8723713B2 (en) 2012-02-07 2012-12-17 Signal interpolation device and parallel A/D converting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012024184A JP5681652B2 (ja) 2012-02-07 2012-02-07 信号補間装置および並列型ａ／ｄ変換装置

Publications (2)

Publication Number Publication Date
JP2013162404A JP2013162404A (ja) 2013-08-19
JP5681652B2 true JP5681652B2 (ja) 2015-03-11

Family

ID=48902409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012024184A Expired - Fee Related JP5681652B2 (ja) 2012-02-07 2012-02-07 信号補間装置および並列型ａ／ｄ変換装置

Country Status (2)

Country Link
US (1) US8723713B2 (ja)
JP (1) JP5681652B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3113031B2 (ja) 1992-01-31 2000-11-27 株式会社東芝 並列型ａ／ｄ変換装置
US6614379B2 (en) * 2001-08-29 2003-09-02 Texas Instruments, Incorporated Precise differential voltage interpolation analog-to-digital converter having double interpolation using nonlinear resistors
JP3904495B2 (ja) * 2001-09-04 2007-04-11 松下電器産業株式会社 Ａ／ｄ変換器
JP3709846B2 (ja) * 2002-01-18 2005-10-26 ソニー株式会社 並列型ａｄ変換器
US7271755B2 (en) * 2002-05-24 2007-09-18 Broadcom Corporation Resistor ladder interpolation for PGA and DAC
US7696916B2 (en) * 2007-09-13 2010-04-13 Sony Corporation Parallel type analog-to-digital conversion circuit, sampling circuit and comparison amplification circuit
JP2010258577A (ja) * 2009-04-22 2010-11-11 Renesas Electronics Corp 補間型ａ／ｄ変換器
JP2010278557A (ja) 2009-05-26 2010-12-09 Panasonic Corp 並列補間型ａ／ｄ変換器及びディジタル等化装置
TWI433096B (zh) * 2011-01-27 2014-04-01 Novatek Microelectronics Corp 面板驅動電路

Also Published As

Publication number Publication date
JP2013162404A (ja) 2013-08-19
US20130201048A1 (en) 2013-08-08
US8723713B2 (en) 2014-05-13

Similar Documents

Publication Publication Date Title
CN101777918B (zh) 用于将模拟输入信号转换成数字输出信号的方法
US20100328129A1 (en) Pipeline analog-to-digital converter with programmable gain function
JP2016225951A (ja) 増幅回路及びアナログ／デジタル変換回路
JP2010258577A5 (ja)
JP5507406B2 (ja) スイッチトキャパシタ回路、サンプル・ホールド回路、および、ａ／ｄ変換装置
JP5681652B2 (ja) 信号補間装置および並列型ａ／ｄ変換装置
JP6431135B1 (ja) 比較器の閾値を調整する機能を有するエンコーダ及びエンコーダの制御方法
EP3151020B1 (en) Offset stacked compressor amplifiers in a discrete digitizer system for noise reduction and increased resolution
CN102629873B (zh) 模拟到数字转换装置和信号处理系统
JP6310045B1 (ja) 増幅回路
JP2014171035A (ja) Δσａ／ｄコンバータ、およびそれを用いたオーディオ信号処理回路、電子機器、δς変調方法
KR20140047200A (ko) 아날로그 디지털 변환시스템
TW201009818A (en) Signal converter, parameter deciding device, parameter deciding method, program, and recording medium
JP6063805B2 (ja) Ｄ／ａ変換回路
CN106656189B (zh) 一种多级折叠内插型模数转换器及其译码方法
US20170093413A1 (en) Signal processing apparatus for measuring machine
CN112986873B (zh) 用于霍尔传感器的信号处理电路以及信号处理方法
JP4011026B2 (ja) アナログデジタル変換器
JP2010249714A (ja) センサ信号処理構造、ホール素子出力信号処理用変換器およびホール素子出力信号の処理方法
JP2005223460A (ja) アナログデジタル変換方法およびアナログデジタル変換器
JP5859937B2 (ja) パイプライン型ａ／ｄコンバータ
JP2009147666A (ja) アナログデジタル変換器
JP2005223757A (ja) アナログデジタル変換器
Jędrzejewski Consideration of component imperfections in new digitally assisted sub-ranging A/D converters
JP2006262001A (ja) Ａｄ変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150109

LAPS Cancellation because of no payment of annual fees