CN217561964U - 一种阈值电压调整电路 - Google Patents
一种阈值电压调整电路 Download PDFInfo
- Publication number
- CN217561964U CN217561964U CN202221782578.3U CN202221782578U CN217561964U CN 217561964 U CN217561964 U CN 217561964U CN 202221782578 U CN202221782578 U CN 202221782578U CN 217561964 U CN217561964 U CN 217561964U
- Authority
- CN
- China
- Prior art keywords
- transistor
- circuit
- terminal
- threshold voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本实用新型涉及集成电路技术领域,具体公开了一种阈值电压调整电路,其中,包括:第一晶体管电路、第二晶体管电路和反馈电路,第一晶体管电路的输入端和第二晶体管电路的输入端均连接输入信号,第一晶体管电路的输出端和第二晶体管电路的输出端均连接反馈电路的输入端,反馈电路的反馈端连接第二晶体管电路的控制端,反馈电路的输出端用于输出阈值电压调整电路的结果;第一晶体管电路和第二晶体管电路用于对输入信号进行去噪处理;反馈电路用于根据第一初始处理信号和第二初始处理信号的比较结果形成反馈电压;第二晶体管电路还用于根据反馈电压调整所述第二初始处理信号的电压准位。本实用新型提供的阈值电压调整电路能够提高电压准位的准确度。
Description
技术领域
本实用新型涉及集成电路技术领域,尤其涉及一种阈值电压调整电路。
背景技术
集成电路中晶体管的阈值电压是所有电路仿真程序中使用的一个非常重要的参数,传统的且几种广泛应用于长信道和短信道的晶体管的阈值电压提取方法较为复杂、耗电,并且以此阈值电压判断出来的电压准位以及高电位与低电位的确准度亦较差。
因此,如何能够提供一种阈值电压调整电路以提高电压准位以及高电位与低电位的准确度成为本领域技术人员亟待解决的技术问题。
发明内容
本实用新型提供了一种阈值电压调整电路,解决相关技术中存在的电压准位的调整准确度差的问题。
作为本实用新型的一个方面,提供一种阈值电压调整电路,其中,包括:
第一晶体管电路、第二晶体管电路和反馈电路,所述第一晶体管电路的输入端和所述第二晶体管电路的输入端均连接所述阈值电压调整电路的输入信号,所述第一晶体管电路的输出端和所述第二晶体管电路的输出端均连接所述反馈电路的输入端,所述反馈电路的反馈端连接所述第二晶体管电路的控制端,所述反馈电路的输出端用于输出所述阈值电压调整电路的输出结果;
所述第一晶体管电路用于对所述输入信号进行去噪处理,得到第一初始处理信号;
所述第二晶体管电路用于对所述输入信号进行去噪处理,得到第二初始处理信号;
所述反馈电路用于根据所述第一初始处理信号和所述第二初始处理信号的比较结果形成反馈电压;
所述第二晶体管电路还用于根据所述反馈电压调整所述第二初始处理信号的电压准位。
进一步地,所述第一晶体管电路包括:第一晶体管和第二晶体管,所述第一晶体管的驱动端和第二晶体管的驱动端均为所述第一晶体管电路的输入端,所述第一晶体管的第一端连接输入电压,所述第一晶体管的第二端与所述第二晶体管的第一端连接,所述第二晶体管的第二端为所述第一晶体管电路的输出端。
进一步地,所述第一晶体管和所述第二晶体管均包括N型MOS管。
进一步地,所述第二晶体管电路包括第三晶体管、第四晶体管和第五晶体管,
所述第三晶体管的驱动端和所述第五晶体管的驱动端均为所述第二晶体管电路的输入端,所述第四晶体管的驱动端连接所述反馈电路,用于输入反馈电压,
所述第三晶体管的第一端为所述第二晶体管电路的输出端,所述第三晶体管的第二端连接所述第四晶体管的第一端,所述第四晶体管的第二端连接信号地,所述第五晶体管的第一端为所述第二晶体管电路的输出端,所述第五晶体管的第二端连接信号地。
进一步地,所述第三晶体管、第四晶体管和第五晶体管均包括P型MOS管。
进一步地,所述反馈电路包括至少一级差分放大器,所述差分放大器的输入端连接所述第一晶体管电路的输出端以及所述第二晶体管电路的输出端,所述差分放大器的电源端连接输入电压,所述差分放大器的接地端连接信号地,所述差分放大器的输出端为所述阈值电压调整电路的输出端。
进一步地,所述反馈电路包括三级依次连接的差分放大器,第三级差分放大器的输出端为所述阈值电压调整电路的输出端。
进一步地,所述第一晶体管电路的输入端和所述第二晶体管电路的输入端均连接输入缓冲电阻的一端,所述输入缓冲电阻的另一端为所述阈值电压调整电路的输入端。
本实用新型实施例提供的阈值电压调整电路,通过反馈电路向第二晶体管电路施加反馈电压的方式来调整电流转换点与电压转换点,能够产生相对应的阻值,以达到精准判断电压准位与电位。因此,本实用新型提供的阈值电压调整电路能够提高电压准位以及高电位与低电位的准确度。
附图说明
附图是用来提供对本实用新型的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本实用新型,但并不构成对本实用新型的限制。在附图中:
图1为本实用新型的阈值电压调整电路的电路原理图。
具体实施方式
需要说明的是,在不冲突的情况下,本实用新型中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本实用新型。
为了使本领域技术人员更好地理解本实用新型方案,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分的实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本实用新型保护的范围。
需要说明的是,本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本实用新型的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包括,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实施例中提供了一种阈值电压调整电路,图1是根据本实用新型实施例提供的阈值电压调整电路的电路原理图,如图1所示,包括:
第一晶体管电路100、第二晶体管电路200和反馈电路300,所述第一晶体管电路100的输入端和所述第二晶体管电路200的输入端均连接所述阈值电压调整电路的输入信号,所述第一晶体管电路100的输出端和所述第二晶体管电路200的输出端均连接所述反馈电路300的输入端,所述反馈电路300的反馈端连接所述第二晶体管电路200的控制端,所述反馈电路300的输出端用于输出所述阈值电压调整电路的输出结果;
所述第一晶体管电路100用于对所述输入信号进行去噪处理,得到第一初始处理信号;
所述第二晶体管电路200用于对所述输入信号进行去噪处理,得到第二初始处理信号;
所述反馈电路300用于根据所述第一初始处理信号和所述第二初始处理信号的比较结果形成反馈电压;
所述第二晶体管电路200还用于根据所述反馈电压调整所述第二初始处理信号的电压准位。
本实用新型实施例提供的阈值电压调整电路,通过反馈电路向第二晶体管电路施加反馈电压的方式来调整电流转换点与电压转换点,能够产生相对应的阻值,以达到精准判断电压准位与电位。因此,本实用新型提供的阈值电压调整电路能够提高电压准位以及高电位与低电位的准确度。
在本实用新型实施例中,所述第一晶体管电路100包括:第一晶体管M5和第二晶体管M4,所述第一晶体管M5的驱动端和第二晶体管M4的驱动端均为所述第一晶体管电路100的输入端,所述第一晶体管M5的第一端连接输入电压Vin,所述第一晶体管M5的第二端与所述第二晶体管M4的第一端连接,所述第二晶体管M4的第二端为所述第一晶体管电路100的输出端。
优选地,所述第一晶体管M5和所述第二晶体管M4均包括N型MOS管。
应当理解的是,在本实用新型实施例中,所述第一晶体管M5和第二晶体管M4组成的第一晶体管电路100能够对输入信号进行去噪处理,得到第一处理信号,当输入信号为电压信号时,该第一处理信号具体可以理解为去噪处理后的电压信号。
在本实用新型实施例中,所述第二晶体管电路200包括第三晶体管M3、第四晶体管M2和第五晶体管M1,
所述第三晶体管M3的驱动端和所述第五晶体管M1的驱动端均为所述第二晶体管电路200的输入端,所述第四晶体管M2的驱动端连接所述反馈电路300,用于输入反馈电压,
所述第三晶体管M3的第一端为所述第二晶体管电路200的输出端,所述第三晶体管M3的第二端连接所述第四晶体管M2的第一端,所述第四晶体管M2的第二端连接信号地Vg,所述第五晶体管M1的第一端为所述第二晶体管电路200的输出端,所述第五晶体管M1的第二端连接信号地Vg。
此处需要说明的是,所述第四晶体管M2的驱动端即为前文所述的第二晶体管电路200的控制端。
优选地,所述第三晶体管M3、第四晶体管M2和第五晶体管M1均包括P型MOS管。
应当理解的是,在本实用新型实施例中,所述第三晶体管M3、第四晶体管M2和第五晶体管M1组成的第二晶体管电路200能够对输入信号进行去噪处理,得到第二处理信号,当输入信号为电压信号时,该第二处理信号具体可以理解为去噪处理后的电压信号。
在本发明实施例中,所述反馈电路300包括至少一级差分放大器,所述差分放大器的输入端连接所述第一晶体管电路100的输出端以及所述第二晶体管电路200的输出端,所述差分放大器的电源端连接输入电压Vin,所述差分放大器的接地端连接信号地Vg,所述差分放大器的输出端为所述阈值电压调整电路的输出端o。
具体的,所述反馈电路300包括三级依次连接的差分放大器,第三级差分放大器的输出端为所述阈值电压调整电路的输出端。
如图1所示,所述反馈电路300包括第一级差分放大器A0、第二级差分放大器A1和第三级差分放大器A2,本实用新型实施例以第一级差分放大器A0的输出端作为反馈端,具体可以根据需要进行选择,此处不作限定。
在本实用新型实施例中,所述第一晶体管电路100的输入端和所述第二晶体管电路200的输入端均连接输入缓冲电阻R0的一端,所述输入缓冲电阻R0的另一端为所述阈值电压调整电路的输入端i。
因此,本实用新型主要是通过一对交叉耦合的P型MOS管和两个由互补的输入信号驱动的N型MOS管,形成能够调整电压准位的阈值电压调整电路,即利用交叉耦合和输入信号的互补性实现阈值电压准位的调整。
综上,本实用新型实施例提供的阈值电压调整电路,能够通过反馈电路向第二晶体管电路的反馈实现对电压准位的调整,具有调整精度高的优势,且该阈值电压调整电路设计简单,同时避免由于半导体制程参数漂移所造成的误差,从而消除了信号中的噪声影响。
可以理解的是,以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式,然而本实用新型并不局限于此。对于本领域内的普通技术人员而言,在不脱离本实用新型的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本实用新型的保护范围。
Claims (8)
1.一种阈值电压调整电路,其特征在于,包括:
第一晶体管电路、第二晶体管电路和反馈电路,所述第一晶体管电路的输入端和所述第二晶体管电路的输入端均连接所述阈值电压调整电路的输入信号,所述第一晶体管电路的输出端和所述第二晶体管电路的输出端均连接所述反馈电路的输入端,所述反馈电路的反馈端连接所述第二晶体管电路的控制端,所述反馈电路的输出端用于输出所述阈值电压调整电路的输出结果;
所述第一晶体管电路用于对所述输入信号进行去噪处理,得到第一初始处理信号;
所述第二晶体管电路用于对所述输入信号进行去噪处理,得到第二初始处理信号;
所述反馈电路用于根据所述第一初始处理信号和所述第二初始处理信号的比较结果形成反馈电压;
所述第二晶体管电路还用于根据所述反馈电压调整所述第二初始处理信号的电压准位。
2.根据权利要求1所述的阈值电压调整电路,其特征在于,所述第一晶体管电路包括:第一晶体管和第二晶体管,所述第一晶体管的驱动端和第二晶体管的驱动端均为所述第一晶体管电路的输入端,所述第一晶体管的第一端连接输入电压,所述第一晶体管的第二端与所述第二晶体管的第一端连接,所述第二晶体管的第二端为所述第一晶体管电路的输出端。
3.根据权利要求2所述的阈值电压调整电路,其特征在于,所述第一晶体管和所述第二晶体管均包括N型MOS管。
4.根据权利要求1所述的阈值电压调整电路,其特征在于,
所述第二晶体管电路包括第三晶体管、第四晶体管和第五晶体管,
所述第三晶体管的驱动端和所述第五晶体管的驱动端均为所述第二晶体管电路的输入端,所述第四晶体管的驱动端连接所述反馈电路,用于输入反馈电压,
所述第三晶体管的第一端为所述第二晶体管电路的输出端,所述第三晶体管的第二端连接所述第四晶体管的第一端,所述第四晶体管的第二端连接信号地,所述第五晶体管的第一端为所述第二晶体管电路的输出端,所述第五晶体管的第二端连接信号地。
5.根据权利要求4所述的阈值电压调整电路,其特征在于,所述第三晶体管、第四晶体管和第五晶体管均包括P型MOS管。
6.根据权利要求1所述的阈值电压调整电路,其特征在于,所述反馈电路包括至少一级差分放大器,所述差分放大器的输入端连接所述第一晶体管电路的输出端以及所述第二晶体管电路的输出端,所述差分放大器的电源端连接输入电压,所述差分放大器的接地端连接信号地,所述差分放大器的输出端为所述阈值电压调整电路的输出端。
7.根据权利要求6所述的阈值电压调整电路,其特征在于,所述反馈电路包括三级依次连接的差分放大器,第三级差分放大器的输出端为所述阈值电压调整电路的输出端。
8.根据权利要求1所述的阈值电压调整电路,其特征在于,所述第一晶体管电路的输入端和所述第二晶体管电路的输入端均连接输入缓冲电阻的一端,所述输入缓冲电阻的另一端为所述阈值电压调整电路的输入端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221782578.3U CN217561964U (zh) | 2022-07-12 | 2022-07-12 | 一种阈值电压调整电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221782578.3U CN217561964U (zh) | 2022-07-12 | 2022-07-12 | 一种阈值电压调整电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217561964U true CN217561964U (zh) | 2022-10-11 |
Family
ID=83505140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221782578.3U Active CN217561964U (zh) | 2022-07-12 | 2022-07-12 | 一种阈值电压调整电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217561964U (zh) |
-
2022
- 2022-07-12 CN CN202221782578.3U patent/CN217561964U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100495919C (zh) | 具有多增益级的比较器 | |
CN101860327B (zh) | 级联放大器和用于控制级联放大器的电流的方法 | |
KR101926003B1 (ko) | 초저 작동 전압 레일 대 레일 연산 증폭기 및 차동 입력 증폭단 회로 및 그 출력단 회로 | |
EP2879292B1 (en) | Amplifier arrangement | |
EP2652872A1 (en) | Current mirror and high-compliance single-stage amplifier | |
US20200395897A1 (en) | Differential input circuit, amplification circuit, and display apparatus | |
JP2007116568A (ja) | 差動増幅器 | |
CN103873032A (zh) | 轨对轨输入迟滞比较器 | |
WO2012083781A1 (en) | Voltage comparator | |
US9246459B2 (en) | Variable gain amplifier | |
CN109742946B (zh) | 一种应用于宽输出电压范围Buck变换器的DCR采样电路 | |
EP1435693B1 (en) | Amplification circuit | |
CN217561964U (zh) | 一种阈值电压调整电路 | |
US20180287576A1 (en) | Transconductance amplifier | |
Ou | G m/I D based noise analysis for CMOS analog circuits | |
US9473122B1 (en) | Rail-to-rail input stage circuit with constant transconductance | |
US7760012B1 (en) | High linearity gmC filter | |
CN115333486A (zh) | 基于霍尔传感器的放大电路 | |
CN107508591A (zh) | 一种高线性度的轨至轨电平位移电路 | |
CN109582077B (zh) | 低耗电电源启动重设电路与参考信号电路 | |
US8665024B2 (en) | Control of minimum current in output transistors of an amplifier output stage | |
CN216086592U (zh) | 电子设备 | |
KR101055788B1 (ko) | 광대역의 공통모드 입력전압 범위를 가지는 차동 증폭회로 및 그 차동 증폭회로를 구비한 입력 버퍼 | |
JP4819583B2 (ja) | Ota回路 | |
US20120049958A1 (en) | Amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |