JP3542988B2 - 正にバイアスされる差動基準入力を有するアナログ・デジタル変換器 - Google Patents
正にバイアスされる差動基準入力を有するアナログ・デジタル変換器 Download PDFInfo
- Publication number
- JP3542988B2 JP3542988B2 JP2001323590A JP2001323590A JP3542988B2 JP 3542988 B2 JP3542988 B2 JP 3542988B2 JP 2001323590 A JP2001323590 A JP 2001323590A JP 2001323590 A JP2001323590 A JP 2001323590A JP 3542988 B2 JP3542988 B2 JP 3542988B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- comparators
- analog
- analog data
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
- H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
- H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は一般にアナログ・デジタル変換に関し、特に、正にバイアスされた差動基準電圧入力を有するアナログ・デジタル変換器に関する。
【０００２】
【従来の技術】
図１を参照すると、Ｋｕｍａｍｏｔｏらにより米国特許第５７３１７７６号で開示される従来のアナログ・デジタル変換器（ＡＤＣ）の回路図が示される。図示のように、ＡＤＣ１０２は抵抗器ラダー１、８個の差動比較器Ｃ１乃至Ｃ８、エンコーダ１０、及び制御ユニット１５を含む。抵抗器ラダー１は、基準電圧ＶＲＢを有する低い電圧基準端子２と、基準電圧ＶＲＴを有する高い電圧基準端子３と、直列に接続された同一の抵抗器ｒ１乃至ｒ９とを有する。抵抗器ｒ１乃至ｒ９の接合部において、中間タップＴ１乃至Ｔ８が多数の中間基準電圧を提供する。
【０００３】
差動比較器Ｃ１乃至Ｃ８は各々、エンコーダ１０に接続される出力と、４つの入力端子とを有し、その内の２つは、抵抗器ラダー１内のタップに接続される反転基準入力端子であり、他の２つはアナログ電圧入力端子である。一般に、差動比較器Ｃ（ｉ）（ｉ＝１．．．８）において、正の基準入力端子は、抵抗器ｒ（ｉ）とｒ（ｉ＋１）との接合部に設けられる中間タップＴ（ｉ）に接続され、負の基準入力端子は、抵抗器ｒ（１０−ｉ）とｒ（９−ｉ）との接合部に設けられる中間タップＴ（９−ｉ）に接続される。換言すると、差動比較器Ｃ（ｉ）の正の基準入力端子と、差動比較器Ｃ（９−ｉ）の負の基準入力端子とは、中間タップＴ（ｉ）に共通に接続される。重要な点は、この構成は差動電圧入力端子の逆転を生じることである。すなわち、半分の比較器の正の基準電圧端子は、負の基準電圧端子よりも低い基準電圧に接続される。差動比較器Ｃ１乃至Ｃ８の各々において、正のアナログ電圧入力端子は、アナログ電圧Ｖｉを有する差動入力信号線６に接続され、負のアナログ電圧入力端子は、相補アナログ電圧Ｖｉ＊を有する差動入力信号ライン５に接続される。
【０００４】
動作において、差動比較器Ｃ１乃至Ｃ８の各々は、アナログ入力電圧ＶｉとＶｉ＊との差を反転基準電圧入力に印加される基準電圧間の差と比較し、比較結果を示すデジタル信号を出力する。換言すると、差動比較器Ｃ１乃至Ｃ８の各々は、（Ｖｉｎ＋−Ｖｉｎ−）と（−Ｖｒｅｆ＋−（−Ｖｒｅｆ−））との差を増幅し、増幅された差分を出力する。従って、差動比較器Ｃ１乃至Ｃ８の各々により生成される出力電圧信号Ｖｏｕｔは、次式により表され、次式において、Ｇは比較器の利得を表す。
【数１】
Ｖｏｕｔ＝Ｇ×（（Ｖｉｎ＋−Ｖｉｎ−）−（−Ｖｒｅｆ＋−（−Ｖｒｅｆ−）））
【０００５】
抵抗器ｒ１乃至ｒ９の抵抗値は等しいので、分割基準電圧の値（−Ｖｒｅｆ＋−（−Ｖｒｅｆ−））は、差動比較器Ｃ１からＣ８に向けて等間隔で順番に増加する。従って、入力電圧信号ＶｉとＶｉ＊との差が、中間タップＴ２及びＴ７間の分割基準電圧よりも高く、中間タップＴ３及びＴ６間の分割基準電圧よりも低い場合、入力電圧信号ＶｉとＶｉ＊との差は、差動比較器Ｃ１乃至Ｃ２に印加される分割基準電圧よりも高く、差動比較器Ｃ３乃至Ｃ８に印加される分割基準電圧よりも低い。結果的に、差動比較器Ｃ１乃至Ｃ２は論理ハイ信号を出力し、差動比較器Ｃ３乃至Ｃ８は、論理ロウ信号を出力する。エンコーダ１０は差動比較器Ｃ１乃至Ｃ８により出力された信号を３ビットのデジタル信号と、１ビットのオーバフロー指示とにエンコードする。このようにして、ＡＤＣ１０２はアナログ差動入力電圧信号Ｖｉ及びＶｉ＊を、デジタル信号に変換する。
【０００６】
ＡＤＣ１０２の設計は、タップＴ１乃至Ｔ８と関連差動比較器Ｃ１乃至Ｃ８との間の配線長が最小化されるという点で、半導体チップ・フロア設計の観点から有利であるが、ＡＤＣ１０２は本発明により認識される多数の欠点を有する。特に、差動比較器Ｃ１乃至Ｃ４への基準電圧入力の逆転は、比較器回路を負にバイアスし、特定の比較器設計において、比較器対Ｃ１及びＣ８、Ｃ２及びＣ７、Ｃ３及びＣ６、及びＣ４及びＣ５により生成される電圧差において、非対称性を生成し得る。こうした電圧非対称性は、等しい大きさで反対符号のアナログ電圧に対して、非対称の変換結果を生じることになる。更に、少なくとも一部の比較器設計においては、基準電圧入力の逆転は、比較器を構成するトランジスタのダイナミック電圧範囲、及び差動利得の両方を不利に低減し得る。より低い基準電圧を有する、より低消費電力の集積回路を設計する場合、差動比較器により提供される差動利得は、アナログ信号を高精度で正確に量子化するために、一層重要となる。
【０００７】
【発明が解決しようとする課題】
本発明は、正にバイアスされた基準電圧入力を有する改善されたアナログ・デジタル変換器（ＡＤＣ）を提供することにより、従来技術の前述の及び他の欠点を解決及び克服する。
【０００８】
【課題を解決するための手段】
本発明によるアナログ・デジタル変換器は、各々が１出力と、差動アナログ・データ入力に接続される２つのアナログ・データ入力と、２つの基準電圧入力とを有する複数の比較器を含む。２つの基準電圧入力の各々は直列に接続される複数の抵抗器を含む抵抗器ラダーに接続される。重要な点は、各比較器の２つの基準電圧入力が正にバイアスされることであり、これは正の基準電圧入力が、負の基準電圧入力よりも比較的高い電位において、抵抗器ラダー上のポイントに接続されることを意味する。比較器の出力はエンコーダに接続され、エンコーダが出力における信号をデジタル信号にエンコードする。比較器の差動基準電圧入力をこのように正にバイアスすることにより、比較器の差動利得、ダイナミック電圧範囲、及び電圧対称性が有利に改善される。
【０００９】
本発明の全ての目的、フィーチャ及び利点が、以下で述べる詳細な説明から明らかとなろう。
【００１０】
【発明の実施の形態】
図２を参照すると、本発明の好適な実施例によるフラッシュ・アナログ・デジタル変換器（ＡＤＣ）のハイレベル回路図が示される。図示のように、ＡＤＣ２０は抵抗器ラダー２０２、Ｎ−１個（Ｎは２の累乗）の差動比較器Ｃ１乃至ＣＮ−１、エンコーダ２０４、及び制御装置２０６を含む。抵抗器ラダー２０２はＮ−１個の同一抵抗値の抵抗器Ｒ１乃至ＲＮ−１を含み、これらは２つの電流源Ｉ１及びＩ２の間に直列に接続される。抵抗器Ｒ１乃至ＲＮ−１の接合部には、多数の基準電圧が提供される。例えば、ある典型的なＣＭＯＳ実施例では、Ｎが６４であり、電流源Ｉ１及びＩ２が５０μＡの電流源であり、抵抗器Ｒ１乃至ＲＮ−１の値が２２０Ωであり、各抵抗器にかかる電圧降下が１１ｍＶである。電圧、電流及びインピーダンスに関するオームの法則、すなわちＶ＝ＩＲを考慮すると、抵抗器Ｒ１乃至ＲＮ−１は一連の基準電圧源と見なされ、本発明の代替実施例では、他の好適な基準電圧源により置換される。図示されないが、基準電圧をより安定化させるために、抵抗器ラダー２０２の中心（すなわち抵抗器ＲＮ／２の中心）が、ＶＤＤ／２の基準電圧に接続されてもよい。
【００１１】
差動比較器Ｃ１乃至ＣＮ−１の各々は、エンコーダ２０４に接続されるそれぞれの出力（ＯＵＴ１−ＯＵＴＮ−１）と、４つの入力とを有する。入力の２つは、抵抗器ラダー２０２に接続される非反転基準電圧入力（＋Ｒｅｆ及び−Ｒｅｆ）であり、他の２つはアナログ・データ入力（＋Ｉｎ及び−Ｉｎ）である。図示の実施例では、差動比較器Ｃ２乃至ＣＮ−１（すなわちＣ１を除く全ての差動比較器）が対を成し、各対を形成する差動比較器が、抵抗器ラダー２０２により提供される同一の基準電圧に接続される対応する基準電圧入力を有する。例えば、差動比較器ＣＮ−１及びＣ２の正の基準電圧入力（＋Ｒｅｆ）は、ＲＮ−１とＲＮ−２との接合部に提供される中間基準電圧に接続され、差動比較器ＣＮ−１及びＣ２の負の基準電圧入力（−Ｒｅｆ）は、Ｒ１とＲ２との接合部に提供される中間基準電圧に接続される。同様に、差動比較器ＣＮ／２及びＣＮ／２＋１の正の基準電圧入力（＋Ｒｅｆ）は、ＲＮ／２＋１とＲＮ／２との接合部に提供される中間基準電圧に接続され、差動比較器ＣＮ／２及びＣＮ／２＋１の負の基準電圧入力（−Ｒｅｆ）は、ＲＮ／２とＲＮ／２−１との接合部に提供される中間基準電圧に接続される。このように、同一の差動基準電圧が、各対を成す差動比較器により入力として受信され、異なる対を成す差動比較器により入力として受信される差動基準電圧は異なる。以下で詳述するように、差動比較器Ｃ１乃至ＣＮ−１に入力として提供される全ての差動基準電圧は正にバイアスされる。すなわち、あらゆる差動比較器の正の基準電圧入力（＋Ｒｅｆ）が、その負の基準電圧入力（−Ｒｅｆ）よりも高い基準電圧に接続される。
【００１２】
更に図２に示されるように、ＡＤＣ２００は正のアナログ・データ端子（Ｖ＋Ｉｎ）及び負のアナログ・データ端子（Ｖ−Ｉｎ）を含む差動アナログ・データ入力を有する。差動アナログ・データ入力は、デジタル形式に変換されるアナログ信号を受信する。正のアナログ信号を検出する差動比較器ＣＮ／２＋１乃至ＣＮ−１の各々において、正のアナログ・データ入力（＋Ｉｎ）はＶ＋Ｉｎに接続され、負のアナログ・データ入力はＶ−Ｉｎに接続される。それに対して、負のアナログ信号を検出する差動比較器ＣＮ／２乃至Ｃ１の各々では、正のアナログ・データ入力（＋Ｉｎ）はＶ−Ｉｎに接続され、負のアナログ・データ入力はＶ＋Ｉｎに接続される。差動比較器ＣＮ／２乃至Ｃ１のアナログ・データ入力の極性の逆転を考慮して、差動比較器ＣＮ／２乃至Ｃ１の出力が、差動比較器ＣＮ／２＋１乃至ＣＮ−１と同一の極性を有するように反転される。
【００１３】
動作において、差動比較器Ｃ１乃至ＣＮ−１の各々は、差動アナログ・データ入力に現れる差動アナログ信号を、その基準電圧入力に印加される差動基準電圧と比較し、比較結果を示すデジタル出力信号を生成する。換言すると、差動比較器Ｃ１乃至ＣＮ−１の各々は、（＋Ｒｅｆ−（−Ｒｅｆ））と（＋Ｉｎ−（−Ｉｎ））との差分を増幅し、増幅された差分を出力する。従って、差動比較器ＣＮ／２＋１乃至ＣＮ−１の各々により生成される出力電圧信号Ｏｕｔは、次式のように表現され、次式においてＧは差動比較器の利得を示す。
【数２】
Ｏｕｔｉ＝Ｇ×（（＋Ｉｎ−（−Ｉｎ））−（＋Ｒｅｆ−（−Ｒｅｆ）））
【００１４】
差動比較器ＣＮ／２乃至Ｃ１の各々により生成される出力電圧信号Ｏｕｔについても、同様に次式のように表すことができる。
【数３】
Ｏｕｔｉ＝−Ｇ×（（＋Ｉｎ−（−Ｉｎ））−（＋Ｒｅｆ−（−Ｒｅｆ）））
【００１５】
抵抗器Ｒ１乃至ＲＮ−１の抵抗値は等しいので、各差動比較器対により受信される差動基準電圧（＋Ｒｅｆ−（−Ｒｅｆ））は、中間点に当たる比較器対（ＣＮ／２＋１とＣＮ／２）での最小値から、比較器Ｃ１での最大値まで等しいステップで増加する。従って、例えば差動アナログ・データ信号がＲＮ／２にかかる差動基準電圧よりも高く、ＲＮ／２＋１にかかる差動基準電圧よりも低い場合、差動比較器ＣＮ／２＋１乃至ＣＮ−１に印加される差動アナログ・データ信号（＋Ｉｎ−（−Ｉｎ））は、差動比較器ＣＮ／２＋１に印加される差動基準電圧よりも高く、差動比較器ＣＮ／２＋２乃至ＣＮ−１に印加される差動基準電圧よりも低い。結果的に、差動比較器ＣＮ／２＋１は論理ハイ信号を出力し、差動比較器ＣＮ／２＋２乃至ＣＮ−１は論理ロウ信号を出力する。更に、差動比較器Ｃ１乃至ＣＮ／２に印加される差動アナログ・データ信号（＋Ｉｎ−（−Ｉｎ））は、差動比較器Ｃ１乃至ＣＮ／２に印加される差動基準電圧よりも低くなり、結果的に、差動比較器Ｃ１乃至ＣＮ／２は論理ハイ信号を出力する。換言すると、比較器Ｃ１乃至ＣＮ−１の全体出力は、アナログ・データ信号のデジタル値のＮ−１ビットのデコード指示（しばしば”温度計（ｔｈｅｒｍｏｍｅｔｅｒ）”または”日除け（ｗｉｎｄｏｗ ｓｈａｄｅ）”コードと呼ばれる）を提供する。このデコード指示は次に、エンコーダ２０４により既知のようにエンコードされ、ｌｏｇ２（Ｎ）ビットから成るデジタル出力信号（ＯＵＴ）を生成する。すなわち、Ｎが６４の場合、ＯＵＴ信号は６ビットから成る。
【００１６】
図３を参照すると、本発明の好適な実施例によるＡＤＣ２００内の差動比較器の好適な実施例の回路図が示される。図示のように、差動比較器２２０は３つのステージ、すなわち前置増幅器２２２、クロック式増幅器２２４、及びセット／リセット（Ｓ／Ｒ）ラッチ２２６を含む。前置増幅器２２２は、入力として比較器２２０の４入力（＋Ｒｅｆ、−Ｒｅｆ、＋Ｉｎ、−Ｉｎ）を受信し、差動信号（＋Ｉｎ−（−Ｉｎ）−（＋Ｒｅｆ−（−Ｒｅｆ））を生成して増幅し、差動信号を第１及び第２の信号線２３０及び２３２上にそれぞれ出力する。
【００１７】
増幅器２２４は、前置増幅器２２２により生成された差動信号を更に増幅するもので、２つの入力ｎ型電界効果トランジスタ（ｎ−ＦＥＴ）２３４及び２３６を含み、これらは信号線２３０及び２３２にそれぞれ接続されるゲートを有する。入力ｎ−ＦＥＴ２３４及び２３６のソースは互いに接続され、入力ｎ−ＦＥＴ２３４及び２３６のドレインは、増幅器２２４の差動入出力ノードとして作用するノード２３８及び２３９にそれぞれ接続される。増幅器２２４は、ｐ型電界効果トランジスタ（ｐ−ＦＥＴ）２４０及び２４２及びｎ−ＦＥＴ２４４及び２４６を使用し、ノード２３８及び２３９の間に現れる差動信号を増幅する。これらの電界効果トランジスタは相互接続されて、２つの並列接続クロス・カップルド・インバータを形成する。ノード２３８及び２３９上に現れる増幅された差動信号は、Ｓ／Ｒラッチ２２６にラッチされ、続いてエンコーダ２０４に出力される。
【００１８】
図示のように、差動比較器２２０は更に多数のタイミング・トランジスタを含み、これらはクロック信号Ｓｅｔ１、Ｓｅｔ２及びＳｅｔ３を構成する３位相クロック信号に従い、様々な比較器ステージの動作を制御する。特に増幅器２２０は、Ｓｅｔ３により制御されるｎ−ＦＥＴホールド・トランジスタ２５０と、Ｓｅｔ１により制御される３つのリストア・トランジスタ２６０、２６２及び２６４とを含む。図２に示されるように、クロック信号Ｓｅｔ１、Ｓｅｔ２及びＳｅｔ３は制御装置２０６により生成される。
【００１９】
図４を参照すると、図３に示される差動比較器２２０の動作を制御するために使用されるクロック信号Ｓｅｔ１、Ｓｅｔ２及びＳｅｔ３の相対位相を示すタイミング図が示される。図示のように、差動比較器２２０の動作はリストア位相で開始し、この時Ｓｅｔ１クロック信号が論理ロウ状態である。Ｓｅｔ１クロックが論理ロウ状態に遷移するとき、リストア・トランジスタ２６０及び２６２がオンされて、信号線２３０及び２３２、ノード２３８及び２３９をそれぞれ短絡し、リストア・トランジスタ２６４はオフされる。適正動作では要求されないが、リストア位相は続くキャプチャ・フェーズの前に、信号線２３０と２３２との間、及びノード２３８と２３９との間の差動電圧をほぼ０Ｖに低減することにより性能を改善する。
【００２０】
キャプチャ・フェーズは、リストア・フェーズの終わりにＳｅｔ１クロック信号がロウからハイに遷移するとき開始する。Ｓｅｔ１クロック信号のロウからハイへの遷移は、リソース・トランジスタ２６４をオンし、リストア・トランジスタ２６０及び２６２をオフすることにより、前置増幅器２２２及び増幅器２２４がそれらの入力を評価することを可能にする。Ｓｅｔ２クロック信号の立下りエッジで、キャプチャ・フェーズが終了し、ホールド・フェーズが開始する。このタイミングは、Ｓｅｔ３クロック信号の立上りエッジと一致する。
【００２１】
ホールド・フェーズを開始するＳｅｔ３クロック信号のロウからハイへの遷移は、トランジスタ２５０をオンさせ、それによりノード２３８及び２３９における増幅器２２４の差動出力が保持される。この差動出力は、ノード２３８が論理ハイで、ノード２３９が論理ロウの場合”０”を示し、ノード２３８が論理ロウで、ノード２３９が論理ハイの場合”１”を示し、Ｓ／Ｒラッチ２２６にラッチされ、差動比較器２２０の新たな出力値となる。Ｓｅｔ１クロック信号の立下りエッジで、ホールド・フェーズは終了し、次のリストア・フェーズが開始する。
【００２２】
図５を参照すると、図３の差動比較器２２０内の前置増幅器２２２の好適な実施例の回路図が示される。図示のように、前置増幅器２２２はｐ−ＦＥＴトランジスタ２８０及びｎ−ＦＥＴトランジスタ２８２を含み、これらは上下の基準電圧レール（例えばＶＤＤ及びグラウンド）間の１対の並列接続増幅器と直列に接続される。出力ノード２８８にそれぞれ接続されるｐ−ＦＥＴ２８４及びｎ−ＦＥＴ２８６を含むそれぞれの増幅器が、ＦＥＴ２８４及び２８６のゲートにおいて、差動比較器２２０の差動基準電圧及びアナログ・データ入力を受信する。特にｐ−ＦＥＴ２８４ａのゲートは、ｎ−ＦＥＴ２８６ｂのゲートよりも高い基準電圧入力に接続される。この構成は、差動アナログ入力信号が比較器２２０をその判定ポイント付近に見舞うとき、増幅器トランジスタを高利得領域に設定する。更にこの構成は、各対を成す比較器のより対称性の良いバイアスを生成する。
【００２３】
図５に更に示されるように、信号線２３０及び２３２にそれぞれ接続される出力ノード２８８ａ及び２８８ｂが、バイアス抵抗ＲＢ１及びＲＢ２を介して共通ノード２９０に接続される。共通ノード２９０は、トランジスタ２８０及び２８２のゲートに接続される。出力ノード２８８から共通ノード２９０及びバイアス抵抗ＲＢ１及びＲＢ２を介して、電流源トランジスタ２８０及び２８２のゲートへの接続は、それらのゲートに出力ノード２８８における差動出力電圧（ＰｒｅａｍｐＯｕｔ＋及びＰｒｅａｍｐＯｕｔ−）の平均を印加することにより、トランジスタ２８０及び２８２をそれらの高利得領域にバイアスし維持する帰還路を形成する。前置増幅器２２２の全てのトランジスタがそれらの高利得領域にバイアスされるので、前置増幅器２２２は差動電圧（＋Ｉｎ−（−Ｉｎ）−（＋Ｒｅｆ−（−Ｒｅｆ））の相当な増幅を達成する。
【００２４】
図６及び図７を参照すると、本発明に従い正にバイアスされた基準電圧入力を有する前置増幅器と類似の構成を有するが、正及び負にバイアスされた基準電圧入力を有する従来の前置増幅器の差動利得特性がそれぞれ示される。理解を容易にするため、図６及び図７において、入力及び出力電圧信号は同一の参照番号で示されるが、対応する信号との電圧値の違いを示すために、図７では参照番号にプライム記号が追加されて示される。
【００２５】
図６に示される本発明の好適な実施例では、高位基準電圧入力（＋Ｒｅｆ）が、参照番号３００で示されるように、１．４Ｖの値を有し、低位基準電圧入力（−Ｒｅｆ）が、参照番号３０２で示されるように８００ｍＶの値を有する。従って、６００ｍＶの差動基準電圧（＋Ｒｅｆ−（−Ｒｅｆ））が生成される。従来の差動比較器は基準電圧入力を反転するので、図７に示されるように、従来の比較器の高位及び低位の基準電圧は、それぞれ８００ｍＶ及び１．４Ｖであり、−６００ｍＶの差動基準電圧を生成する。更に図６及び図７に示されるように、本発明の前置増幅器２２２の正のアナログ・データ入力（＋Ｉｎ）３０４の値（同様に、従来の差動比較器の負のアナログ・データ入力（−Ｉｎ）３０６’の値）は、１２５０ｍＶ乃至１５５０ｍＶの範囲である。一方、本発明の前置増幅器２２２の負のアナログ・データ入力（−Ｉｎ）３０６の値（同様に、従来の差動比較器の正のアナログ・データ入力（＋Ｉｎ）３０４’の値）は、６５０ｍＶ乃至９５０ｍＶの範囲である。
【００２６】
これらの入力値により、本発明の前置増幅器２２２は、約３．３の利得を達成する。これが図６に、正及び負の出力ノード２８８ａ及び２８８ｂのそれぞれの電圧特性の傾き３０８及び３１０により示される。等価な入力では、従来技術に従い類似の構成を有するが、反転基準電圧入力を有する前置増幅器は、図７に出力電圧特性の傾き３０８’及び３１０’により示されるように、高々１．６の利得を得るに過ぎない。更に、図６及び図７の比較から分かるように、本発明の前置増幅器２２２により提供される約１０４０ｍＶのダイナミック出力電圧範囲は、従来の構成の６００ｍＶの出力電圧範囲よりも著しく大きい。
【００２７】
本発明によるＡＤＣは、アナログ信号とデジタル信号との間の返還が要求される任意の電子システムにおいて、アプリケーションを見い出すことができる。例えば図８を参照すると、本発明によるＡＤＣを組み込む磁気記憶装置を有するデータ処理システム４００の典型的な実施例が示される。図示のように、データ処理システム４００は中央処理ユニット４４０とシステム・メモリ４４２とを含み、これらは相互接続４４６に接続される。相互接続４４６には更に、例えばＳＣＳＩディスク・ドライブなどの磁気記憶装置４０１のための駆動制御装置４４４が接続される。
【００２８】
磁気記憶装置４０１は、少なくとも１つの回転式磁気ディスク４０２を含むハウジング（図示せず）を有する。ディスク４０２はスピンドル４０４上に支持され、駆動制御装置４４４により生成されるモータ制御信号４２０に応答して、駆動モータ４０６により回転される。各磁気ディスク４０２は、少なくとも１ディスク表面４１８上に形成される磁気記録媒体を有する。磁気記録媒体は同心データ・トラック（図示せず）の環状パターンに構成される。１つ以上の読取り／書込みヘッド４１０を含む少なくとも１つのスライダ４０８が、磁気ディスク４０２上に位置決めされる。スライダ４０８はサスペンション４１４（ヘッド・ジンバル・アセンブリ（ＨＧＡ）とも呼ばれる）により、アクチュエータ・アーム４１２から吊される。磁気ディスク４０２のトラックに対するスライダ４０８の半径方向位置は、駆動制御装置４４４により生成される位置制御信号４２２に応答して、ボイス・コイル・モータ（ＶＣＭ）４１６により制御される。
【００２９】
磁気記憶装置４０１の動作の間、磁気ディスク４０２の回転がスライダ４０８とディスク表面４１８との間にエア・ベアリングを生成し、これがスライダ４０８をディスク表面４１８上に実質的に一定の小さな間隔で支持する。磁気ディスク４０２が駆動モータ４０６により回転されるとき、スライダ４０８はＶＣＭ４１６によるアクチュエータ・アーム４１２の動きに応答して、半径方向に移動され、それにより磁気読取り／書込みヘッド４１０が対象データを異なるトラックに読み書きすることが可能になる。読取り及び書込み信号は、読取り／書込みヘッド４１０から、または読取り／書込みヘッド４１０にデータ・チャネル４２４を介して伝達される。図示のように、データ・チャネル４２４は、ディスク４０２上に書込まれるデータを、デジタル形式からアナログ形式に変換するデジタル・アナログ変換器（ＤＡＣ）４２６と、ディスク４０２から読出されるデータをアナログ形式から、データ処理システム４００内で使用されるデジタル形式に変換する、本発明によるＡＤＣ２００の両方を含む。ＡＤＣ２００の設計は、現在使用可能な相互金属酸化物半導体（ＣＭＯＳ）形成技術を用いて、１．２ｎｓの変換スピードが可能であるという点で、データ・チャネル４２４内で実行されるデータ変換などの、高速アプリケーションにとって好適である。
【００３０】
以上述べたように、本発明は単一の抵抗器ラダー、複数の比較器、及びエンコーダを含む改善されたＡＤＣを提供する。複数の比較器の各々は、エンコーダに接続される１出力と４つの入力とを有する。ここで４つの入力は、抵抗器ラダーに接続される２つの基準電圧入力と、変換されるアナログ・データ信号を受信する２つのアナログ・データ入力である。反転基準電圧入力を有する従来のＡＤＣとは対照的に、本発明によるＡＤＣは、複数の比較器の差動基準電圧入力を正にバイアスし、それにより改善された差動利得、ダイナミック出力電圧範囲、及び電圧対称性が獲得される。
【００３１】
本発明は特に好適な実施例に関連して述べられてきたが、当業者であれば、本発明の趣旨及び範囲から逸れることなく、その態様及び詳細において、様々な変更が可能であることが理解できよう。
【００３２】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００３３】
（１）直列に接続される複数の抵抗器を含む抵抗器ラダーと、
差動アナログ・データ入力と、
各々が１出力と、前記差動アナログ・データ入力に接続される２つのアナログ・データ入力と、前記抵抗器ラダーにそれぞれ接続される２つの基準電圧入力とを有する複数の比較器において、各前記比較器の前記２つの基準電圧入力が、正の基準電圧入力と、負の基準電圧入力とを含み、前記正の基準電圧入力が、前記負の基準電圧入力よりも比較的高い電位の、前記抵抗器ラダー上のポイントに接続される比較器と、
前記複数の比較器の出力における信号をデジタル信号に変換するエンコーダと
を含む、アナログ・デジタル変換器。
（２）前記差動アナログ・データ入力が、第１及び第２のアナログ・データ端子を含み、
前記複数の比較器が、第１の比較器と、反転出力を有する第２の比較器をそれぞれ含む１対以上の比較器を含み、
前記第１及び第２の比較器の各々の前記２つのアナログ・データ入力が、第１及び第２のアナログ・データ入力を含み、前記第１の比較器の前記第１のアナログ・データ入力が、前記第１のアナログ・データ端子に接続され、前記第２の比較器の対応する前記第１のアナログ・データ入力が、前記第２のアナログ・データ端子に接続される、
前記（１）記載のアナログ・デジタル変換器。
（３）前記複数の比較器が１対以上の比較器を含み、
各対を成す前記比較器の前記基準電圧入力が、等価電圧をまたいで接続され、異なる対を成す前記比較器の前記基準電圧入力が、異なる電圧をまたいで接続される、
前記（１）記載のアナログ・デジタル変換器。
（４）前記抵抗器ラダーが奇数の抵抗器を含み、前記複数の比較器が奇数の比較器を含む、前記（１）記載のアナログ・デジタル変換器。
（５）前記複数の比較器の各比較器が前置増幅器を含む、前記（１）記載のアナログ・デジタル変換器。
（６）前記２つのアナログ・データ入力及び前記２つの基準電圧入力が、前記前置増幅器の入力を形成する、前記（５）記載のアナログ・デジタル変換器。
（７）前記前置増幅器が、並列接続されるトランジスタの第１及び第２の相補対を含み、
前記第１及び第２の相補対の各々内の前記トランジスタが、それぞれのバイアス素子を介して共通ノードに接続される差動出力ノードに接続され、
前記増幅器が、前記第１及び第２の相補トランジスタ対に直列に、基準電圧端子間に接続される第３の相補トランジスタ対を含み、前記第３の相補トランジスタ対内のトランジスタのそれぞれのゲートが、前記共通ノードに接続される、
前記（５）記載のアナログ・デジタル変換器。
（８）各前記比較器が、前記前置増幅器に接続される増幅器と、前記増幅器と前記比較器の出力との間に接続されるラッチとを含む、前記（５）記載のアナログ・デジタル変換器。
（９）各前記比較器の前記２つの基準電圧入力が非反転である、前記（１）記載のアナログ・デジタル変換器。
（１０）前記（１）記載のアナログ・デジタル変換器を含む、データ記憶装置。
（１１）少なくとも１つのデジタル・コンポーネント及び１つのアナログ・コンポーネントと、
前記デジタル・コンポーネントと前記アナログ・コンポーネントとの間に配置され、両者間の通信を容易にするアナログ・デジタル変換器と
を含み、前記アナログ・デジタル変換器が、
複数の抵抗器を含む抵抗器ラダーと、
差動アナログ・データ入力と、
各々が１出力と、前記差動アナログ・データ入力に接続される２つのアナログ・データ入力と、前記抵抗器ラダーにそれぞれ接続される２つの非反転基準電圧入力とを有する複数の比較器において、各前記比較器の前記２つの非反転基準電圧入力が、正の基準電圧入力と、負の基準電圧入力とを含み、前記正の基準電圧入力が、前記負の基準電圧入力よりも比較的高い電位の、前記抵抗器ラダー上のポイントに接続される比較器と、
前記複数の比較器の出力における信号をデジタル信号に変換するエンコーダと
を含む、データ処理システム。
（１２）前記差動アナログ・データ入力が、第１及び第２のアナログ・データ端子を含み、
前記複数の比較器が、第１の比較器と、反転出力を有する第２の比較器をそれぞれ含む１対以上の比較器を含み、
前記第１及び第２の比較器の各々の前記２つのアナログ・データ入力が、第１及び第２のアナログ・データ入力を含み、前記第１の比較器の前記第１のアナログ・データ入力が、前記第１のアナログ・データ端子に接続され、前記第２の比較器の対応する前記第１のアナログ・データ入力が、前記第２のアナログ・データ端子に接続される、
前記（１１）記載のデータ処理システム。
（１３）前記複数の比較器が１対以上の比較器を含み、
各対を成す前記比較器の前記基準電圧入力が、等価電圧をまたいで接続され、異なる対を成す前記比較器の前記基準電圧入力が、異なる電圧をまたいで接続される、
前記（１１）記載のデータ処理システム。
（１４）前記抵抗器ラダーが奇数の抵抗器を含み、前記複数の比較器が奇数の比較器を含む、前記（１１）記載のデータ処理システム。
（１５）前記複数の比較器の各比較器が前置増幅器を含む、前記（１１）記載のデータ処理システム。
（１６）前記２つのアナログ・データ入力及び前記２つの基準電圧入力が、前記前置増幅器の入力を形成する、前記（１５）記載のデータ処理システム。
（１７）前記前置増幅器が、並列接続されるトランジスタの第１及び第２の相補対を含み、
前記第１及び第２の相補対の各々内の前記トランジスタが、それぞれのバイアス素子を介して共通ノードに接続される差動出力ノードに接続され、
前記増幅器が、前記第１及び第２の相補トランジスタ対に直列に、基準電圧端子間に接続される第３の相補トランジスタ対を含み、前記第３の相補トランジスタ対内のトランジスタのそれぞれのゲートが、前記共通ノードに接続される、
前記（１５）記載のデータ処理システム。
（１８）各前記比較器が、前記前置増幅器に接続される増幅器と、前記増幅器と前記比較器の出力との間に接続されるラッチとを含む、前記（１５）記載のデータ処理システム。
（１９）各前記比較器の前記２つの基準電圧入力が非反転である、前記（１５）記載のデータ処理システム。
（２０）前記データ処理システムが、アナログ・コンポーネントを含むデータ記憶装置を含む、前記（１１）記載のデータ処理システム。
（２１）各々が２つのアナログ・データ入力と、正及び負の基準電圧入力とを有する複数の比較器を含むアナログ・デジタル変換器において、アナログ・データ信号をデジタル信号に変換する方法であって、
各前記比較器において、
前記２つのアナログ・データ入力において、差動アナログ・データ信号を受信するステップと、
前記負の基準電圧入力において、それぞれの第１の基準電圧を受信し、前記正の基準電圧入力において、それぞれのより高い第２の基準電圧を受信するステップと、
前記差動アナログ・データ信号を、前記第１及び第２の基準電圧の間のそれぞれの正の差動電圧と比較するステップと、
前記複数の比較器の比較器出力をデジタル信号にエンコードするステップと
を含む、方法。
（２２）前記差動アナログ・データ入力が、第１及び第２のアナログ・データ端子を含み、
前記複数の比較器が、第１の比較器と第２の比較器とをそれぞれ含む１対以上の比較器を含み、
前記第１及び第２の比較器の各々の前記２つのアナログ・データ入力が、第１及び第２のアナログ・データ入力を含み、前記方法が、
前記第１の比較器の前記第１のアナログ・データ入力を、前記第１のアナログ・データ端子に接続し、前記第２の比較器の対応する前記第１のアナログ・データ入力を、前記第２のアナログ・データ端子に接続するステップと、
各対を成す前記第２の比較器の出力を反転するステップと
を含む、前記（２１）記載の方法。
（２３）前記複数の比較器が１対以上の比較器を含み、前記方法が、
各対を成す前記比較器を、等価な基準電圧をまたいで接続するステップと、
異なる対を成す前記比較器を、異なる基準電圧をまたいで接続するステップと
を含む、前記（２１）記載の方法。
（２４）複数の前記基準電圧を抵抗器ラダーを用いて生成するステップを含み、
前記比較するステップが、奇数の前記比較器を用いて比較するステップを含む、
前記（２１）記載の方法。
（２５）前記比較するステップが、前記差動アナログ・データ入力における差動アナログ・データ信号を、前置増幅器により増幅するステップを含む、前記（２１）記載の方法。
（２６）前記差動アナログ・データ信号を増幅するステップが、前記前置増幅器の差動出力をまたいで接続される分圧器を用いて、前記前置増幅器を自己バイアスするステップを含む、前記（２５）記載の方法。
（２７）前記アナログ・データ信号を受信するステップが、データ記憶媒体上に記憶されるデータを表す差動アナログ・データ信号を受信するステップを含み、前記エンコードの結果、生じる前記デジタル信号が、前記データ記憶媒体上に記憶されるデータのデジタル表現である、前記（２１）記載の方法。
【図面の簡単な説明】
【図１】従来のアナログ・デジタル変換器（ＡＤＣ）のハイレベル回路図である。
【図２】本発明の好適な実施例によるアナログ・デジタル変換器（ＡＤＣ）のハイレベル回路図である。
【図３】本発明の好適な実施例による差動比較器の詳細な回路図である。
【図４】図３に示される差動比較器の動作を制御するために使用される３つのクロックの相対位相を示すタイミング図である。
【図５】図３の差動比較器内の前置増幅器の好適な実施例の回路図である。
【図６】図５に示される前置増幅器の差動利得を示す図である。
【図７】従来技術に従い、反転基準電圧入力を有する前置増幅器の差動利得を示す図である。
【図８】本発明によるＡＤＣを組み込むデータ処理システムの典型的な実施例を示す図である。
【符号の説明】
１、２０２ 抵抗ラダー
２ 低電圧側基準端子
３ 高電圧側基準端子
７、８ 差動入力端子
１０、２０４ エンコーダ
１５、２０６ 制御ユニット
２０、１０２、２００ アナログ・デジタル変換器（ＡＤＣ）
２２０ 比較器
２２２ 前置増幅器
２２４ クロック式増幅器
２２６ セット／リセット（Ｓ／Ｒ）
２３４、２３６ ｎ型電界効果トランジスタ（ｎ−ＦＥＴ）
２４０、２４２、２８０、２８４ ｐ型電界効果トランジスタ（ｐ−ＦＥＴ）
２４４、２４６、２８２、２８６ ｎ型電界効果トランジスタ（ｎ−ＦＥＴ）
２５０ ホールド・トランジスタ
２６０、２６２、２６４ リストア・トランジスタ
４００ データ処理システム
４０１ 磁気記憶装置
４０２ 回転式磁気ディスク
４０４ スピンドル
４０６ 駆動モータ
４０８ スライダ
４１０ 磁気読取り／書込みヘッド
４１２ アクチュエータ・アーム
４１４ サスペンション
４１６ ボイス・コイル・モータ（ＶＣＭ）
４２４ データ・チャネル
４２６ デジタル・アナログ変換器（ＤＡＣ）
４４０ 中央処理ユニット
４４２ システム・メモリ
４４４ 駆動制御装置
【発明の属する技術分野】
本発明は一般にアナログ・デジタル変換に関し、特に、正にバイアスされた差動基準電圧入力を有するアナログ・デジタル変換器に関する。
【０００２】
【従来の技術】
図１を参照すると、Ｋｕｍａｍｏｔｏらにより米国特許第５７３１７７６号で開示される従来のアナログ・デジタル変換器（ＡＤＣ）の回路図が示される。図示のように、ＡＤＣ１０２は抵抗器ラダー１、８個の差動比較器Ｃ１乃至Ｃ８、エンコーダ１０、及び制御ユニット１５を含む。抵抗器ラダー１は、基準電圧ＶＲＢを有する低い電圧基準端子２と、基準電圧ＶＲＴを有する高い電圧基準端子３と、直列に接続された同一の抵抗器ｒ１乃至ｒ９とを有する。抵抗器ｒ１乃至ｒ９の接合部において、中間タップＴ１乃至Ｔ８が多数の中間基準電圧を提供する。
【０００３】
差動比較器Ｃ１乃至Ｃ８は各々、エンコーダ１０に接続される出力と、４つの入力端子とを有し、その内の２つは、抵抗器ラダー１内のタップに接続される反転基準入力端子であり、他の２つはアナログ電圧入力端子である。一般に、差動比較器Ｃ（ｉ）（ｉ＝１．．．８）において、正の基準入力端子は、抵抗器ｒ（ｉ）とｒ（ｉ＋１）との接合部に設けられる中間タップＴ（ｉ）に接続され、負の基準入力端子は、抵抗器ｒ（１０−ｉ）とｒ（９−ｉ）との接合部に設けられる中間タップＴ（９−ｉ）に接続される。換言すると、差動比較器Ｃ（ｉ）の正の基準入力端子と、差動比較器Ｃ（９−ｉ）の負の基準入力端子とは、中間タップＴ（ｉ）に共通に接続される。重要な点は、この構成は差動電圧入力端子の逆転を生じることである。すなわち、半分の比較器の正の基準電圧端子は、負の基準電圧端子よりも低い基準電圧に接続される。差動比較器Ｃ１乃至Ｃ８の各々において、正のアナログ電圧入力端子は、アナログ電圧Ｖｉを有する差動入力信号線６に接続され、負のアナログ電圧入力端子は、相補アナログ電圧Ｖｉ＊を有する差動入力信号ライン５に接続される。
【０００４】
動作において、差動比較器Ｃ１乃至Ｃ８の各々は、アナログ入力電圧ＶｉとＶｉ＊との差を反転基準電圧入力に印加される基準電圧間の差と比較し、比較結果を示すデジタル信号を出力する。換言すると、差動比較器Ｃ１乃至Ｃ８の各々は、（Ｖｉｎ＋−Ｖｉｎ−）と（−Ｖｒｅｆ＋−（−Ｖｒｅｆ−））との差を増幅し、増幅された差分を出力する。従って、差動比較器Ｃ１乃至Ｃ８の各々により生成される出力電圧信号Ｖｏｕｔは、次式により表され、次式において、Ｇは比較器の利得を表す。
【数１】
Ｖｏｕｔ＝Ｇ×（（Ｖｉｎ＋−Ｖｉｎ−）−（−Ｖｒｅｆ＋−（−Ｖｒｅｆ−）））
【０００５】
抵抗器ｒ１乃至ｒ９の抵抗値は等しいので、分割基準電圧の値（−Ｖｒｅｆ＋−（−Ｖｒｅｆ−））は、差動比較器Ｃ１からＣ８に向けて等間隔で順番に増加する。従って、入力電圧信号ＶｉとＶｉ＊との差が、中間タップＴ２及びＴ７間の分割基準電圧よりも高く、中間タップＴ３及びＴ６間の分割基準電圧よりも低い場合、入力電圧信号ＶｉとＶｉ＊との差は、差動比較器Ｃ１乃至Ｃ２に印加される分割基準電圧よりも高く、差動比較器Ｃ３乃至Ｃ８に印加される分割基準電圧よりも低い。結果的に、差動比較器Ｃ１乃至Ｃ２は論理ハイ信号を出力し、差動比較器Ｃ３乃至Ｃ８は、論理ロウ信号を出力する。エンコーダ１０は差動比較器Ｃ１乃至Ｃ８により出力された信号を３ビットのデジタル信号と、１ビットのオーバフロー指示とにエンコードする。このようにして、ＡＤＣ１０２はアナログ差動入力電圧信号Ｖｉ及びＶｉ＊を、デジタル信号に変換する。
【０００６】
ＡＤＣ１０２の設計は、タップＴ１乃至Ｔ８と関連差動比較器Ｃ１乃至Ｃ８との間の配線長が最小化されるという点で、半導体チップ・フロア設計の観点から有利であるが、ＡＤＣ１０２は本発明により認識される多数の欠点を有する。特に、差動比較器Ｃ１乃至Ｃ４への基準電圧入力の逆転は、比較器回路を負にバイアスし、特定の比較器設計において、比較器対Ｃ１及びＣ８、Ｃ２及びＣ７、Ｃ３及びＣ６、及びＣ４及びＣ５により生成される電圧差において、非対称性を生成し得る。こうした電圧非対称性は、等しい大きさで反対符号のアナログ電圧に対して、非対称の変換結果を生じることになる。更に、少なくとも一部の比較器設計においては、基準電圧入力の逆転は、比較器を構成するトランジスタのダイナミック電圧範囲、及び差動利得の両方を不利に低減し得る。より低い基準電圧を有する、より低消費電力の集積回路を設計する場合、差動比較器により提供される差動利得は、アナログ信号を高精度で正確に量子化するために、一層重要となる。
【０００７】
【発明が解決しようとする課題】
本発明は、正にバイアスされた基準電圧入力を有する改善されたアナログ・デジタル変換器（ＡＤＣ）を提供することにより、従来技術の前述の及び他の欠点を解決及び克服する。
【０００８】
【課題を解決するための手段】
本発明によるアナログ・デジタル変換器は、各々が１出力と、差動アナログ・データ入力に接続される２つのアナログ・データ入力と、２つの基準電圧入力とを有する複数の比較器を含む。２つの基準電圧入力の各々は直列に接続される複数の抵抗器を含む抵抗器ラダーに接続される。重要な点は、各比較器の２つの基準電圧入力が正にバイアスされることであり、これは正の基準電圧入力が、負の基準電圧入力よりも比較的高い電位において、抵抗器ラダー上のポイントに接続されることを意味する。比較器の出力はエンコーダに接続され、エンコーダが出力における信号をデジタル信号にエンコードする。比較器の差動基準電圧入力をこのように正にバイアスすることにより、比較器の差動利得、ダイナミック電圧範囲、及び電圧対称性が有利に改善される。
【０００９】
本発明の全ての目的、フィーチャ及び利点が、以下で述べる詳細な説明から明らかとなろう。
【００１０】
【発明の実施の形態】
図２を参照すると、本発明の好適な実施例によるフラッシュ・アナログ・デジタル変換器（ＡＤＣ）のハイレベル回路図が示される。図示のように、ＡＤＣ２０は抵抗器ラダー２０２、Ｎ−１個（Ｎは２の累乗）の差動比較器Ｃ１乃至ＣＮ−１、エンコーダ２０４、及び制御装置２０６を含む。抵抗器ラダー２０２はＮ−１個の同一抵抗値の抵抗器Ｒ１乃至ＲＮ−１を含み、これらは２つの電流源Ｉ１及びＩ２の間に直列に接続される。抵抗器Ｒ１乃至ＲＮ−１の接合部には、多数の基準電圧が提供される。例えば、ある典型的なＣＭＯＳ実施例では、Ｎが６４であり、電流源Ｉ１及びＩ２が５０μＡの電流源であり、抵抗器Ｒ１乃至ＲＮ−１の値が２２０Ωであり、各抵抗器にかかる電圧降下が１１ｍＶである。電圧、電流及びインピーダンスに関するオームの法則、すなわちＶ＝ＩＲを考慮すると、抵抗器Ｒ１乃至ＲＮ−１は一連の基準電圧源と見なされ、本発明の代替実施例では、他の好適な基準電圧源により置換される。図示されないが、基準電圧をより安定化させるために、抵抗器ラダー２０２の中心（すなわち抵抗器ＲＮ／２の中心）が、ＶＤＤ／２の基準電圧に接続されてもよい。
【００１１】
差動比較器Ｃ１乃至ＣＮ−１の各々は、エンコーダ２０４に接続されるそれぞれの出力（ＯＵＴ１−ＯＵＴＮ−１）と、４つの入力とを有する。入力の２つは、抵抗器ラダー２０２に接続される非反転基準電圧入力（＋Ｒｅｆ及び−Ｒｅｆ）であり、他の２つはアナログ・データ入力（＋Ｉｎ及び−Ｉｎ）である。図示の実施例では、差動比較器Ｃ２乃至ＣＮ−１（すなわちＣ１を除く全ての差動比較器）が対を成し、各対を形成する差動比較器が、抵抗器ラダー２０２により提供される同一の基準電圧に接続される対応する基準電圧入力を有する。例えば、差動比較器ＣＮ−１及びＣ２の正の基準電圧入力（＋Ｒｅｆ）は、ＲＮ−１とＲＮ−２との接合部に提供される中間基準電圧に接続され、差動比較器ＣＮ−１及びＣ２の負の基準電圧入力（−Ｒｅｆ）は、Ｒ１とＲ２との接合部に提供される中間基準電圧に接続される。同様に、差動比較器ＣＮ／２及びＣＮ／２＋１の正の基準電圧入力（＋Ｒｅｆ）は、ＲＮ／２＋１とＲＮ／２との接合部に提供される中間基準電圧に接続され、差動比較器ＣＮ／２及びＣＮ／２＋１の負の基準電圧入力（−Ｒｅｆ）は、ＲＮ／２とＲＮ／２−１との接合部に提供される中間基準電圧に接続される。このように、同一の差動基準電圧が、各対を成す差動比較器により入力として受信され、異なる対を成す差動比較器により入力として受信される差動基準電圧は異なる。以下で詳述するように、差動比較器Ｃ１乃至ＣＮ−１に入力として提供される全ての差動基準電圧は正にバイアスされる。すなわち、あらゆる差動比較器の正の基準電圧入力（＋Ｒｅｆ）が、その負の基準電圧入力（−Ｒｅｆ）よりも高い基準電圧に接続される。
【００１２】
更に図２に示されるように、ＡＤＣ２００は正のアナログ・データ端子（Ｖ＋Ｉｎ）及び負のアナログ・データ端子（Ｖ−Ｉｎ）を含む差動アナログ・データ入力を有する。差動アナログ・データ入力は、デジタル形式に変換されるアナログ信号を受信する。正のアナログ信号を検出する差動比較器ＣＮ／２＋１乃至ＣＮ−１の各々において、正のアナログ・データ入力（＋Ｉｎ）はＶ＋Ｉｎに接続され、負のアナログ・データ入力はＶ−Ｉｎに接続される。それに対して、負のアナログ信号を検出する差動比較器ＣＮ／２乃至Ｃ１の各々では、正のアナログ・データ入力（＋Ｉｎ）はＶ−Ｉｎに接続され、負のアナログ・データ入力はＶ＋Ｉｎに接続される。差動比較器ＣＮ／２乃至Ｃ１のアナログ・データ入力の極性の逆転を考慮して、差動比較器ＣＮ／２乃至Ｃ１の出力が、差動比較器ＣＮ／２＋１乃至ＣＮ−１と同一の極性を有するように反転される。
【００１３】
動作において、差動比較器Ｃ１乃至ＣＮ−１の各々は、差動アナログ・データ入力に現れる差動アナログ信号を、その基準電圧入力に印加される差動基準電圧と比較し、比較結果を示すデジタル出力信号を生成する。換言すると、差動比較器Ｃ１乃至ＣＮ−１の各々は、（＋Ｒｅｆ−（−Ｒｅｆ））と（＋Ｉｎ−（−Ｉｎ））との差分を増幅し、増幅された差分を出力する。従って、差動比較器ＣＮ／２＋１乃至ＣＮ−１の各々により生成される出力電圧信号Ｏｕｔは、次式のように表現され、次式においてＧは差動比較器の利得を示す。
【数２】
Ｏｕｔｉ＝Ｇ×（（＋Ｉｎ−（−Ｉｎ））−（＋Ｒｅｆ−（−Ｒｅｆ）））
【００１４】
差動比較器ＣＮ／２乃至Ｃ１の各々により生成される出力電圧信号Ｏｕｔについても、同様に次式のように表すことができる。
【数３】
Ｏｕｔｉ＝−Ｇ×（（＋Ｉｎ−（−Ｉｎ））−（＋Ｒｅｆ−（−Ｒｅｆ）））
【００１５】
抵抗器Ｒ１乃至ＲＮ−１の抵抗値は等しいので、各差動比較器対により受信される差動基準電圧（＋Ｒｅｆ−（−Ｒｅｆ））は、中間点に当たる比較器対（ＣＮ／２＋１とＣＮ／２）での最小値から、比較器Ｃ１での最大値まで等しいステップで増加する。従って、例えば差動アナログ・データ信号がＲＮ／２にかかる差動基準電圧よりも高く、ＲＮ／２＋１にかかる差動基準電圧よりも低い場合、差動比較器ＣＮ／２＋１乃至ＣＮ−１に印加される差動アナログ・データ信号（＋Ｉｎ−（−Ｉｎ））は、差動比較器ＣＮ／２＋１に印加される差動基準電圧よりも高く、差動比較器ＣＮ／２＋２乃至ＣＮ−１に印加される差動基準電圧よりも低い。結果的に、差動比較器ＣＮ／２＋１は論理ハイ信号を出力し、差動比較器ＣＮ／２＋２乃至ＣＮ−１は論理ロウ信号を出力する。更に、差動比較器Ｃ１乃至ＣＮ／２に印加される差動アナログ・データ信号（＋Ｉｎ−（−Ｉｎ））は、差動比較器Ｃ１乃至ＣＮ／２に印加される差動基準電圧よりも低くなり、結果的に、差動比較器Ｃ１乃至ＣＮ／２は論理ハイ信号を出力する。換言すると、比較器Ｃ１乃至ＣＮ−１の全体出力は、アナログ・データ信号のデジタル値のＮ−１ビットのデコード指示（しばしば”温度計（ｔｈｅｒｍｏｍｅｔｅｒ）”または”日除け（ｗｉｎｄｏｗ ｓｈａｄｅ）”コードと呼ばれる）を提供する。このデコード指示は次に、エンコーダ２０４により既知のようにエンコードされ、ｌｏｇ２（Ｎ）ビットから成るデジタル出力信号（ＯＵＴ）を生成する。すなわち、Ｎが６４の場合、ＯＵＴ信号は６ビットから成る。
【００１６】
図３を参照すると、本発明の好適な実施例によるＡＤＣ２００内の差動比較器の好適な実施例の回路図が示される。図示のように、差動比較器２２０は３つのステージ、すなわち前置増幅器２２２、クロック式増幅器２２４、及びセット／リセット（Ｓ／Ｒ）ラッチ２２６を含む。前置増幅器２２２は、入力として比較器２２０の４入力（＋Ｒｅｆ、−Ｒｅｆ、＋Ｉｎ、−Ｉｎ）を受信し、差動信号（＋Ｉｎ−（−Ｉｎ）−（＋Ｒｅｆ−（−Ｒｅｆ））を生成して増幅し、差動信号を第１及び第２の信号線２３０及び２３２上にそれぞれ出力する。
【００１７】
増幅器２２４は、前置増幅器２２２により生成された差動信号を更に増幅するもので、２つの入力ｎ型電界効果トランジスタ（ｎ−ＦＥＴ）２３４及び２３６を含み、これらは信号線２３０及び２３２にそれぞれ接続されるゲートを有する。入力ｎ−ＦＥＴ２３４及び２３６のソースは互いに接続され、入力ｎ−ＦＥＴ２３４及び２３６のドレインは、増幅器２２４の差動入出力ノードとして作用するノード２３８及び２３９にそれぞれ接続される。増幅器２２４は、ｐ型電界効果トランジスタ（ｐ−ＦＥＴ）２４０及び２４２及びｎ−ＦＥＴ２４４及び２４６を使用し、ノード２３８及び２３９の間に現れる差動信号を増幅する。これらの電界効果トランジスタは相互接続されて、２つの並列接続クロス・カップルド・インバータを形成する。ノード２３８及び２３９上に現れる増幅された差動信号は、Ｓ／Ｒラッチ２２６にラッチされ、続いてエンコーダ２０４に出力される。
【００１８】
図示のように、差動比較器２２０は更に多数のタイミング・トランジスタを含み、これらはクロック信号Ｓｅｔ１、Ｓｅｔ２及びＳｅｔ３を構成する３位相クロック信号に従い、様々な比較器ステージの動作を制御する。特に増幅器２２０は、Ｓｅｔ３により制御されるｎ−ＦＥＴホールド・トランジスタ２５０と、Ｓｅｔ１により制御される３つのリストア・トランジスタ２６０、２６２及び２６４とを含む。図２に示されるように、クロック信号Ｓｅｔ１、Ｓｅｔ２及びＳｅｔ３は制御装置２０６により生成される。
【００１９】
図４を参照すると、図３に示される差動比較器２２０の動作を制御するために使用されるクロック信号Ｓｅｔ１、Ｓｅｔ２及びＳｅｔ３の相対位相を示すタイミング図が示される。図示のように、差動比較器２２０の動作はリストア位相で開始し、この時Ｓｅｔ１クロック信号が論理ロウ状態である。Ｓｅｔ１クロックが論理ロウ状態に遷移するとき、リストア・トランジスタ２６０及び２６２がオンされて、信号線２３０及び２３２、ノード２３８及び２３９をそれぞれ短絡し、リストア・トランジスタ２６４はオフされる。適正動作では要求されないが、リストア位相は続くキャプチャ・フェーズの前に、信号線２３０と２３２との間、及びノード２３８と２３９との間の差動電圧をほぼ０Ｖに低減することにより性能を改善する。
【００２０】
キャプチャ・フェーズは、リストア・フェーズの終わりにＳｅｔ１クロック信号がロウからハイに遷移するとき開始する。Ｓｅｔ１クロック信号のロウからハイへの遷移は、リソース・トランジスタ２６４をオンし、リストア・トランジスタ２６０及び２６２をオフすることにより、前置増幅器２２２及び増幅器２２４がそれらの入力を評価することを可能にする。Ｓｅｔ２クロック信号の立下りエッジで、キャプチャ・フェーズが終了し、ホールド・フェーズが開始する。このタイミングは、Ｓｅｔ３クロック信号の立上りエッジと一致する。
【００２１】
ホールド・フェーズを開始するＳｅｔ３クロック信号のロウからハイへの遷移は、トランジスタ２５０をオンさせ、それによりノード２３８及び２３９における増幅器２２４の差動出力が保持される。この差動出力は、ノード２３８が論理ハイで、ノード２３９が論理ロウの場合”０”を示し、ノード２３８が論理ロウで、ノード２３９が論理ハイの場合”１”を示し、Ｓ／Ｒラッチ２２６にラッチされ、差動比較器２２０の新たな出力値となる。Ｓｅｔ１クロック信号の立下りエッジで、ホールド・フェーズは終了し、次のリストア・フェーズが開始する。
【００２２】
図５を参照すると、図３の差動比較器２２０内の前置増幅器２２２の好適な実施例の回路図が示される。図示のように、前置増幅器２２２はｐ−ＦＥＴトランジスタ２８０及びｎ−ＦＥＴトランジスタ２８２を含み、これらは上下の基準電圧レール（例えばＶＤＤ及びグラウンド）間の１対の並列接続増幅器と直列に接続される。出力ノード２８８にそれぞれ接続されるｐ−ＦＥＴ２８４及びｎ−ＦＥＴ２８６を含むそれぞれの増幅器が、ＦＥＴ２８４及び２８６のゲートにおいて、差動比較器２２０の差動基準電圧及びアナログ・データ入力を受信する。特にｐ−ＦＥＴ２８４ａのゲートは、ｎ−ＦＥＴ２８６ｂのゲートよりも高い基準電圧入力に接続される。この構成は、差動アナログ入力信号が比較器２２０をその判定ポイント付近に見舞うとき、増幅器トランジスタを高利得領域に設定する。更にこの構成は、各対を成す比較器のより対称性の良いバイアスを生成する。
【００２３】
図５に更に示されるように、信号線２３０及び２３２にそれぞれ接続される出力ノード２８８ａ及び２８８ｂが、バイアス抵抗ＲＢ１及びＲＢ２を介して共通ノード２９０に接続される。共通ノード２９０は、トランジスタ２８０及び２８２のゲートに接続される。出力ノード２８８から共通ノード２９０及びバイアス抵抗ＲＢ１及びＲＢ２を介して、電流源トランジスタ２８０及び２８２のゲートへの接続は、それらのゲートに出力ノード２８８における差動出力電圧（ＰｒｅａｍｐＯｕｔ＋及びＰｒｅａｍｐＯｕｔ−）の平均を印加することにより、トランジスタ２８０及び２８２をそれらの高利得領域にバイアスし維持する帰還路を形成する。前置増幅器２２２の全てのトランジスタがそれらの高利得領域にバイアスされるので、前置増幅器２２２は差動電圧（＋Ｉｎ−（−Ｉｎ）−（＋Ｒｅｆ−（−Ｒｅｆ））の相当な増幅を達成する。
【００２４】
図６及び図７を参照すると、本発明に従い正にバイアスされた基準電圧入力を有する前置増幅器と類似の構成を有するが、正及び負にバイアスされた基準電圧入力を有する従来の前置増幅器の差動利得特性がそれぞれ示される。理解を容易にするため、図６及び図７において、入力及び出力電圧信号は同一の参照番号で示されるが、対応する信号との電圧値の違いを示すために、図７では参照番号にプライム記号が追加されて示される。
【００２５】
図６に示される本発明の好適な実施例では、高位基準電圧入力（＋Ｒｅｆ）が、参照番号３００で示されるように、１．４Ｖの値を有し、低位基準電圧入力（−Ｒｅｆ）が、参照番号３０２で示されるように８００ｍＶの値を有する。従って、６００ｍＶの差動基準電圧（＋Ｒｅｆ−（−Ｒｅｆ））が生成される。従来の差動比較器は基準電圧入力を反転するので、図７に示されるように、従来の比較器の高位及び低位の基準電圧は、それぞれ８００ｍＶ及び１．４Ｖであり、−６００ｍＶの差動基準電圧を生成する。更に図６及び図７に示されるように、本発明の前置増幅器２２２の正のアナログ・データ入力（＋Ｉｎ）３０４の値（同様に、従来の差動比較器の負のアナログ・データ入力（−Ｉｎ）３０６’の値）は、１２５０ｍＶ乃至１５５０ｍＶの範囲である。一方、本発明の前置増幅器２２２の負のアナログ・データ入力（−Ｉｎ）３０６の値（同様に、従来の差動比較器の正のアナログ・データ入力（＋Ｉｎ）３０４’の値）は、６５０ｍＶ乃至９５０ｍＶの範囲である。
【００２６】
これらの入力値により、本発明の前置増幅器２２２は、約３．３の利得を達成する。これが図６に、正及び負の出力ノード２８８ａ及び２８８ｂのそれぞれの電圧特性の傾き３０８及び３１０により示される。等価な入力では、従来技術に従い類似の構成を有するが、反転基準電圧入力を有する前置増幅器は、図７に出力電圧特性の傾き３０８’及び３１０’により示されるように、高々１．６の利得を得るに過ぎない。更に、図６及び図７の比較から分かるように、本発明の前置増幅器２２２により提供される約１０４０ｍＶのダイナミック出力電圧範囲は、従来の構成の６００ｍＶの出力電圧範囲よりも著しく大きい。
【００２７】
本発明によるＡＤＣは、アナログ信号とデジタル信号との間の返還が要求される任意の電子システムにおいて、アプリケーションを見い出すことができる。例えば図８を参照すると、本発明によるＡＤＣを組み込む磁気記憶装置を有するデータ処理システム４００の典型的な実施例が示される。図示のように、データ処理システム４００は中央処理ユニット４４０とシステム・メモリ４４２とを含み、これらは相互接続４４６に接続される。相互接続４４６には更に、例えばＳＣＳＩディスク・ドライブなどの磁気記憶装置４０１のための駆動制御装置４４４が接続される。
【００２８】
磁気記憶装置４０１は、少なくとも１つの回転式磁気ディスク４０２を含むハウジング（図示せず）を有する。ディスク４０２はスピンドル４０４上に支持され、駆動制御装置４４４により生成されるモータ制御信号４２０に応答して、駆動モータ４０６により回転される。各磁気ディスク４０２は、少なくとも１ディスク表面４１８上に形成される磁気記録媒体を有する。磁気記録媒体は同心データ・トラック（図示せず）の環状パターンに構成される。１つ以上の読取り／書込みヘッド４１０を含む少なくとも１つのスライダ４０８が、磁気ディスク４０２上に位置決めされる。スライダ４０８はサスペンション４１４（ヘッド・ジンバル・アセンブリ（ＨＧＡ）とも呼ばれる）により、アクチュエータ・アーム４１２から吊される。磁気ディスク４０２のトラックに対するスライダ４０８の半径方向位置は、駆動制御装置４４４により生成される位置制御信号４２２に応答して、ボイス・コイル・モータ（ＶＣＭ）４１６により制御される。
【００２９】
磁気記憶装置４０１の動作の間、磁気ディスク４０２の回転がスライダ４０８とディスク表面４１８との間にエア・ベアリングを生成し、これがスライダ４０８をディスク表面４１８上に実質的に一定の小さな間隔で支持する。磁気ディスク４０２が駆動モータ４０６により回転されるとき、スライダ４０８はＶＣＭ４１６によるアクチュエータ・アーム４１２の動きに応答して、半径方向に移動され、それにより磁気読取り／書込みヘッド４１０が対象データを異なるトラックに読み書きすることが可能になる。読取り及び書込み信号は、読取り／書込みヘッド４１０から、または読取り／書込みヘッド４１０にデータ・チャネル４２４を介して伝達される。図示のように、データ・チャネル４２４は、ディスク４０２上に書込まれるデータを、デジタル形式からアナログ形式に変換するデジタル・アナログ変換器（ＤＡＣ）４２６と、ディスク４０２から読出されるデータをアナログ形式から、データ処理システム４００内で使用されるデジタル形式に変換する、本発明によるＡＤＣ２００の両方を含む。ＡＤＣ２００の設計は、現在使用可能な相互金属酸化物半導体（ＣＭＯＳ）形成技術を用いて、１．２ｎｓの変換スピードが可能であるという点で、データ・チャネル４２４内で実行されるデータ変換などの、高速アプリケーションにとって好適である。
【００３０】
以上述べたように、本発明は単一の抵抗器ラダー、複数の比較器、及びエンコーダを含む改善されたＡＤＣを提供する。複数の比較器の各々は、エンコーダに接続される１出力と４つの入力とを有する。ここで４つの入力は、抵抗器ラダーに接続される２つの基準電圧入力と、変換されるアナログ・データ信号を受信する２つのアナログ・データ入力である。反転基準電圧入力を有する従来のＡＤＣとは対照的に、本発明によるＡＤＣは、複数の比較器の差動基準電圧入力を正にバイアスし、それにより改善された差動利得、ダイナミック出力電圧範囲、及び電圧対称性が獲得される。
【００３１】
本発明は特に好適な実施例に関連して述べられてきたが、当業者であれば、本発明の趣旨及び範囲から逸れることなく、その態様及び詳細において、様々な変更が可能であることが理解できよう。
【００３２】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００３３】
（１）直列に接続される複数の抵抗器を含む抵抗器ラダーと、
差動アナログ・データ入力と、
各々が１出力と、前記差動アナログ・データ入力に接続される２つのアナログ・データ入力と、前記抵抗器ラダーにそれぞれ接続される２つの基準電圧入力とを有する複数の比較器において、各前記比較器の前記２つの基準電圧入力が、正の基準電圧入力と、負の基準電圧入力とを含み、前記正の基準電圧入力が、前記負の基準電圧入力よりも比較的高い電位の、前記抵抗器ラダー上のポイントに接続される比較器と、
前記複数の比較器の出力における信号をデジタル信号に変換するエンコーダと
を含む、アナログ・デジタル変換器。
（２）前記差動アナログ・データ入力が、第１及び第２のアナログ・データ端子を含み、
前記複数の比較器が、第１の比較器と、反転出力を有する第２の比較器をそれぞれ含む１対以上の比較器を含み、
前記第１及び第２の比較器の各々の前記２つのアナログ・データ入力が、第１及び第２のアナログ・データ入力を含み、前記第１の比較器の前記第１のアナログ・データ入力が、前記第１のアナログ・データ端子に接続され、前記第２の比較器の対応する前記第１のアナログ・データ入力が、前記第２のアナログ・データ端子に接続される、
前記（１）記載のアナログ・デジタル変換器。
（３）前記複数の比較器が１対以上の比較器を含み、
各対を成す前記比較器の前記基準電圧入力が、等価電圧をまたいで接続され、異なる対を成す前記比較器の前記基準電圧入力が、異なる電圧をまたいで接続される、
前記（１）記載のアナログ・デジタル変換器。
（４）前記抵抗器ラダーが奇数の抵抗器を含み、前記複数の比較器が奇数の比較器を含む、前記（１）記載のアナログ・デジタル変換器。
（５）前記複数の比較器の各比較器が前置増幅器を含む、前記（１）記載のアナログ・デジタル変換器。
（６）前記２つのアナログ・データ入力及び前記２つの基準電圧入力が、前記前置増幅器の入力を形成する、前記（５）記載のアナログ・デジタル変換器。
（７）前記前置増幅器が、並列接続されるトランジスタの第１及び第２の相補対を含み、
前記第１及び第２の相補対の各々内の前記トランジスタが、それぞれのバイアス素子を介して共通ノードに接続される差動出力ノードに接続され、
前記増幅器が、前記第１及び第２の相補トランジスタ対に直列に、基準電圧端子間に接続される第３の相補トランジスタ対を含み、前記第３の相補トランジスタ対内のトランジスタのそれぞれのゲートが、前記共通ノードに接続される、
前記（５）記載のアナログ・デジタル変換器。
（８）各前記比較器が、前記前置増幅器に接続される増幅器と、前記増幅器と前記比較器の出力との間に接続されるラッチとを含む、前記（５）記載のアナログ・デジタル変換器。
（９）各前記比較器の前記２つの基準電圧入力が非反転である、前記（１）記載のアナログ・デジタル変換器。
（１０）前記（１）記載のアナログ・デジタル変換器を含む、データ記憶装置。
（１１）少なくとも１つのデジタル・コンポーネント及び１つのアナログ・コンポーネントと、
前記デジタル・コンポーネントと前記アナログ・コンポーネントとの間に配置され、両者間の通信を容易にするアナログ・デジタル変換器と
を含み、前記アナログ・デジタル変換器が、
複数の抵抗器を含む抵抗器ラダーと、
差動アナログ・データ入力と、
各々が１出力と、前記差動アナログ・データ入力に接続される２つのアナログ・データ入力と、前記抵抗器ラダーにそれぞれ接続される２つの非反転基準電圧入力とを有する複数の比較器において、各前記比較器の前記２つの非反転基準電圧入力が、正の基準電圧入力と、負の基準電圧入力とを含み、前記正の基準電圧入力が、前記負の基準電圧入力よりも比較的高い電位の、前記抵抗器ラダー上のポイントに接続される比較器と、
前記複数の比較器の出力における信号をデジタル信号に変換するエンコーダと
を含む、データ処理システム。
（１２）前記差動アナログ・データ入力が、第１及び第２のアナログ・データ端子を含み、
前記複数の比較器が、第１の比較器と、反転出力を有する第２の比較器をそれぞれ含む１対以上の比較器を含み、
前記第１及び第２の比較器の各々の前記２つのアナログ・データ入力が、第１及び第２のアナログ・データ入力を含み、前記第１の比較器の前記第１のアナログ・データ入力が、前記第１のアナログ・データ端子に接続され、前記第２の比較器の対応する前記第１のアナログ・データ入力が、前記第２のアナログ・データ端子に接続される、
前記（１１）記載のデータ処理システム。
（１３）前記複数の比較器が１対以上の比較器を含み、
各対を成す前記比較器の前記基準電圧入力が、等価電圧をまたいで接続され、異なる対を成す前記比較器の前記基準電圧入力が、異なる電圧をまたいで接続される、
前記（１１）記載のデータ処理システム。
（１４）前記抵抗器ラダーが奇数の抵抗器を含み、前記複数の比較器が奇数の比較器を含む、前記（１１）記載のデータ処理システム。
（１５）前記複数の比較器の各比較器が前置増幅器を含む、前記（１１）記載のデータ処理システム。
（１６）前記２つのアナログ・データ入力及び前記２つの基準電圧入力が、前記前置増幅器の入力を形成する、前記（１５）記載のデータ処理システム。
（１７）前記前置増幅器が、並列接続されるトランジスタの第１及び第２の相補対を含み、
前記第１及び第２の相補対の各々内の前記トランジスタが、それぞれのバイアス素子を介して共通ノードに接続される差動出力ノードに接続され、
前記増幅器が、前記第１及び第２の相補トランジスタ対に直列に、基準電圧端子間に接続される第３の相補トランジスタ対を含み、前記第３の相補トランジスタ対内のトランジスタのそれぞれのゲートが、前記共通ノードに接続される、
前記（１５）記載のデータ処理システム。
（１８）各前記比較器が、前記前置増幅器に接続される増幅器と、前記増幅器と前記比較器の出力との間に接続されるラッチとを含む、前記（１５）記載のデータ処理システム。
（１９）各前記比較器の前記２つの基準電圧入力が非反転である、前記（１５）記載のデータ処理システム。
（２０）前記データ処理システムが、アナログ・コンポーネントを含むデータ記憶装置を含む、前記（１１）記載のデータ処理システム。
（２１）各々が２つのアナログ・データ入力と、正及び負の基準電圧入力とを有する複数の比較器を含むアナログ・デジタル変換器において、アナログ・データ信号をデジタル信号に変換する方法であって、
各前記比較器において、
前記２つのアナログ・データ入力において、差動アナログ・データ信号を受信するステップと、
前記負の基準電圧入力において、それぞれの第１の基準電圧を受信し、前記正の基準電圧入力において、それぞれのより高い第２の基準電圧を受信するステップと、
前記差動アナログ・データ信号を、前記第１及び第２の基準電圧の間のそれぞれの正の差動電圧と比較するステップと、
前記複数の比較器の比較器出力をデジタル信号にエンコードするステップと
を含む、方法。
（２２）前記差動アナログ・データ入力が、第１及び第２のアナログ・データ端子を含み、
前記複数の比較器が、第１の比較器と第２の比較器とをそれぞれ含む１対以上の比較器を含み、
前記第１及び第２の比較器の各々の前記２つのアナログ・データ入力が、第１及び第２のアナログ・データ入力を含み、前記方法が、
前記第１の比較器の前記第１のアナログ・データ入力を、前記第１のアナログ・データ端子に接続し、前記第２の比較器の対応する前記第１のアナログ・データ入力を、前記第２のアナログ・データ端子に接続するステップと、
各対を成す前記第２の比較器の出力を反転するステップと
を含む、前記（２１）記載の方法。
（２３）前記複数の比較器が１対以上の比較器を含み、前記方法が、
各対を成す前記比較器を、等価な基準電圧をまたいで接続するステップと、
異なる対を成す前記比較器を、異なる基準電圧をまたいで接続するステップと
を含む、前記（２１）記載の方法。
（２４）複数の前記基準電圧を抵抗器ラダーを用いて生成するステップを含み、
前記比較するステップが、奇数の前記比較器を用いて比較するステップを含む、
前記（２１）記載の方法。
（２５）前記比較するステップが、前記差動アナログ・データ入力における差動アナログ・データ信号を、前置増幅器により増幅するステップを含む、前記（２１）記載の方法。
（２６）前記差動アナログ・データ信号を増幅するステップが、前記前置増幅器の差動出力をまたいで接続される分圧器を用いて、前記前置増幅器を自己バイアスするステップを含む、前記（２５）記載の方法。
（２７）前記アナログ・データ信号を受信するステップが、データ記憶媒体上に記憶されるデータを表す差動アナログ・データ信号を受信するステップを含み、前記エンコードの結果、生じる前記デジタル信号が、前記データ記憶媒体上に記憶されるデータのデジタル表現である、前記（２１）記載の方法。
【図面の簡単な説明】
【図１】従来のアナログ・デジタル変換器（ＡＤＣ）のハイレベル回路図である。
【図２】本発明の好適な実施例によるアナログ・デジタル変換器（ＡＤＣ）のハイレベル回路図である。
【図３】本発明の好適な実施例による差動比較器の詳細な回路図である。
【図４】図３に示される差動比較器の動作を制御するために使用される３つのクロックの相対位相を示すタイミング図である。
【図５】図３の差動比較器内の前置増幅器の好適な実施例の回路図である。
【図６】図５に示される前置増幅器の差動利得を示す図である。
【図７】従来技術に従い、反転基準電圧入力を有する前置増幅器の差動利得を示す図である。
【図８】本発明によるＡＤＣを組み込むデータ処理システムの典型的な実施例を示す図である。
【符号の説明】
１、２０２ 抵抗ラダー
２ 低電圧側基準端子
３ 高電圧側基準端子
７、８ 差動入力端子
１０、２０４ エンコーダ
１５、２０６ 制御ユニット
２０、１０２、２００ アナログ・デジタル変換器（ＡＤＣ）
２２０ 比較器
２２２ 前置増幅器
２２４ クロック式増幅器
２２６ セット／リセット（Ｓ／Ｒ）
２３４、２３６ ｎ型電界効果トランジスタ（ｎ−ＦＥＴ）
２４０、２４２、２８０、２８４ ｐ型電界効果トランジスタ（ｐ−ＦＥＴ）
２４４、２４６、２８２、２８６ ｎ型電界効果トランジスタ（ｎ−ＦＥＴ）
２５０ ホールド・トランジスタ
２６０、２６２、２６４ リストア・トランジスタ
４００ データ処理システム
４０１ 磁気記憶装置
４０２ 回転式磁気ディスク
４０４ スピンドル
４０６ 駆動モータ
４０８ スライダ
４１０ 磁気読取り／書込みヘッド
４１２ アクチュエータ・アーム
４１４ サスペンション
４１６ ボイス・コイル・モータ（ＶＣＭ）
４２４ データ・チャネル
４２６ デジタル・アナログ変換器（ＤＡＣ）
４４０ 中央処理ユニット
４４２ システム・メモリ
４４４ 駆動制御装置
Claims (5)
- 直列に接続される複数の抵抗器を含む抵抗器ラダーと、
第１及び第２のアナログ・データ端子を有する差動アナログ・データ入力と、
複数の比較器を含み、
前記複数の比較器は各々が第１の比較器と第２の比較器からなる１対以上の比較器を含み、前記第１および第２の比較器の各々は第１および第２のアナログ・データ入力と２つの基準電圧入力と１つの出力を有し、前記第２の比較器は１つの反転出力を有し、前記第１の比較器の各々の第１のアナログ・データ入力は前記第１のアナログ・データ端子に接続し、前記第２の比較器の各々の対応する第１のアナログ・データ入力は前記第２のアナログ・データ端子に接続し、前記２つの基準電圧入力は正の基準電圧入力と負の基準電圧入力を持つように前記抵抗器ラダーに接続し、かつ前記正の基準電圧入力が、前記負の基準電圧入力よりも比較的高い電位の前記抵抗器ラダー上のポイントに接続され、
さらに、前記複数の比較器の全ての出力に接続し、その出力信号をデジタル信号に変換するエンコーダを含む、アナログ・デジタル変換器。 - 直列に接続される複数の抵抗器を含む抵抗器ラダーと、
差動アナログ・データ入力と、
複数の比較器を含み、
前記複数の比較器の各々は、１つの出力と前記差動アナログ・データ入力に接続する２つのアナログ・データ入力と前置増幅器と各々が前記抵抗器ラダーに接続する２つの基準電圧入力を含み、前記２つの基準電圧入力は正の基準電圧入力と負の基準電圧入力を有し、前記正の基準電圧入力は、前記負の基準電圧入力よりも比較的高い電位の前記抵抗器ラダー上のポイントに接続され、
前記前置増幅器はトランジスタの第１、第２及び第３の相補対を含み、前記第１及び第２の相補トランジスタ対は並行に接続され、前記第３の相補トランジスタは前記第１及び第２の相補トランジスタ対に直列に基準電圧端子間に接続され、前記第１及び第２の相補対の各々内の前記トランジスタは、それぞれのバイアス素子を介して共通ノードに接続される差動出力ノードに接続され、前記第３の相補トランジスタ対内のトランジスタのそれぞれのゲートは前記共通ノードに接続され、
さらに、前記複数の比較器の全ての出力に接続し、その出力信号をデジタル信号に変換するエンコーダを含む、アナログ・デジタル変換器。 - 少なくとも１つのデジタル・コンポーネント及び１つのアナログ・コンポーネントと、
前記デジタル・コンポーネントと前記アナログ・コンポーネントとの間に配置され、両者間の通信を容易にするアナログ・デジタル変換器を含み、前記アナログ・デジタル変換器が、
複数の抵抗器を含む抵抗器ラダーと、
差動アナログ・データ入力と、
複数の比較器を含み、
前記複数の比較器の各々は、１つの出力と前記差動アナログ・データ入力に接続する２つのアナログ・データ入力と前置増幅器と各々が前記抵抗器ラダーに接続する２つの基準電圧入力を含み、前記２つの基準電圧入力は正の基準電圧入力と負の基準電圧入力を有し、前記正の基準電圧入力は、前記負の基準電圧入力よりも比較的高い電位の前記抵抗器ラダー上のポイントに接続され、
前記前置増幅器はトランジスタの第１、第２及び第３の相補対を含み、前記第１及び第２の相補トランジスタ対は並行に接続され、前記第３の相補トランジスタは前記第１及び第２の相補トランジスタ対に直列に基準電圧端子間に接続され、前記第１及び第２の相補対の各々内の前記トランジスタは、それぞれのバイアス素子を介して共通ノードに接続される差動出力ノードに接続され、前記第３の相補トランジスタ対内のトランジスタのそれ ぞれのゲートは前記共通ノードに接続され、
さらに、前記複数の比較器の全ての出力に接続し、その出力信号をデジタル信号に変換するエンコーダを含む、データ処理システム。 - エンコーダと複数の比較器を含み、前記複数の比較器は、各々が第１の比較器と第２の比較器からなる１対以上の比較器を含み、前記第１および第２の比較器の各々は第１および第２のアナログ・データ入力を有し、さらに前記複数の比較器の各々は２つのアナログ・データ入力と正及び負の基準電圧入力を含み、前記２つのアナログ・データ入力が第１及び第２のアナログ・データ端子を含む、アナログ・デジタル変換器において、アナログ・データ信号をデジタル信号に変換する方法であって、
各前記比較器において、
前記２つのアナログ・データ入力において、差動アナログ・データ信号を受信するステップと、
前記負の基準電圧入力において、それぞれの第１の基準電圧を受信し、前記正の基準電圧入力において、それぞれのより高い第２の基準電圧を受信するステップと、
前記差動アナログ・データ信号を、前記第１及び第２の基準電圧の間のそれぞれの正の差動電圧と比較するステップと、
前記比較結果を比較器出力として出力するステップと、
前記比較器出力をデジタル信号にエンコードするステップとを含み、さらに、
前記第１の比較器の前記第１のアナログ・データ入力を、前記第１のアナログ・データ端子に接続し、前記第２の比較器の対応する前記第１のアナログ・データ入力を、前記第２のアナログ・データ端子に接続するステップと、
各対を成す前記第２の比較器の出力を反転するステップと
を含む、方法。 - 少なくとも１つのデジタル・コンポーネント及び１つのアナログ・コンポーネントと、
前記デジタル・コンポーネントと前記アナログ・コンポーネントとの間に配置され、両者間の通信を容易にするアナログ・デジタル変換器を含み、前記アナログ・デジタル変換器が、
複数の抵抗器を含む抵抗器ラダーと、
差動アナログ・データ入力と、
複数の比較器を含み、
前記複数の比較器は各々が第１の比較器と第２の比較器からなる１対以上の比較器を含み、前記第１および第２の比較器の各々は第１および第２のアナログ・データ入力と２つの基準電圧入力と１つの出力を有し、前記第２の比較器は１つの反転出力を有し、前記第１の比較器の各々の第１のアナログ・データ入力は前記第１のアナログ・データ端子に接続し、前記第２の比較器の各々の対応する第１のアナログ・データ入力は前記第２のアナログ・データ端子に接続し、前記２つの基準電圧入力は正の基準電圧入力と負の基準電圧入力を持つように前記抵抗器ラダーに接続し、かつ前記正の基準電圧入力が、前記負の基準電圧入力よりも比較的高い電位の前記抵抗器ラダー上のポイントに接続され、
さらに、前記複数の比較器の全ての出力に接続し、その出力信号をデジタル信号に変換するエンコーダを含む、データ処理システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/703,974 US6504499B1 (en) | 2000-11-01 | 2000-11-01 | Analog-to-digital converter having positively biased differential reference inputs |
| US09/703974 | 2000-11-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002185327A JP2002185327A (ja) | 2002-06-28 |
| JP3542988B2 true JP3542988B2 (ja) | 2004-07-14 |
Family
ID=24827549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001323590A Expired - Fee Related JP3542988B2 (ja) | 2000-11-01 | 2001-10-22 | 正にバイアスされる差動基準入力を有するアナログ・デジタル変換器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6504499B1 (ja) |
| JP (1) | JP3542988B2 (ja) |
| KR (1) | KR100490450B1 (ja) |
| TW (1) | TWI241070B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005142932A (ja) * | 2003-11-07 | 2005-06-02 | Sanyo Electric Co Ltd | Ａｄコンバータ |
| US7151475B2 (en) * | 2004-08-31 | 2006-12-19 | Micron Technology, Inc. | Minimized differential SAR-type column-wide ADC for CMOS image sensors |
| US7158067B2 (en) * | 2005-01-31 | 2007-01-02 | The United States Of America As Represented By The Secretary Of The Navy | Analog to digital converter using sawtooth voltage signals with differential comparator |
| JP4607636B2 (ja) * | 2005-03-25 | 2011-01-05 | 株式会社東芝 | アナログ／ディジタル変換回路 |
| US7525348B1 (en) * | 2005-04-19 | 2009-04-28 | National Semiconductor Corporation | Differential voltage comparator |
| US7315272B2 (en) * | 2005-10-27 | 2008-01-01 | Industrial Technology Research Institute | Inverter-based flash analog-to-digital converter using floating resistor ladder |
| US7477077B1 (en) * | 2006-12-05 | 2009-01-13 | National Semiconductor Corporation | Apparatus and method for loss of signal detection in a receiver |
| US7474133B1 (en) | 2006-12-05 | 2009-01-06 | National Semiconductor Corporation | Apparatus and method for high-speed serial communications |
| FR2913833B1 (fr) * | 2007-03-16 | 2009-06-12 | E2V Semiconductors Soc Par Act | Convertisseur analogique-numerique parallele a double echelle statique |
| US9124279B2 (en) * | 2012-09-03 | 2015-09-01 | Tensorcom, Inc. | Method and apparatus for an active negative-capacitor circuit to cancel the input capacitance of comparators |
| US8878712B2 (en) * | 2013-03-14 | 2014-11-04 | Analog Devices Technology | Flash ADC shuffling |
| CN111900940B (zh) * | 2020-07-28 | 2024-04-19 | 上海艾为电子技术股份有限公司 | 输入级钳位电路及其钳位方法、功率放大器 |
| US11978496B2 (en) * | 2022-04-27 | 2024-05-07 | Nvidia Corp. | Distributed global and local reference voltage generation |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0310769B1 (de) * | 1987-10-06 | 1993-08-18 | PEICOM sound systems GmbH | Verfahren und Anordnung zur Verarbeitung von Signalen, die von einem Speichermedium mit (dynamik-)komprimiert aufgezeichneten Analog(Ton-) Signalen abgetastet werden |
| US5287015A (en) * | 1988-12-19 | 1994-02-15 | Advanced Micro Devices, Inc. | Comparator circuit |
| IT1244078B (it) | 1990-10-24 | 1994-07-05 | Italtel Spa | Convertitore analogico/digitale a due passi di conversione. |
| JP2982909B2 (ja) * | 1990-11-16 | 1999-11-29 | 株式会社日立製作所 | アナログ／ディジタル変換器 |
| JPH0522136A (ja) * | 1990-11-16 | 1993-01-29 | Hitachi Ltd | アナログ／デイジタル変換器 |
| JPH0644246U (ja) * | 1991-02-21 | 1994-06-10 | 横河電機株式会社 | トラック・ホールドアンプ |
| US5416484A (en) * | 1993-04-15 | 1995-05-16 | Tektronix, Inc. | Differential comparator and analog-to-digital converter comparator bank using the same |
| JP3703857B2 (ja) | 1993-06-29 | 2005-10-05 | 三菱電機株式会社 | 液晶表示装置 |
| JPH0738438A (ja) * | 1993-07-23 | 1995-02-07 | Hitachi Ltd | Ａ／ｄ変換器 |
| JPH0750584A (ja) * | 1993-08-06 | 1995-02-21 | Mitsubishi Electric Corp | Ａ／ｄ変換器 |
| US5563598A (en) * | 1994-10-14 | 1996-10-08 | Technoconcepts, Inc. | Differential comparator cirucit |
| DE69616964T2 (de) | 1995-07-11 | 2002-06-06 | Koninkl Philips Electronics Nv | Analog-digitalwandler zur erzeugung von einem digitalen n-bit gray-code |
| KR0174499B1 (ko) * | 1995-10-13 | 1999-04-01 | 김광호 | 비교기의 입력 바이어스전류가 보상된 아날로그 디지탈 변환기 |
| JPH09261060A (ja) | 1996-03-27 | 1997-10-03 | Mitsubishi Electric Corp | Ａ／ｄコンバータ |
| US5950115A (en) * | 1997-08-29 | 1999-09-07 | Adaptec, Inc. | GHz transceiver phase lock loop having autofrequency lock correction |
| US5990814A (en) * | 1997-09-05 | 1999-11-23 | Cirrus Logic, Inc. | Method and circuit for calibration of flash analog to digital converters |
| US6084538A (en) * | 1997-09-05 | 2000-07-04 | Cirrus Logic, Inc. | Offset calibration of a flash ADC array |
| JP3836248B2 (ja) * | 1998-03-16 | 2006-10-25 | フリースケール セミコンダクター インコーポレイテッド | アナログ／ディジタル変換器 |
| US6169424B1 (en) * | 1998-11-03 | 2001-01-02 | Intel Corporation | Self-biasing sense amplifier |
| JP2000165241A (ja) * | 1998-11-24 | 2000-06-16 | Hitachi Ltd | Ａ／ｄ変換器及び半導体集積回路 |
-
2000
- 2000-11-01 US US09/703,974 patent/US6504499B1/en not_active Expired - Fee Related
-
2001
- 2001-10-16 KR KR10-2001-0063603A patent/KR100490450B1/ko not_active IP Right Cessation
- 2001-10-22 JP JP2001323590A patent/JP3542988B2/ja not_active Expired - Fee Related
- 2001-10-25 TW TW090126467A patent/TWI241070B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002185327A (ja) | 2002-06-28 |
| TWI241070B (en) | 2005-10-01 |
| KR100490450B1 (ko) | 2005-05-19 |
| KR20020034866A (ko) | 2002-05-09 |
| US6504499B1 (en) | 2003-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3542988B2 (ja) | 正にバイアスされる差動基準入力を有するアナログ・デジタル変換器 | |
| JP4349445B2 (ja) | フラッシュ型ａｄ変換器 | |
| US6707413B2 (en) | A/D converter | |
| JP4692979B2 (ja) | Ａｄ変換器 | |
| US20160134298A1 (en) | Flash adc with interpolators | |
| US5877720A (en) | Reconfigurable analog-to-digital converter | |
| JP2001516982A (ja) | フラッシュアナログ−デジタル変換器の較正方法および回路 | |
| US7768432B2 (en) | Analog-to-digital conversion devices and analog-to-digital conversion stages thereof | |
| Sushihara et al. | A 7b 450MSample/s 50mW CMOS ADC in 0.3 mm/sup 2 | |
| Dalton et al. | A 200-MSPS 6-bit flash ADC in 0.6-/spl mu/m CMOS | |
| KR100264489B1 (ko) | 분할 플래시 아날로그-디지털 변환기 차동 드라이버 | |
| US5684486A (en) | Flash A/D converter | |
| JP2000165241A (ja) | Ａ／ｄ変換器及び半導体集積回路 | |
| JP2003158456A (ja) | Ａ／ｄ変換器 | |
| US6329942B1 (en) | Parallel latch for high speed comparator using two modes of operation | |
| JP3739224B2 (ja) | 差動増幅器 | |
| JP2003218698A (ja) | 並列型ａｄ変換器 | |
| JP4281909B2 (ja) | Ａ／ｄ変換回路とそれを用いたディスク再生システム | |
| JP4596424B2 (ja) | Ａ／ｄ変換回路 | |
| JPH07336225A (ja) | Ａｄ変換器 | |
| US5736952A (en) | Current boost for differential flash analog to digital converter driver | |
| Jiang et al. | A 200 MHz 6-bit folding and interpolating ADC in 0.5-/spl mu/m CMOS | |
| JP2008199682A (ja) | 並列型ａｄ変換器、これを用いた信号処理回路およびこれを搭載した記録再生装置 | |
| JP2008131583A (ja) | 並列型ａ／ｄ変換器 | |
| JP3707653B2 (ja) | Ａｄ変換回路および磁気ディスク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040402 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |