JP4596424B2 - A/d変換回路 - Google Patents
A/d変換回路 Download PDFInfo
- Publication number
- JP4596424B2 JP4596424B2 JP2005200611A JP2005200611A JP4596424B2 JP 4596424 B2 JP4596424 B2 JP 4596424B2 JP 2005200611 A JP2005200611 A JP 2005200611A JP 2005200611 A JP2005200611 A JP 2005200611A JP 4596424 B2 JP4596424 B2 JP 4596424B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- ladder
- circuit
- resistor
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
Claims (10)
- 複数個の抵抗が接続された抵抗ラダーと、
上記抵抗ラダーの各抵抗素子の接続点から得られる複数電圧と1つの基準電圧とをそれぞれ比較する複数個の電圧比較器とを備え、
上記抵抗ラダーの一端側に入力信号が供給され、他端側に基準電位が供給され、
上記抵抗ラダーの各抵抗値は、上記入力信号が最大階調電圧時に上記ラダー抵抗の他端側第1番目の接続点の電圧が上記基準電圧に一致し、上記入力信号が上記最大階調電圧の次の階調電圧から最小階調電圧に至るまでは他端側第2番目の接続点から上記ラダー抵抗の一端側までの各電圧がそれぞれ上記基準電圧に一致するように非線形に設定されてなり、
上記複数の電圧比較回路から上記入力信号に対応して線型の温度計符号を得ることを特徴とするA/D変換回路。 - 請求項1において、
上記抵抗ラダーは複数個の抵抗素子が抵抗材料より一体的に形成され、各抵抗の境界部において接続配線によりコンタクトが設けられて上記相互接続点が構成されることを特徴とするA/D変換回路。 - 請求項2において、
上記抵抗ラダーは、正相入力信号に対応した第1抵抗ラダーと、逆相入力信号に対応した第2抵抗ラダーとからなり、それぞれがN個の抵抗素子によって上記第1番目の接続点から順次に上記一端側まで第1電圧から第N電圧を形成し、
上記電圧比較器は、第1ないし第Nの電圧比較器からなり、
上記第1ないし第Nの電圧比較回路には、上記第1抵抗ラダーの上記第1番目から第N番目の接続点の電圧と、上記第2抵抗ラダーの上記第N番目から第1番目の接続点の電圧とが順次に供給されてなることを特徴とするA/D変換回路。 - 請求項3において、
上記電圧比較回路の入力には、上記電圧を伝える位相補償抵抗が設けられ、
上記位相補償抵抗の抵抗値は、上記第1及び第2抵抗ラダーの両端部分からの電圧を伝えるものに対して、中間部分の電圧を伝えるものが相対的に小さくなるように設定されてなることを特徴とするA/D変換回路。 - 請求項4において、
上記ラダー抵抗の一端側には、ソースフォワMOSFETを介して電圧信号が入力信号として供給されることを特徴とするA/D変換回路。 - 請求項5において、
上記正相入力信号は、直流阻止用第1キャパシタを通して上記ソースフォワ第1MOSFETのゲートに伝えられ、
上記逆相入力信号は、直流阻止用第2キャパシタを通して上記ソースフォワ第2MOSFETのゲートに伝えられ、
上記第1MOSFETと第2MOSFETのゲート間には、等しい抵抗値にされた第1抵抗及び第2抵抗が直列形態に設けられ、
上記第1及び第2抵抗の相互接続点の電圧は、上記ソースフォロワ第1及び第2MOSFETに対応したソースフォロワ第3MOSFETのゲートに供給され、
上記第3MOSFETのソースと上記基準電位点との間には、上記ラダー抵抗に対応したダミー抵抗が設けられ、
上記第3MOSFETのソース電位と、上記中点階調電圧に対応した所定電圧を受けて、上記第1及び第2抵抗の相互接続点の電位を上記所定電位に設定する差動増幅回路とを更に備えてなることを特徴とするA/D変換回路。 - 請求項1において、
上記入力信号は、電流信号であることを特徴とするA/D変換回路。 - 請求項6において、
上記抵抗ラダーを含む入力側回路は、第1電源電圧で動作する第1回路で構成され、
上記電圧比較回路を含む出力側回路は、上記第1電源電圧よりも低い第2電源電圧で動作する第2回路で構成されてなることを特徴とするA/D変換回路。 - 請求項9において、
上記A/D変換回路は、半導体集積回路装置に搭載されるものであり、
上記半導体集積回路装置は、上記第1電圧で動作する第1回路部分と、上記第2電源電圧で動作する第2回路部分からなり、
上記第1回路部分は、上記第1電源電圧に適合した第1構造のMOSFETで構成され、
上記第2回路部分は、上記第2電源電圧に適合し、上記第1構造と異なる第2構造のMOSFETで構成されてなることを特徴とするA/D変換回路。 - 請求項9において、
上記第2電源電圧は、1V以下であることを特徴とするA/D変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005200611A JP4596424B2 (ja) | 2005-07-08 | 2005-07-08 | A/d変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005200611A JP4596424B2 (ja) | 2005-07-08 | 2005-07-08 | A/d変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007019984A JP2007019984A (ja) | 2007-01-25 |
JP4596424B2 true JP4596424B2 (ja) | 2010-12-08 |
Family
ID=37756720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005200611A Expired - Fee Related JP4596424B2 (ja) | 2005-07-08 | 2005-07-08 | A/d変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4596424B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012176209A1 (en) * | 2011-06-21 | 2012-12-27 | Naveen Chandra Kumar | Serially fed flash type analog to digital converter |
JP2015213994A (ja) * | 2014-05-12 | 2015-12-03 | 国立大学法人東北大学 | ナノメカニカル・スイッチを利用したデジタル回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05167447A (ja) * | 1991-12-13 | 1993-07-02 | Nippon Telegr & Teleph Corp <Ntt> | 差動並列比較回路 |
JPH0629851A (ja) * | 1992-02-19 | 1994-02-04 | Hewlett Packard Co <Hp> | アナログ/デジタル変換器 |
JPH06112825A (ja) * | 1992-09-30 | 1994-04-22 | New Japan Radio Co Ltd | アナログデジタル変換器 |
-
2005
- 2005-07-08 JP JP2005200611A patent/JP4596424B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05167447A (ja) * | 1991-12-13 | 1993-07-02 | Nippon Telegr & Teleph Corp <Ntt> | 差動並列比較回路 |
JPH0629851A (ja) * | 1992-02-19 | 1994-02-04 | Hewlett Packard Co <Hp> | アナログ/デジタル変換器 |
JPH06112825A (ja) * | 1992-09-30 | 1994-04-22 | New Japan Radio Co Ltd | アナログデジタル変換器 |
Also Published As
Publication number | Publication date |
---|---|
JP2007019984A (ja) | 2007-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI455480B (zh) | 差動放大電路及a/d轉換器 | |
JP4349445B2 (ja) | フラッシュ型ad変換器 | |
JP4692979B2 (ja) | Ad変換器 | |
US6707413B2 (en) | A/D converter | |
JP2007318457A (ja) | コンパレータ並びにa/d変換器 | |
US9276597B1 (en) | Circuit and method for calibration of analog-to-digital converter | |
US9729162B1 (en) | Flexible signal chain processing circuits and method | |
US6175323B1 (en) | Differential pair-based folding interpolator circuit for an analog-to-digital converter | |
JP3542988B2 (ja) | 正にバイアスされる差動基準入力を有するアナログ・デジタル変換器 | |
US6114882A (en) | Current comparator and method therefor | |
JP4596424B2 (ja) | A/d変換回路 | |
JP3904495B2 (ja) | A/d変換器 | |
US7095352B2 (en) | Analog-to-digital converter including a plurality of amplifier circuits | |
US5684486A (en) | Flash A/D converter | |
JP4281909B2 (ja) | A/d変換回路とそれを用いたディスク再生システム | |
US7554477B2 (en) | Amplifier array circuits and flash analog to digital converters | |
JP3739224B2 (ja) | 差動増幅器 | |
JPH07336225A (ja) | Ad変換器 | |
US20120044103A1 (en) | Parallel interpolation a/d converter and digital equalizer | |
JP3273887B2 (ja) | 並列型a/d変換器 | |
JP5200263B2 (ja) | 半導体集積回路 | |
JP3785730B2 (ja) | アナログ/ディジタル変換回路 | |
JP2010206356A (ja) | Ad変換器及び比較回路 | |
JP2008199682A (ja) | 並列型ad変換器、これを用いた信号処理回路およびこれを搭載した記録再生装置 | |
Jang et al. | A 1.2 V 7-bit 1 GS/s CMOS Flash ADC with Cascaded Voting and Offset Calibration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080611 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100511 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100915 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |