KR0174499B1 - 비교기의 입력 바이어스전류가 보상된 아날로그 디지탈 변환기 - Google Patents

비교기의 입력 바이어스전류가 보상된 아날로그 디지탈 변환기 Download PDF

Info

Publication number
KR0174499B1
KR0174499B1 KR1019950035262A KR19950035262A KR0174499B1 KR 0174499 B1 KR0174499 B1 KR 0174499B1 KR 1019950035262 A KR1019950035262 A KR 1019950035262A KR 19950035262 A KR19950035262 A KR 19950035262A KR 0174499 B1 KR0174499 B1 KR 0174499B1
Authority
KR
South Korea
Prior art keywords
current
comparator
reference voltage
voltage
source
Prior art date
Application number
KR1019950035262A
Other languages
English (en)
Other versions
KR970024619A (ko
Inventor
최명준
윤병휘
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950035262A priority Critical patent/KR0174499B1/ko
Priority to JP8183302A priority patent/JPH09135169A/ja
Priority to US08/720,996 priority patent/US5721548A/en
Publication of KR970024619A publication Critical patent/KR970024619A/ko
Application granted granted Critical
Publication of KR0174499B1 publication Critical patent/KR0174499B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 아날로그 디지탈 변환기에 관한 것으로서, 특히 제1 기준전압과 제2 기준전압의 사이에 동일 저항값을 가지는 복수의 저항들이 직렬로 연결되고, 상기 제1 기준전압과 제2 기준전압의 차전압을 이들 저항들에 의해 분압하여 상기 복수의 직렬저항들의 각 연결점들에서 복수의 기준전압들을 제공하는 기준전압 발생부; 상기 복수의 기준전압들과 아날로그 입력신호를 비교하여 비교신호를 각각 출력하는 복수의 에미터 결합 비교기들; 및 복수의 비교기들의 각 기준전압 입력단자에 입력 바이어스 전류를 각각 제공하기 위한 복수의 정전류원들을 구비한다.
따라서, 본 발명에서는 기준전압 발생부에서 제공되는 기준전위의 오차에 의한 입력 바이어스 전류의 변동을 정전류원에 의해 항상 일정하게 보상하여 오차를 제거할 수 있다.

Description

비교기의 입력 바이어스전류가 보상된 아날로그 디지탈 변환기
제1도는 종래의 아날로그 디지탈 변환기의 구성을 나타낸 회로도.
제2도는 제1도의 기준전압 발생부의 전류 및 전압 특성식을 유도하기 위한 등가 회로도.
제3도 및 제4도는 종래의 아날로그 디지탈 변환기의 저항스트링에 의한 기준전위 특성 그래프 및 오차 그래프.
제5도는 본 발명에 의한 아날로그 디지탈 변환기의 구성을 나타낸 회로도.
제6도는 제5도의 입력 바이어스 전류 보상용 정전류원의 바람직한 일실시예의 상세 회로도.
본 발명은 아날로그 디지탈 변환기에 관한 것으로서, 특히 비교기의 입력바이어스전류를 보상할 수 있는 아날로그 디지탈 변환기에 관한 것이다.
아날로그 디지탈 변환기는 제1도에 도시한 바와 같이 저항스트링으로 구성된 기준전압 발생부(10), 기준전압발생부(10)의 복수의 기준전압(VR1∼VR(2N-1))과 아날로그 신호(Va)를 비교하기 위해 복수의 비교기들(C1∼C(2N-1))로 구성되는 비교부(20), 비교부(20)의 출력을 인코딩하여 N비트의 디지탈 신호를 출력하는 인코딩부(30)로 구성된다. 즉, 기준전압 발생부(10)는 R(1), R(2), …,R(2N)이루어진 저항열이 만들어 내는 복수의 기준전위 VR(1), VR(2),…VR(2N-1)를 발생하여 비교부(20)의 각 비교기(C1∼C(2N-1))의 (-) 단자에 연결한다. 이 기준전위들이 아날로그 입력전압(Va)과 비교되어 각 비교기 출력에는 1 또는 0이 출력된다. 비교기 출력들의 조합은 아날로그 입력의 값에 따라서 1의 개수가 정하여지며, 가령 아날로그 입력이 VR(1)과 VR(2) 사이의 값이면 C(1)의 출력만이 1이고 나머지는 모두 0를 나타내게 되고, 아날로그 입력이 VR(2)와 VR(3)사이의 값이면 C(1), C(2)의 출력이 1이고 나머지는 모두 0이 된다. 엔코딩부(30)는 이들 비교기 출력으로부터 디지탈 출력값을 구해내는 로직회로부이다. 즉, 비교기 출력 중에서 1의 값을 세어서 이를 디지탈 데이터로 변환하는 부분이다.
이 아날로그 디지탈 변환기에서 출력이 한 값에서 다음 값으로 변하는 지점은 아날로그 입력이 한 기준전위의 값을 지나칠 때이다. 즉, 아날로그 입력이 VR(3) 보다 조금이라도 작은 값일 때에는 디지탈 출력은 이진수 '0010'이고, VR(3)보다 크게 되는 순간 디지탈 출력이 이진수 '0011'이 된다. 따라서 아날로그 디지탈 변환기의 출력이 정확하기 위하여서는 이들 기준전위가 정확하게 만들어져야 한다. 아날로그 디지탈 변환기의 출력이 선형적이 되기 위하여서는 이들 기준전위가 정확하게 만들어져야 한다. 아날로그 디지탈 변환기의 출력이 선형적이 되기 위하여서는 이들 기준 전위가 선형적이어야 한다. 즉, VR(1), VR(2), …, VR(2N-1)간의 간격이 일정한 값이 되어야 한다. 그런데, 제1도에 나타난 대로 각 기준전위점에는 비교기가 연결되어 있고, 이 비교기의 입력 바이어스 전류 ib에 의해서 기준전위의 선형성은 보장할 수 없게 된다.
이와 같은 사실을 분석하여 보면, 제2도에서 VR(1), VR(2), …, VR(2N-1), VR(2N)은 각 지점에서의 기준전위 포인트이며, 이것이 비교기로 연결된다. 이때, ib를 비교기의 입력 바이어스 전류라고 하고, VFS를 A/D 변환기의 풀 스케일 값, R을 저항열을 구성하는 단위저항의 저항값, I(n)을 n번째 기준저항으로 흐르는 전류라고 하면,
이 된다.
아날로그 디지탈 변환기에서 우리가 원하는 정확한 n번째의 전위값은이므로, 실제로 각 지점의 기준점에 나타나는 전위의 값 VR(n)은
이 되어서, 이상적인 값 Vn과 실제값 VR(n)의 차를 구하면,
이다. 제3도는 이 관계를 이용하여 실제 각 기준전위의 값을 그래프로 나타낸 것이고 제4도는 기준전압에러를 그래프로 나타낸 것이다. 제3도에서 점선은 이상적인 기준전위의 곡선이고 실선은 실제의 기준전위의 곡선을 나타낸다.
이러한 점을 종합하여 정리하여 보면, 비교기의 입력 바이어스 전류의 영향으로 인하여 아날로그 디지탈 변환기의 기준전위의 값에 오차가 생기게 되고, 이 오차로 인하여 아날로그 디지탈 변환기의 변환특성 역시 오차를 가지게 된다는 것이다.
이러한 단점을 해결하기 위하여 기존에 사용하였던 방법은, 비교기의 입력 바이어스 전류값을 미리 계산하여서, 이 바이어스 전류에 의하여 생기는 전압강하를 고려, 각 단위저항의 값을 변하게 하는 것이었다. 다시 말하여, R(2N)의 값이 R이었다고 할 때 R(2N-1)의 값은 R-△R으로 만들어서, I(2N)R의 값과 I(2N-1)(R-△R) = (IMIN+ib)(R-△R)의 곱이 같아지게끔 각 저항을 조금씩 바꾸는 방법이었다. 그러나 이러한 방법을 사용할 경우 바이어스 전류의 값이 정확하게 계산되어야 한다는 어려움이 따르게 되고, 공정의 변화 등으로 비교기의 입력바이어스 전류가 바뀌게 되면 또 다시 아날로그 디지탈 변환기의 오차역시 변하게 된다는 단점이 있다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 공정변화에 무관하게 실제 비교기 회로의 입력 바이어스 전류와 동일한 값의 전류를 생성하여, 이 전류를 이용하여 비교기의 입력 바이어스 전류를 보상하여 줌으로써 기준전위에 생길 수 있는 오차를 제거할 수 있는 아날로그 디지탈 변환기를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 아날로그 디지탈 변환기는 제1 기준전압과 제2 기준전압의 사이에 동일 저항값을 가지는 복수의 저항들이 직렬로 연결되고, 상기 제1 기준전압과 제2 기준전압의 차전압을 이들 저항들에 의해 분압하여 상기 복수의 직렬저항들의 각 연결점들에서 복수의 기준전압들을 제공하는 기준전압 발생부; 상기 복수의 기준전압들과 아날로그 입력신호를 비교하여 비교신호를 각각 출력하는 복수의 에미터 결합 비교기들; 및 복수의 비교기들의 각 기준전압 입력단자에 입력 바이어스 전류를 각각 제공하기 위한 복수의 정전류원들을 구비한다.
이와 같은 구성을 가진 본 발명에서는 비교기의 기준전위 입력측 트랜지스터와 동일한 타입의 트랜지스터를 포함하는 기준전류원에 의해 입력 바이어스 전류를 발생하고 발생된 입력 바이어스 전류를 전류미러를 통하여 비교기의 기준전위 입력단자에 제공함으로써 저항열에 의해 제공되는 입력 바이어스 전류의 영향을 보상할 수 있게 된다.
따라서, 본 발명에서는 기준전압 발생부에서 제공되는 기준전위의 오차에 의한 입력 바이어스 전류의 변동을 정전류원에 의해 항상 일정하게 보상하여 오차를 제거할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제5도는 본 발명에 의한 아날로그 디지탈 변환기의 구성을 나타내고, 제6도는 제5도의 입력 바이어스 전류 보상용 정전류원의 바람직한 일실시예의 상세 회로도를 나타낸다. 제5도에서는 상술한 제1도와 동일한 부분은 동일부호로 표시하고 동일한 부분에 대한 구체적인 설명은 생략한다.
본 발명은 종래 기술과 비교하여 볼 때, 차이점은 비교기의 입력 바이어스전류와 동일한 전류를 생성하는 정전류원(40)을 만들어서 비교기의 기준전위가 연결되는 (-)입력단에 연결한 구조를 갖는다.
즉, 본 발명은 제1 기준전압(Vref+)과 제2 기준전압(Vref-)의 사이에 동일 저항값을 가지는 복수의 저항들(R(1), R(2), …, R(2N))이 직렬로 연결되고, 상기 제1 기준전압과 제2 기준전압의 차전압(VFS)을 이들 저항들에 의해 분압하여 상기 복수의 직렬저항들의 각 연결점들에서 복수의 기준전압들(VR(1), VR(2), …VR(2N-1))을 제공하는 기준전압 발생부(10)와, 소정 전류값을 가지는 공통 에미터 전류원을 포함하고 소정의 입력 바이어스 전류값을 가지고, 상기 복수의 기준전압들과 아날로그 입력신호를 비교하여 비교신호를 각각 출력하는 복수의 에미터 결합 비교기들(C1∼C(2N-1))로 구성되는 비교부(20)와, 비교부의 출력을 디지탈 데이터로 인코딩하여 출력하는 인코딩부(30)와, 상기 복수의 비교기들의 각 기준전압 입력단자에 입력 바이어스 전류를 각각 제공하기 위한 복수의 정전류원들(CS1∼CS(2N-1))들로 구성되는 정전류부(40)을 포함한다.
각 정전류원은 제6도에 도시한 바와 같이 비교기의 입력바이어스 전류값과 동일한 전류값을 기준전류로 제공하는 기준전류원(42)와, 상기 기준전류원(42)의 전류값을 상기 비교기의 기준전압 입력단자에 제공하는 전류미러(44)를 포함한다.
상기 기준전류원(42)은 상기 비교기(Ci)의 공통 에미터 전류원(CCS1)의 전류값의 1/2의 전류값으로 설정된 제1 정전압원(CCS2)과 제1 정전압원(CCS2)이 에미터에 연결되고 콜렉터에 전원전압(VCC)이 연결되고 베이스가 상기 전류미러(44)에 연결된 바이폴라 트랜지스터(Q3)로 구성된다.
상기 전류미러(44)는 비교기의 공통 에미터 전류원(CCS1)의 전류값의 1/2의 전류값으로 설정된 제2 및 제3 정전압원(CCS3, CCS4)와, 상기 제2 정전압원(CCS3) 및 기준전류원(42)에 드레인 및 게이트가 공통으로 연결되고 소오스가 전원전압(VCC)에 연결된 제1 피모스 트랜지스터(M1), 상기 제3 정전압원(CCS4) 및 상기 비교기(Ci)의 기준전압 입력단자(-)에 드레인이 연결되고 게이트가 상기 제1 피모스 트랜지스터(M1)의 게이트와 연결되고 소오스가 전원전압에 연결된 제2 피모스 트랜지스터(M2)를 포함한다. 미설명부호 Q2 및 Q3는 비교기의 입력 트랜지스터들이다.
이와 같이 구성된 본 발명의 동작은 다음과 같다.
비교기의 입력증폭단의 바이어스 전류를 I1이라고 하고, 입력단의 트랜지스터 Q2의 전류증폭도를 β라고 하면, 입력 바이어스 전류 ib는이 된다. 전류원 CCS2, CCS3, CCS4는 CCS1의 절반에 해당하는의 전류를 만들어내는 전류원이고, 이는 기존에 이미 널리 알려진 전류미러 등을 사용하여 쉽게 만들 수 있다. Q1와 Q2이 같은 타입의 트랜지스터이고 이들의 바이어스 전류 역시로서 동일하므로 전류원 CCS2에 연결되어 있는 트랜지스터 Q1의 베이스 전류 ib은 트랜지스터 Q2의 베이스 전류와 동일하다. 따라서 트랜지스터 M1의 드레인 전류는가 되고, 이 전류는 M1와 전류미러 형태로 연결되어 있는 M2인 드레인 전류로 반복된다. M2의 드레인 전류가이고, CCS4의 값이이므로 이 둘의 차이 ib가 비교기 입력단 트랜지스터 Q2의 베이스로 흐르게 되고, 따라서 비교기의 입력단의 바이어스 전류는 이것으로써 공급되고 기준 저항에서는 아무런 전류도 흘러들어오지 않는다.
기준 저항열에서 비교기로 흘러들어오는 전류가 없으므로 기준 전위에 생기는 오차는 따라서 없어지게 된다.
이상과 같이 본 발명에서는 기준저항으로부터 비교기로 입력되는 바이어스 전류를 정전류원에 의해 보상함으로써 비교기의 입력 바이어스 전류를 안정되게 유지할 수 있어서, 기준전위특성을 선형적으로 개선할 수 있다.

Claims (4)

  1. 제1 기준전압과 제2 기준전압의 사이에 동일 저항값을 가지는 복수의 저항들이 직렬로 연결되고, 상기 제1 기준전압과 제2 기준전압의 차전압을 이들 저항들에 의해 분압하여 상기 복수의 직렬저항들의 각 연결점들에서 복수의 기준전압들을 제공하는 기준전압 발생부; 상기 복수의 기준전압들과 아날로그 입력신호를 비교하여 비교신호를 각각 출력하는 복수의 에미터 결합 비교기들; 및 상기 복수의 비교기들의 각 기준전압 입력단자에 입력 바이어스 전류를 각각 제공하기 위한 복수의 정전류원들을 구비한 것을 특징으로 하는 아날로그 디지탈 변환기.
  2. 제1항에 있어서, 상기 각 정전류원들은 상기 비교기의 입력바이어스 전류값과 동일한 전류값을 기준전류로 제공하는 기준전류원; 및 상기 기준전류원의 전류값을 상기 비교기의 기준전압 입력단자에 제공하는 전류미러를 구비하는 것을 특징으로 하는 아날로그 디지탈 변환기.
  3. 제2항에 있어서, 상기 기준전류원은 상기 비교기의 공통 에미터 전류원의 전류값의 1/2의 전류값으로 설정된 제1 정전압원; 및 상기 정전압원이 에미터에 연결되고 콜렉터에 전원전압이 연결되고 베이스가 상기 전류미러에 연결된 바이폴라 트랜지스터로 구성된 것을 특징으로 하는 아날로그 디지탈 변환기.
  4. 제2항에 있어서, 상기 전류미러는 상기 비교기의 공통 에미터 전류원의 전류값의 1/2의 전류값으로 설정된 제2 및 제3 정전압원; 상기 제2 정전압원 및 기준전류원에 드레인 및 게이트가 공통으로 연결되고 소오스가 전원전압에 연결된 제1 피모스 트랜지스터; 및 상기 제3 정전압원 및 상기 비교기의 기준전압 입력단자에 드레인이 연결되고 게이트가 상기 제1 피모스 트랜지스터의 게이트와 연결되고 소오스가 전원전압에 연결된 제2 피모스 트랜지스터를 구비하는 것을 특징으로 하는 아날로그 디지탈 변환기.
KR1019950035262A 1995-10-13 1995-10-13 비교기의 입력 바이어스전류가 보상된 아날로그 디지탈 변환기 KR0174499B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950035262A KR0174499B1 (ko) 1995-10-13 1995-10-13 비교기의 입력 바이어스전류가 보상된 아날로그 디지탈 변환기
JP8183302A JPH09135169A (ja) 1995-10-13 1996-07-12 アナログ／デジタル変換器
US08/720,996 US5721548A (en) 1995-10-13 1996-10-14 Analog-to-digital converter for compensating for input bias current of comparator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035262A KR0174499B1 (ko) 1995-10-13 1995-10-13 비교기의 입력 바이어스전류가 보상된 아날로그 디지탈 변환기

Publications (2)

Publication Number Publication Date
KR970024619A KR970024619A (ko) 1997-05-30
KR0174499B1 true KR0174499B1 (ko) 1999-04-01

Family

ID=19430073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035262A KR0174499B1 (ko) 1995-10-13 1995-10-13 비교기의 입력 바이어스전류가 보상된 아날로그 디지탈 변환기

Country Status (3)

Country Link
US (1) US5721548A (ko)
JP (1) JPH09135169A (ko)
KR (1) KR0174499B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084465B2 (en) 2016-12-21 2018-09-25 SK Hynix Inc. Analog-to-digital converters with a plurality of comparators
US10627436B2 (en) 2016-12-21 2020-04-21 SK Hynix Inc. Capacitance sensing circuits

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3700989B2 (ja) * 1996-12-27 2005-09-28 本田技研工業株式会社 信号処理装置
KR100334436B1 (ko) * 1998-11-18 2002-10-09 삼성전자 주식회사 광디스크 시스템의 데이터 재생장치
US6504499B1 (en) * 2000-11-01 2003-01-07 International Business Machines Corporation Analog-to-digital converter having positively biased differential reference inputs
US6798237B1 (en) 2001-08-29 2004-09-28 Altera Corporation On-chip impedance matching circuit
US7109744B1 (en) 2001-12-11 2006-09-19 Altera Corporation Programmable termination with DC voltage level control
US6727839B2 (en) * 2002-08-23 2004-04-27 Broadcom Corporation High speed, low power comparator
US6888370B1 (en) 2003-08-20 2005-05-03 Altera Corporation Dynamically adjustable termination impedance control techniques
FR2887708B1 (fr) * 2005-06-28 2008-02-15 Atmel Grenoble Soc Par Actions Circuit electronique a reseau de paires differentielles disymetriques
US7679397B1 (en) 2005-08-05 2010-03-16 Altera Corporation Techniques for precision biasing output driver for a calibrated on-chip termination circuit
US7618900B2 (en) * 2006-12-28 2009-11-17 Dongbu Hitek Co., Ltd. Semiconductor device and method of fabricating semiconductor device
CN101295470B (zh) * 2007-04-25 2010-05-26 群康科技(深圳)有限公司 伽马电压输出电路和液晶显示装置
GB0907382D0 (en) * 2009-04-29 2009-06-10 Cambridge Silicon Radio Ltd High speed low voltage flash
US8638084B1 (en) * 2010-10-22 2014-01-28 Xilinx, Inc. Bandgap bias circuit compenastion using a current density range and resistive loads
US9289977B2 (en) * 2012-04-25 2016-03-22 Hewlett-Packard Development Company, L.P. Bias current reduction for print nozzle amplifier

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4578715A (en) * 1983-02-14 1986-03-25 Ricoh Company, Ltd. Picture signal quantizing circuit
JPH0612879B2 (ja) * 1988-03-08 1994-02-16 ヤマハ株式会社 並列比較型アナログ・ディジタル変換器
US5111205A (en) * 1990-12-18 1992-05-05 Vlsi Technology, Inc. Digital-to-analog and analog-to-digital converters
US5070332A (en) * 1991-03-18 1991-12-03 Burr-Brown Corporation Two-step subranging analog to digital converter
US5194867A (en) * 1991-05-06 1993-03-16 Harris Corporation Flash analog-to-digital converter employing least significant bit-representative comparative reference voltage
JPH05218868A (ja) * 1992-02-03 1993-08-27 Hitachi Ltd 多段型ａｄ変換器
US5218362A (en) * 1992-07-02 1993-06-08 National Semiconductor Corporation Multistep analog-to-digital converter with embedded correction data memory for trimming resistor ladders
US5376937A (en) * 1993-02-22 1994-12-27 The Regents Of The University Of California Folding circuit
US5416484A (en) * 1993-04-15 1995-05-16 Tektronix, Inc. Differential comparator and analog-to-digital converter comparator bank using the same
US5489905A (en) * 1993-12-08 1996-02-06 At&T Corp. Merged decoding circuit for analog-to-digital flash conversion

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084465B2 (en) 2016-12-21 2018-09-25 SK Hynix Inc. Analog-to-digital converters with a plurality of comparators
US10627436B2 (en) 2016-12-21 2020-04-21 SK Hynix Inc. Capacitance sensing circuits

Also Published As

Publication number Publication date
JPH09135169A (ja) 1997-05-20
US5721548A (en) 1998-02-24
KR970024619A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
KR0174499B1 (ko) 비교기의 입력 바이어스전류가 보상된 아날로그 디지탈 변환기
US4875048A (en) Two-step parallel analog to digital converter
US4573005A (en) Current source arrangement having a precision current-mirror circuit
KR100196632B1 (ko) 전압 폴로워 증폭기 구조의 완전 차동 플래시 아날로그/디지탈 변환기
US5798723A (en) Accurate and precise current matching for low voltage CMOS digital to analog converters
JPH0810832B2 (ja) デイジタル―アナログ変換器
US4496935A (en) Analog-digital converter with linear characteristic restoration circuit
US5184130A (en) Multi-stage A/D converter
JP2002290239A (ja) カレントミラー回路及びアナログデジタル変換回路
US20080043810A1 (en) Temperature sensor providing a temperature signal in digital form
US5210537A (en) Multi-stage A/D converter
JPH05252035A (ja) 差動増幅器，比較器およびａ／ｄ変換器
US6008632A (en) Constant-current power supply circuit and digital/analog converter using the same
US4647907A (en) Digital-to-analogue converter including calibrated current sources
US5446457A (en) Current-summing digital-to-analog converter with binarily weighted current sources
KR940002137B1 (ko) 온도변화에 의존하는 출력변화를 보상하는 회로를 갖는 d/a변환기.
US4559522A (en) Latched comparator circuit
US5204679A (en) Differential analog-digital converter
US6707333B2 (en) Bias circuit
JPH0621817A (ja) 差動増幅器及び直並列型ａ／ｄ変換器
US6600439B1 (en) Reference voltage circuit for differential analog-to-digital converter
KR950010209B1 (ko) 병렬형 a/d 콘버터의 직선성 보상회로
JPH0656956B2 (ja) アナログ・デイジタル変換器
KR920010216B1 (ko) A/d 변환기의 바이어스회로
JPH0547006B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081103

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee