JP3707653B2 - Ad変換回路および磁気ディスク装置 - Google Patents
Ad変換回路および磁気ディスク装置 Download PDFInfo
- Publication number
- JP3707653B2 JP3707653B2 JP21663198A JP21663198A JP3707653B2 JP 3707653 B2 JP3707653 B2 JP 3707653B2 JP 21663198 A JP21663198 A JP 21663198A JP 21663198 A JP21663198 A JP 21663198A JP 3707653 B2 JP3707653 B2 JP 3707653B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- stage
- emitter follower
- amplifier
- mag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の属する技術分野】
本発明は、MAGアンプ方式のAD変換回路に関し、特に初段のMAGアンプの入力波形歪みの低減に利用して有効な技術に関する。
【0002】
【従来の技術】
従来、コンパレータと差動アンプの対からなるMAGアンプを備えたMAGアンプ方式のAD変換回路として、例えば図4に示すような回路がある。
【0003】
図4に示されているAD変換回路は、入力信号をサンプリングするサンプル・ホールド回路11と、インピーダンス変換を行なうバッファ回路12と、カスケード接続された複数段(図では6段)のMAGアンプ回路13a〜13fと、各MAGアンプ回路13a〜13f内のコンパレータから出力される信号をラッチするラッチ回路14と、このラッチ回路に取り込まれたコード(グレイコード)をバイナリコードに変換するコード変換回路15と、変換されたコードをラッチするパイプラインラッチ回路16と、ラッチされた信号を出力する出力回路17等から構成されている。
【0004】
そして、各MAGアンプ回路13a〜13fは、各々同一の差動信号を入力とする一対の差動アンプとビット判定用のコンパレータとから構成されており、サンプル・ホールド回路の出力信号が各MAGアンプ回路13a〜13fの差動アンプにより順次段階的に増幅して次段のMAGアンプ回路に伝え、各MAGアンプのコンパレータの出力をラッチ回路14にそれぞれラッチしてそのパルス幅を各々クロックで計数することにより、各ビットの判定結果を得るように構成されている。
【0005】
従来、上記のようなMAGアンプ方式のAD変換回路におけるMAGアンプ13の前段のバッファ回路12としては、図5に示すように、一対のエミッタフォロワ回路12a,12bからなる回路が用いられていた。
【0006】
【発明が解決しようとする課題】
図4におけるバッファ回路12として、図5に示すようなエミッタフォロワ回路12a,12bからなる回路を使用したMAGアンプ方式のAD変換回路においては、エミッタフォロワ回路の出力端子に初段のMAGアンプ回路13aのコンパレータ31と差動アンプ32の入力端子が共通に接続された構成とされていた。そのため、コンパレータのスイッチング動作によってコンパレータを構成する差動トランジスタのベース・コレクタ間容量を介して差動アンプの入力ライン上の信号にノイズが伝わって入力交流波形に歪みが生じ、これが下位ビットのMAGアンプに次々と伝達されるため、有効ビットが減少するすなわちAD変換の精度が低下するという問題点があることが明らかとなった。従来のMAGアンプ方式のAD変換回路は、特に初段のMAGアンプで入力波形歪みが発生しやすいため、それが後段のMAGアンプに伝達されて歪みが増幅されてしまうという欠点があった。
【0007】
この発明の目的は、MAGアンプへの入力波形歪みが小さく、精度の高いAD変換動作が可能なMAGアンプ方式のAD変換回路を提供することにある。
【0008】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【0009】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【0010】
すなわち、入力信号をサンプリングするサンプル・ホールド回路と、インピーダンス変換を行なうバッファ回路と、各々コンパレータと差動アンプとからなる複数のMAGアンプ回路がカスケード接続されてなるビット判定回路と、各MAGアンプ回路内のコンパレータから出力される信号をラッチするラッチ回路とを備えたAD変換回路において、上記バッファ回路を、差動増幅段と該差動増幅段の出力側に接続された第1のエミッタフォロワ段と第2のエミッタフォロワ段とにより構成し、上記第1のエミッタフォロワ段で初段のMAGアンプ回路の差動アンプ(もしくはコンパレータ)を、また第2のエミッタフォロワ段で初段のMAGアンプ回路のコンパレータ(もしくは差動アンプ)をそれぞれ駆動するようにしたものである。
【0011】
上記した手段によれば、コンパレータの動作に伴うノイズが差動アンプの入力端子に伝わりにくくなるため、差動アンプの入力波形歪みが抑制され、高精度のAD変換動作が可能になる。
【0012】
なお、上記バッファ回路を構成する第1および第2のエミッタフォロワ段は差動増幅段の出力ノードに接続するようにしても良いし、第1および第2のエミッタフォロワ段のうち第1のエミッタフォロワ段にレベルシフト手段を設け、この第1のエミッタフォロワ段の次段に第2のエミッタフォロワ段の入力端子を接続しても良い。
【0013】
これにより、コンパレータの動作に伴うノイズが差動アンプの入力端子に一層伝わりにくくなるため、差動アンプの入力波形歪みが抑制され、高精度のAD変換動作が可能になる。
【0014】
さらに、テスト信号入力用のバッファ回路(例えば差動アンプ20とエミッタフォロワ・トランジスタQ20,Q21)を設けて、上記第1のエミッタフォロワ段のエミッタフォロワ・トランジスタのエミッタ端子に、テスト信号入力用のバッファ回路の出力端子を接続するようにしても良い。
これにより、サンプル・ホールド回路を介さずにMAGアンプに信号を入力してMAGアンプのテスト動作を行なわせることができるとともに、そのテスト信号入力用のバッファアンプを設けたことによる影響が本来のバッファ回路に及ばないようにすることができる。
【0015】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
【0016】
図1は、本発明に係るMAGアンプ方式のAD変換回路の一実施例を示す。図1に示されているAD変換回路では、アナログ入力端子INaに入力されたアナログ入力Vinをサンプリングするサンプル・ホールド回路11と、バッファ回路12と、1つのMAGアンプ回路13aのみが示されているが、実際にはこのMAGアンプ回路13aの後段に、AD変換の精度に応じて任意の数のMAGアンプ回路がカスケードに接続されてビット判定回路が構成される。
図1の実施例においては、サンプル・ホールド回路11と初段のMAGアンプ回路13aとの間に設けられるバッファ回路12が、同図に示すように、差動増幅段21とこれに接続された第1のエミッタフォロワ段22とこれに接続された第2のエミッタフォロワ段23とにより構成され、第1のエミッタフォロワ段22によって初段MAGアンプ回路13aの差動アンプ32が、また第2のエミッタフォロワ段23によって初段MAGアンプ回路13aのコンパレータ31がそれぞれ駆動されるように構成されている。
【0017】
上記差動増幅段21は、特に制限されないが、この実施例ではgmアンプで構成されており、上記サンプル・ホールド回路11の出力端子にベースが接続された一対の差動トランジスタQ1,Q2と、この差動トランジスタQ1,Q2のコレクタ端子と電源電圧Vccとの間にそれぞれ直列接続された抵抗R1,R2およびトランジスタQ3,Q4と、トランジスタQ1,Q2のエミッタ端子に接続された定電流源I1,I2と、トランジスタQ1,Q2のエミッタ端子間に接続された抵抗R3とから構成され、トランジスタQ3,Q4のコレクタから出力が取り出されるようにされている。なお、D1は上記トランジスタQ3,Q4のベースバイアス電圧を供給するダイオードである。
【0018】
第1のエミッタフォロワ段22は、上記トランジスタQ3,Q4のコレクタにベースが接続されたトランジスタQ5,Q6と、このトランジスタQ5,Q6のエミッタ端子側にそれぞれ接続されたレベルシフト用のダイオードD2,D3および定電流源I3,I4から構成されている。
【0019】
第2のエミッタフォロワ段23は、上記トランジスタQ5,Q6のエミッタにベースが接続されたトランジスタQ7,Q8と、このトランジスタQ7,Q8のエミッタ端子にそれぞれ接続された定電流源I5,I6とから構成されている。そして、上記第1のエミッタフォロワ段22のダイオードD2,D3のカソード側のノードn3,n4に初段MAGアンプ回路13aの差動アンプ32の入力端子が、また第2のエミッタフォロワ段23のトランジスタQ7,Q8のエミッタ端子に初段MAGアンプ回路13aのコンパレータ31の入力端子がそれぞれ接続されている。つまり、この実施例においては、トランジスタQ5,Q6のエミッタ電圧が、コンパレータ31に対してはトランジスタQ7,Q8のベース・エミッタ間PN接合でその順方向電圧分低くされて、また差動アンプ32に対してはダイオードD2,D3のPN接合でその順方向電圧分低くされて、それぞれ入力されることにより、コンパレータ31と差動アンプ32の入力レベルが一致するように構成されている。
従って、第2のエミッタフォロワ段23のトランジスタQ7,Q8のベースも差動増幅段21の出力ノードに接続する変形も可能であり、その場合には第1のエミッタフォロワ段22のダイオードD2,D3を省略することでコンパレータ31と差動アンプ32の入力レベルを一致させることができる。
ただし、そのようにした場合には、図5の従来回路に比べればコンパレータ31から差動アンプ32への影響は小さくできるものの、トランジスタQ5,Q6のベースにコンパレータ31の影響が及びそれが増幅されてエミッタに現れるので、図1の実施例の回路の方がコンパレータの影響を小さくできるという利点がある。
なお、第2のエミッタフォロワ段23のトランジスタQ7,Q8のベースも差動増幅段21の出力ノードに接続するという考えの延長上には、コンパレータ31と差動アンプ32に対してそれぞれその前段にエミッタフォロワ回路のみを設けてサンプル・ホールド回路11の出力で駆動するという方式もある。その場合、バッファ回路12内の差動増幅段21が不用になるという利点はあるものの、サンプル・ホールド回路の負荷が大きくなって回路の動作速度が遅くなるという欠点が生じるので、MAGアンプは従来の回路をそのまま使用する場合には上記実施例のように差動増幅段21を設けた構成の方が良く、それによって、MAGアンプを設計し直すことなく動作速度を保証できるので望ましい。
【0020】
図2は図1に示されているMAGアンプ13a〜13f内のコンパレータ31の具体的な回路例を示す。
【0021】
この実施例のコンパレータは、上記バッファ回路内の差動増幅段21と同様に、特に制限されないが、gmアンプで構成されており、上記サンプル・ホールド回路11の出力端子にベースが接続されたバッファ回路12の出力端子すなわち図1の出力エミッタフォロワトランジスタQ7,Q8のエミッタ端子にベースが接続される一対の差動トランジスタQ9,Q10と、この差動トランジスタQ9,Q10のコレクタ端子と電源電圧Vccとの間にそれぞれ接続された抵抗R5,R6と、上記トランジスタQ9,Q10のエミッタ端子に接続された定電流源I7,I8と、トランジスタQ9,Q10のエミッタ端子間に接続された抵抗R4と、トランジスタQ9,Q10のコレクタ端子間に互いに逆向きに接続された一対のダイオードD4,D5とから構成され、トランジスタQ9,Q10のコレクタから出力が取り出されるようにされている。なお、上記トランジスタQ9,Q10のコレクタ端子間に接続されたダイオードD4,D5は、出力の振幅をクランプするクランプ素子して機能し、回路の動作速度の向上に寄与する。
図3は、本発明に係るMAGアンプ方式のAD変換回路の他の実施例を示す。この実施例は、図1のバッファ回路12に加えて、テスト信号Tin,/Tinを外部から入力するためのバッファアンプ(図1の差動増幅段21と同様の構成の回路)20を設け、このバッファアンプ20の出力をエミッタフォロワ・トランジスタQ21,Q22を介してバッファ回路12内のダイオードD2,D3のアノード側のノードn1,n2に接続させるようにしたものである。この実施例回路にあっては、サンプル・ホールド回路11を介さずにMAGアンプに信号を入力してMAGアンプのテスト動作を行なわせることができるとともに、そのテスト信号入力用のバッファアンプを設けたことによる影響が本来のバッファ回路12に及ぶおそれも少ないという利点がある。
【0022】
次に、本発明に係るAD変換回路を使用して好適なシステムの一例を説明する。図6はハードディスク装置の概略構成、図7はハードディスク装置を構成する信号処理回路(LSI)の構成を示すもので、本発明に係るMAGアンプ方式のAD変換回路は、信号処理LSI内に設けられる。
【0023】
図6のハードディスク装置の構成を簡単に説明すると、50は磁気ディスク、51は磁気ディスクを回転させるスピンドルモータ、52は磁気ディスク50に対するデータの書込み、読取りを行なう磁気ヘッド、53は磁気ヘッド52の位置決め用のボイスコイルモータ、54は磁気ヘッド52に書込み電流を流すライトアンプや磁気ヘッド52により読み取られた信号を増幅するためのリードアンプを有するリード・ライトIC、55はライトデータにID情報を付加して書込み信号を形成したり読出し信号からデータを抽出したりする信号処理用LSI、56はボイスコイルモータ53を駆動するドライバ、57はスピンドルモータ51を駆動するドライバ、58はマイクロプロセッサ等に代わってハードディスク装置全体を制御するハードディスク・コントローラである。図6の実施例では、ハードディスク・コントローラ58がスピンドルモータ51を制御するように構成されているが、ハードディスク・コントローラ58とは別個にスピンドルモータ51を制御する回路を設けても良い。
【0024】
上記信号処理用LSI55にはリード系の回路とライト系の回路が設けられており、このうちリード系の回路は、図7に示すように、読出し信号Rinx,Rinyを増幅する前記実施例のAGCループ回路501と、読出し信号Rinx,Rinyのデータ部の信号をデジタル信号に変換するAD変換回路503と、ヘッド位置決め用のサーボ信号を生成するサーボ信号生成回路504などから構成されている。読出し信号Rinx,Rinyのデータ部の信号をデジタル信号に変換するAD変換回路503として、本発明のMAGアンプ方式のAD変換回路を用いることにより、ディスクから読み取られた信号のエラーレートが低減する。
【0025】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば上記実施例では、バッファ回路12内のエミッタフォロワ回路を構成するトランジスタとしてNPN型バイポーラ・トランジスタを使用しているが、PNP型トランジスタを使用することも可能である。また、ダイオードD2,D3の代わりにバイポーラ・トランジスタを用いることも可能である。定電流源I3〜I6は抵抗で置き換えても良い。
【0026】
さらに、上記実施例では、差動増幅段21やコンパレータ31として差動トランジスタのエミッタにそれぞれ定電流源が接続されてなるgmアンプを使用しているが、1つの定電流源が共通に接続されている電圧入力―電圧出力型の差動増幅回路を使用するようにしてもよい。
【0027】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるMAGアンプ方式のAD変換回路に適用した場合について説明したが、この発明はそれに限定されるものでなく、同一の信号で動作するコンパレータと差動アンプを内蔵した半導体集積回路に広く利用することができる。
【0028】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【0029】
すなわち、この発明に従うと、MAGアンプへの入力波形歪みが小さく、精度の高いAD変換動作が可能なMAGアンプ方式のAD変換回路が得られるという効果がある。
【図面の簡単な説明】
【図1】本発明に係るMAGアンプ方式のAD変換回路の第1の実施例を示す回路構成図である。
【図2】MAGアンプ内のコンパレータの具体例を示す回路図である。
【図3】本発明に係るMAGアンプ方式のAD変換回路の第2の実施例を示す回路構成図である。
【図4】従来のMAGアンプ方式のAD変換回路におけるバッファ回路の構成を示す回路構成図である。
【図5】MAGアンプ方式のAD変換回路の全体構成例を示す回路構成図である。
【図6】MAGアンプ方式のAD変換回路の応用システムの一例としてのハードディスク装置の概略構成を示すブロック図である。
【図7】ハードディスク装置を構成する信号処理回路(LSI)のリード系の回路の構成例を示すブロック図である。
【符号の説明】
11 サンプル・ホールド回路
12 バッファ回路
13a〜13f MAGアンプ回路
21 差動増幅段
22 第1のエミッタフォロワ段
23 第2のエミッタフォロワ段
31 コンパレータ
32 差動アンプ
Claims (4)
- 入力信号をサンプリングするサンプル・ホールド回路と、インピーダンス変換を行なうバッファ回路と、各々コンパレータと差動アンプとからなる複数のMAGアンプ回路がカスケード接続されてなるビット判定回路と、上記各MAGアンプ回路内のコンパレータから出力される信号をラッチするラッチ回路とを備えたAD変換回路において、
上記バッファ回路は、差動増幅段と該差動増幅段の出力側に接続された第1のエミッタフォロワ段と第2のエミッタフォロワ段とを有し、上記第1のエミッタフォロワ段で初段のMAGアンプ回路の差動アンプを、また上記第2のエミッタフォロワ段で初段のMAGアンプ回路のコンパレータをそれぞれ駆動するように構成されてなることを特徴とするAD変換回路。 - 上記第1のエミッタフォロワ段は、エミッタフォロワ・トランジスタと、該トランジスタのエミッタ端子に接続されたレベルシフト手段とを含んで構成されているとともに、上記第2のエミッタフォロワ段の入力端子は上記第1のエミッタフォロワ段のエミッタフォロワ・トランジスタのエミッタ端子に接続されていることを特徴とする請求項1に記載のAD変換回路。
- テスト信号を入力するためのバッファ回路を備え、上記第1のエミッタフォロワ段のエミッタフォロワ・トランジスタのエミッタ端子に、上記テスト信号入力用のバッファ回路の出力端子が接続されていることを特徴とする請求項2に記載のAD変換回路。
- 磁気ディスクを回転駆動する回転駆動モータと、磁気ディスクに記憶されているデータを読み取る磁気ヘッドと、該磁気ヘッドの位置決めを行なうヘッド駆動モータと、上記磁気ヘッドにより読み取られた信号を増幅する読出し回路と、前記読出し回路からの読出し信号をAD変換するAD変換回路を備え記憶データを再生する信号処理回路と、上記回転駆動モータを制御する制御回路とを備えた磁気ディスク装置において、
上記読出し信号をAD変換するAD変換回路として、請求項1,2または3に記載のMAGアンプ方式のAD変換回路を用いたことを特徴とする磁気ディスク装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21663198A JP3707653B2 (ja) | 1998-07-31 | 1998-07-31 | Ad変換回路および磁気ディスク装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21663198A JP3707653B2 (ja) | 1998-07-31 | 1998-07-31 | Ad変換回路および磁気ディスク装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000049610A JP2000049610A (ja) | 2000-02-18 |
JP3707653B2 true JP3707653B2 (ja) | 2005-10-19 |
Family
ID=16691469
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21663198A Expired - Fee Related JP3707653B2 (ja) | 1998-07-31 | 1998-07-31 | Ad変換回路および磁気ディスク装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3707653B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2824971B1 (fr) * | 2001-05-18 | 2003-10-03 | Suisse Electronique Microtech | Convertisseur analogique/numerique |
-
1998
- 1998-07-31 JP JP21663198A patent/JP3707653B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000049610A (ja) | 2000-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5510734A (en) | High speed comparator having two differential amplifier stages and latch stage | |
JPS59148416A (ja) | カスコ−ド差動増幅器 | |
US6778013B1 (en) | Buffer amplifier structures with enhanced linearity | |
JP3707653B2 (ja) | Ad変換回路および磁気ディスク装置 | |
KR850004674A (ko) | 곱셈 회로 | |
KR100387173B1 (ko) | 병렬형a/d변환기 | |
JPH07336225A (ja) | Ad変換器 | |
JP3739224B2 (ja) | 差動増幅器 | |
JP3254112B2 (ja) | D/a変換インターフェース | |
US5075636A (en) | Differential amplifier with fast overdrive recovery | |
JPH07169004A (ja) | プリアンプ回路装置 | |
JP2625642B2 (ja) | アナログ信号受信回路 | |
TWI422161B (zh) | 用以轉換一類比輸入信號至一第一數位碼之系統及方法和用以提供一額外位元至一類比至數位轉換器之系統 | |
JP3733188B2 (ja) | パワーアンプ | |
JP4362430B2 (ja) | 分周回路 | |
JP2696905B2 (ja) | 並列型adコンバータの入力回路 | |
JP2003133868A (ja) | 広帯域差動増幅回路 | |
JP2008131583A (ja) | 並列型a/d変換器 | |
US5502413A (en) | Switchable constant gain summing circuit | |
JPH082009B2 (ja) | 増幅回路 | |
JP2815753B2 (ja) | 半導体集積回路 | |
JP2546974B2 (ja) | 磁気ヘッド読み書き回路 | |
JP2692404B2 (ja) | 磁気ヘッド用読出回路 | |
JP2569044B2 (ja) | デイジタル信号処理システム | |
US7236111B2 (en) | Linearizing methods and structures for amplifiers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050728 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |