JP2003133868A - 広帯域差動増幅回路 - Google Patents
広帯域差動増幅回路Info
- Publication number
- JP2003133868A JP2003133868A JP2001326055A JP2001326055A JP2003133868A JP 2003133868 A JP2003133868 A JP 2003133868A JP 2001326055 A JP2001326055 A JP 2001326055A JP 2001326055 A JP2001326055 A JP 2001326055A JP 2003133868 A JP2003133868 A JP 2003133868A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- circuit
- conversion circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 電源電圧を変えずに入出力信号レベルを大き
く確保できる広帯域差動増幅回路を提供する。 【解決手段】 前段に配置され入力信号Ｖinを増幅し電
流信号を出力する電圧電流変換回路１と、後段に配置さ
れ前記電圧電流変換回路が出力する電流信号を増幅して
電圧信号Ｖout を出力する電流電圧変換回路２と、前記
電圧電流変換回路１の出力と電源電圧VREF２との間に接
続された第１の負荷インピーダンス回路３と、前記電圧
電流変換回路１の出力と前記電流電圧変換回路２の入力
との間に接続された電圧レベルシフト回路４と、前記電
圧レベルシフト回路４の入力と前記電流電圧変換回路２
の出力との間に接続され、前記電圧電流変換回路１の電
流を電圧に変換する第２の負荷インピーダンス回路５と
で広帯域差動増幅回路を構成する。
く確保できる広帯域差動増幅回路を提供する。 【解決手段】 前段に配置され入力信号Ｖinを増幅し電
流信号を出力する電圧電流変換回路１と、後段に配置さ
れ前記電圧電流変換回路が出力する電流信号を増幅して
電圧信号Ｖout を出力する電流電圧変換回路２と、前記
電圧電流変換回路１の出力と電源電圧VREF２との間に接
続された第１の負荷インピーダンス回路３と、前記電圧
電流変換回路１の出力と前記電流電圧変換回路２の入力
との間に接続された電圧レベルシフト回路４と、前記電
圧レベルシフト回路４の入力と前記電流電圧変換回路２
の出力との間に接続され、前記電圧電流変換回路１の電
流を電圧に変換する第２の負荷インピーダンス回路５と
で広帯域差動増幅回路を構成する。
Description
【０００１】
【発明の属する技術分野】この発明は、広帯域差動増幅
回路に関するもので、特に電源電圧を大きくすることな
く入出力信号レベルを大きく確保できる広帯域差動増幅
回路に関する。
回路に関するもので、特に電源電圧を大きくすることな
く入出力信号レベルを大きく確保できる広帯域差動増幅
回路に関する。
【０００２】
【従来の技術】従来、広帯域差動増幅回路として図９に
示すような回路が知られている。この図９に示す回路
は、「BIPOLAR AND MOS ANALOG INTEGRATED CIRCUIT DE
SIGN」（ALAN B.GREBENE 著、第 422頁）に記載されて
いる回路である。
示すような回路が知られている。この図９に示す回路
は、「BIPOLAR AND MOS ANALOG INTEGRATED CIRCUIT DE
SIGN」（ALAN B.GREBENE 著、第 422頁）に記載されて
いる回路である。
【０００３】図９に示す広帯域差動増幅回路は、Ｒ１，
Ｒ２からなる負荷インピーダンス回路101 と、トランジ
スタＱ１，Ｑ２，電流源I1，及び抵抗Ｒ７，Ｒ８による
直列帰還抵抗つまりエミッタ帰還抵抗を用いた電圧電流
変換回路102 と、トランジスタＱ３，Ｑ４，抵抗Ｒ３，
Ｒ４，電流源Ｉ２，電流バッファを構成するトランジス
タＱ５，Ｑ６と電流源Ｉ３，Ｉ４，及び抵抗Ｒ５，Ｒ６
による並列帰還抵抗を用いた電流電圧変換回路103 とを
備え、図９に示すよう接続して構成されている。そし
て、この構成により広帯域、高利得の電圧増幅を実現し
ている。
Ｒ２からなる負荷インピーダンス回路101 と、トランジ
スタＱ１，Ｑ２，電流源I1，及び抵抗Ｒ７，Ｒ８による
直列帰還抵抗つまりエミッタ帰還抵抗を用いた電圧電流
変換回路102 と、トランジスタＱ３，Ｑ４，抵抗Ｒ３，
Ｒ４，電流源Ｉ２，電流バッファを構成するトランジス
タＱ５，Ｑ６と電流源Ｉ３，Ｉ４，及び抵抗Ｒ５，Ｒ６
による並列帰還抵抗を用いた電流電圧変換回路103 とを
備え、図９に示すよう接続して構成されている。そし
て、この構成により広帯域、高利得の電圧増幅を実現し
ている。
【０００４】次に、図９に示した差動増幅回路の動作に
ついて説明する。この回路の電圧利得Gain１は、主に抵
抗Ｒ７，Ｒ８及び抵抗Ｒ５，Ｒ６によってきまる。すな
わち次式（１）で示される。 Gain１≒（R5＋R6）／（R7＋R8） ・・・・・・・・・・（１） 実際このような回路の各抵抗値及び電流源値の設定は、
入力電圧範囲、出力電圧範囲、電源電圧等を考慮して決
定し、抵抗Ｒ７，Ｒ８と電流源Ｉ１は、入力電圧の最大
振幅レベルＶinMAX が次式（２）を満足するように設定
される。 ＶinMAX ＜（R7×I1）＝（R8×I1） ・・・・・・・・・（２）
ついて説明する。この回路の電圧利得Gain１は、主に抵
抗Ｒ７，Ｒ８及び抵抗Ｒ５，Ｒ６によってきまる。すな
わち次式（１）で示される。 Gain１≒（R5＋R6）／（R7＋R8） ・・・・・・・・・・（１） 実際このような回路の各抵抗値及び電流源値の設定は、
入力電圧範囲、出力電圧範囲、電源電圧等を考慮して決
定し、抵抗Ｒ７，Ｒ８と電流源Ｉ１は、入力電圧の最大
振幅レベルＶinMAX が次式（２）を満足するように設定
される。 ＶinMAX ＜（R7×I1）＝（R8×I1） ・・・・・・・・・（２）
【０００５】抵抗Ｒ１，Ｒ２は、入力電圧の最大振幅レ
ベルのピーク値ＶinPEAKが電源電圧VCC （図中ではVREF
２としている）より次式（３）を満足するように設定さ
れる。 ＶinPEAK＜VCC −（R1×I1÷２）＝VCC −（R2×I1÷２）・・・・・（３）
ベルのピーク値ＶinPEAKが電源電圧VCC （図中ではVREF
２としている）より次式（３）を満足するように設定さ
れる。 ＶinPEAK＜VCC −（R1×I1÷２）＝VCC −（R2×I1÷２）・・・・・（３）
【０００６】抵抗Ｒ３，Ｒ４及び電流源Ｉ２は、出力電
圧の最大振幅レベルＶoutMAXが次式（４）を満足するよ
うに設定される。 ＶoutMAX＜（R3×I2）＝（R4×I2） ・・・・・・・・・（４） 但し、同時に次式（５）を満足させる必要がある。 [VCC−（R3×I2)]−[VCC−（R1×I1÷２）−VBEQ] ≧VCEsatQ3＝ 0.5Ｖ ・・・・・・・・（５） ここでは、抵抗Ｒ５，Ｒ６を流れる電流は、電流源Ｉ１
に比べ小さいものとする。また VBEQ3はトランジスタＱ
３のベースエミッタ間電圧、VCEsatQ3はトランジスタＱ
３のコレクタエミッタ間飽和電圧である。
圧の最大振幅レベルＶoutMAXが次式（４）を満足するよ
うに設定される。 ＶoutMAX＜（R3×I2）＝（R4×I2） ・・・・・・・・・（４） 但し、同時に次式（５）を満足させる必要がある。 [VCC−（R3×I2)]−[VCC−（R1×I1÷２）−VBEQ] ≧VCEsatQ3＝ 0.5Ｖ ・・・・・・・・（５） ここでは、抵抗Ｒ５，Ｒ６を流れる電流は、電流源Ｉ１
に比べ小さいものとする。また VBEQ3はトランジスタＱ
３のベースエミッタ間電圧、VCEsatQ3はトランジスタＱ
３のコレクタエミッタ間飽和電圧である。
【０００７】例えば、抵抗Ｒ１で発生する電圧を電源電
圧VCC の１／２と設定した場合、 R1×I1÷２＝ VCC÷２ となり、VoutMAX は、式（４），式（５）より、 〔 VCC−（R3×I2）〕−〔 VCC−（R1×I1÷２）−VBEQ3 〕−VCEsatQ3 ＝〔 VCC−（R3×I2）〕−〔 VCC−（VCC ÷２）−VBEQ3 〕−VCEsatQ3 ＝〔 VCC−（R3×I2）〕−〔（VCC ÷２）−VBEQ3 〕−VCEsatQ3 ・・・・・・・・（６） VoutMAX ＜（R3×I2）＝（VCC ÷２）＋VBEQ3 −VCEsatQ3 ・・・・（７） となる。
圧VCC の１／２と設定した場合、 R1×I1÷２＝ VCC÷２ となり、VoutMAX は、式（４），式（５）より、 〔 VCC−（R3×I2）〕−〔 VCC−（R1×I1÷２）−VBEQ3 〕−VCEsatQ3 ＝〔 VCC−（R3×I2）〕−〔 VCC−（VCC ÷２）−VBEQ3 〕−VCEsatQ3 ＝〔 VCC−（R3×I2）〕−〔（VCC ÷２）−VBEQ3 〕−VCEsatQ3 ・・・・・・・・（６） VoutMAX ＜（R3×I2）＝（VCC ÷２）＋VBEQ3 −VCEsatQ3 ・・・・（７） となる。
【０００８】
【発明が解決しようとする課題】ところで、近年パソコ
ン等の電子機器の高速化により、それらに使用されるＬ
ＳＩの広帯域周波数特性への要求が高くなってきてい
る。しかしながら、データ記録装置などは、記録容量の
高密度化により再生信号レベルのバラツキも大きくなっ
ている。そのため、メディアの再生信号バラツキを考慮
した、入出力信号レベルが大きい信号処理回路が要求さ
れてきている。
ン等の電子機器の高速化により、それらに使用されるＬ
ＳＩの広帯域周波数特性への要求が高くなってきてい
る。しかしながら、データ記録装置などは、記録容量の
高密度化により再生信号レベルのバラツキも大きくなっ
ている。そのため、メディアの再生信号バラツキを考慮
した、入出力信号レベルが大きい信号処理回路が要求さ
れてきている。
【０００９】しかしながら、図９に示す従来の差動増幅
回路では、上述した式からわかるように、電源電圧を上
げれば入出力信号レベルを大きく出来るが、近年では電
源電圧の低電圧化も求められているため、電源電圧を上
げることは好ましくない。
回路では、上述した式からわかるように、電源電圧を上
げれば入出力信号レベルを大きく出来るが、近年では電
源電圧の低電圧化も求められているため、電源電圧を上
げることは好ましくない。
【００１０】このような観点から、本発明は、従来の広
帯域差動増幅回路における上記問題点を解消するために
なされたもので、従来の電源電圧でも同等以上に入出力
信号レベルが大きく確保できる広帯域差動増幅回路を提
供することを目的とするものである。
帯域差動増幅回路における上記問題点を解消するために
なされたもので、従来の電源電圧でも同等以上に入出力
信号レベルが大きく確保できる広帯域差動増幅回路を提
供することを目的とするものである。
【００１１】
【課題を解決するための手段及び作用効果】上記問題点
を解決するため請求項１に係る発明は、前段に配置され
入力信号を増幅し電流信号を出力する電圧電流変換回路
と、後段に配置され前記電圧電流変換回路が出力する電
流信号を増幅して電圧信号を出力する電流電圧変換回路
と、前記電圧電流変換回路の出力と電源電圧との間に接
続された第１の負荷インピーダンスと、前記電圧電流変
換回路の出力と前記電流電圧変換回路の入力との間に接
続された電圧レベルシフト回路と、前記電圧レベルシフ
ト回路の入力と前記電流電圧変換回路の出力との間に接
続され、前記電圧電流変換回路の電流を電圧に変換する
第２の負荷インピーダンスとで広帯域差動増幅回路を構
成するものである。
を解決するため請求項１に係る発明は、前段に配置され
入力信号を増幅し電流信号を出力する電圧電流変換回路
と、後段に配置され前記電圧電流変換回路が出力する電
流信号を増幅して電圧信号を出力する電流電圧変換回路
と、前記電圧電流変換回路の出力と電源電圧との間に接
続された第１の負荷インピーダンスと、前記電圧電流変
換回路の出力と前記電流電圧変換回路の入力との間に接
続された電圧レベルシフト回路と、前記電圧レベルシフ
ト回路の入力と前記電流電圧変換回路の出力との間に接
続され、前記電圧電流変換回路の電流を電圧に変換する
第２の負荷インピーダンスとで広帯域差動増幅回路を構
成するものである。
【００１２】このように構成した広帯域差動増幅回路に
おいては、前記電圧電流変換回路の出力と前記電流電圧
変換回路の入力との間に電圧レベルシフト回路を接続し
ているので、この電圧レベルシフト回路の電圧シフトレ
ベルを適切に設定することによって、前記電圧電流変換
回路の入力電圧の最大振幅レベルと、前記電流電圧変換
回路の出力電圧の最大振幅レベルを夫々大きくすること
が可能となる。なお、この請求項１に係る発明の実施の
形態としては、図１，２，３，４，７，８に示す第１の
実施形態及びその変形例が対応している。
おいては、前記電圧電流変換回路の出力と前記電流電圧
変換回路の入力との間に電圧レベルシフト回路を接続し
ているので、この電圧レベルシフト回路の電圧シフトレ
ベルを適切に設定することによって、前記電圧電流変換
回路の入力電圧の最大振幅レベルと、前記電流電圧変換
回路の出力電圧の最大振幅レベルを夫々大きくすること
が可能となる。なお、この請求項１に係る発明の実施の
形態としては、図１，２，３，４，７，８に示す第１の
実施形態及びその変形例が対応している。
【００１３】また、請求項２に係る発明は、前段に配置
され入力信号を増幅し電流信号を出力する電圧電流変換
回路と、後段に配置され前記電圧電流変換回路が出力す
る電流信号を増幅して電圧信号を出力する電流電圧変換
回路と、前記電圧電流変換回路の出力と電源電圧との間
に接続された第１の負荷インピーダンスと、前記電圧電
流変換回路の出力と前記電流電圧変換回路の入力との間
に接続された電圧レベルシフト回路と、前記電圧レベル
シフト回路の出力と前記電流電圧変換回路の出力との間
に接続され、前記電圧電流変換回路の電流を電圧に変換
する第２の負荷インピーダンスとで広帯域差動増幅回路
を構成するものである。
され入力信号を増幅し電流信号を出力する電圧電流変換
回路と、後段に配置され前記電圧電流変換回路が出力す
る電流信号を増幅して電圧信号を出力する電流電圧変換
回路と、前記電圧電流変換回路の出力と電源電圧との間
に接続された第１の負荷インピーダンスと、前記電圧電
流変換回路の出力と前記電流電圧変換回路の入力との間
に接続された電圧レベルシフト回路と、前記電圧レベル
シフト回路の出力と前記電流電圧変換回路の出力との間
に接続され、前記電圧電流変換回路の電流を電圧に変換
する第２の負荷インピーダンスとで広帯域差動増幅回路
を構成するものである。
【００１４】このように構成した広帯域差動増幅回路に
おいては、前記電圧電流変換回路の出力と前記電流電圧
変換回路の入力との間に電圧レベルシフト回路を接続し
ているので、この電圧レベルシフト回路のシフトレベル
を適切に設定することによって、前記電圧電流変換回路
の入力電圧の最大振幅レベルと、前記電流電圧変換回路
の出力電圧の最大振幅レベルを夫々大きくすることが可
能となる。また、前段の電圧電流変換回路の出力信号と
後段の電流電圧変換回路の出力信号との電位差が大きい
場合、第２の負荷インピーダンスに流れる電流を小さく
することができ、電圧電流変換回路の入力電圧の最大振
幅レベルのピーク値を大きくすることが可能となる。な
お、この請求項２に係る発明の実施の形態としては、図
５，６に示す第２の実施の形態が対応している。
おいては、前記電圧電流変換回路の出力と前記電流電圧
変換回路の入力との間に電圧レベルシフト回路を接続し
ているので、この電圧レベルシフト回路のシフトレベル
を適切に設定することによって、前記電圧電流変換回路
の入力電圧の最大振幅レベルと、前記電流電圧変換回路
の出力電圧の最大振幅レベルを夫々大きくすることが可
能となる。また、前段の電圧電流変換回路の出力信号と
後段の電流電圧変換回路の出力信号との電位差が大きい
場合、第２の負荷インピーダンスに流れる電流を小さく
することができ、電圧電流変換回路の入力電圧の最大振
幅レベルのピーク値を大きくすることが可能となる。な
お、この請求項２に係る発明の実施の形態としては、図
５，６に示す第２の実施の形態が対応している。
【００１５】また、請求項３に係る発明は、請求項１又
は２に係る広帯域差動増幅回路において、前記前段に配
置された電圧電流変換回路の出力と、前記電源電圧との
間に電流源を接続することを特徴とするものである。
は２に係る広帯域差動増幅回路において、前記前段に配
置された電圧電流変換回路の出力と、前記電源電圧との
間に電流源を接続することを特徴とするものである。
【００１６】このように構成した広帯域差動増幅回路に
おいては、前記電圧電流変換回路の出力と、前記電源電
圧との間に接続された電流源の値を電圧レベルシフト回
路に流れる電流値に設定することにより、前記電圧電流
変換回路の入力電圧の最大振幅レベルのピーク値を大き
くすることが可能となる。なお、この請求項３に係る発
明の実施の形態としては、図７，８に示す第１の実施の
形態の変形例が対応している。
おいては、前記電圧電流変換回路の出力と、前記電源電
圧との間に接続された電流源の値を電圧レベルシフト回
路に流れる電流値に設定することにより、前記電圧電流
変換回路の入力電圧の最大振幅レベルのピーク値を大き
くすることが可能となる。なお、この請求項３に係る発
明の実施の形態としては、図７，８に示す第１の実施の
形態の変形例が対応している。
【００１７】また、請求項４に係る発明は、請求項１〜
３のいずれか１項に係る広帯域差動増幅回路において、
前記電圧レベルシフト回路がダイオードで構成されるこ
とを特徴とするものである。
３のいずれか１項に係る広帯域差動増幅回路において、
前記電圧レベルシフト回路がダイオードで構成されるこ
とを特徴とするものである。
【００１８】このように構成した広帯域差動増幅回路に
おいては、前記電圧レベルシフト回路をダイオードのみ
で簡単に構成することが可能となる。なお、この請求項
４に係る発明の実施の形態としては、図２，３，６，８
に示す第１及び第２の実施の形態及びその変形例が対応
している。
おいては、前記電圧レベルシフト回路をダイオードのみ
で簡単に構成することが可能となる。なお、この請求項
４に係る発明の実施の形態としては、図２，３，６，８
に示す第１及び第２の実施の形態及びその変形例が対応
している。
【００１９】また、請求項５に係る発明は、請求項１〜
３のいずれか１項に係る広帯域差動増幅回路において、
前記電圧レベルシフト回路を直列接続の複数ダイオード
で構成することを特徴とするものである。
３のいずれか１項に係る広帯域差動増幅回路において、
前記電圧レベルシフト回路を直列接続の複数ダイオード
で構成することを特徴とするものである。
【００２０】このように構成した広帯域差動増幅回路に
おいては、電圧レベルシフト回路で発生する電圧を簡単
に大きく設定することが可能となる。なお、この請求項
５に係る発明の実施の形態としては、図３に示す第１の
実施の形態の変形例が対応している。
おいては、電圧レベルシフト回路で発生する電圧を簡単
に大きく設定することが可能となる。なお、この請求項
５に係る発明の実施の形態としては、図３に示す第１の
実施の形態の変形例が対応している。
【００２１】また、請求項６に係る発明は、請求項１〜
３のいずれか１項に係る広帯域差動増幅回路において、
前記電圧レベルシフト回路は、前記前段の電圧電流変換
回路の出力にコレクタを、コレクタベース間に第１の抵
抗を、ベースエミッタ間に第２の抵抗を、エミッタを前
記電流電圧変換回路の入力にそれぞれ接続したトランジ
スタを備えていることを特徴とするものである。
３のいずれか１項に係る広帯域差動増幅回路において、
前記電圧レベルシフト回路は、前記前段の電圧電流変換
回路の出力にコレクタを、コレクタベース間に第１の抵
抗を、ベースエミッタ間に第２の抵抗を、エミッタを前
記電流電圧変換回路の入力にそれぞれ接続したトランジ
スタを備えていることを特徴とするものである。
【００２２】このように構成した広帯域差動増幅回路に
おいては、電圧レベルシフト回路で発生する電圧を、第
１及び第２の抵抗値にて所望の値に設定することが可能
となる。なお、この請求項６に係る発明の実施の形態と
しては、図４に示す第１の実施の形態の変形例が対応し
ている。
おいては、電圧レベルシフト回路で発生する電圧を、第
１及び第２の抵抗値にて所望の値に設定することが可能
となる。なお、この請求項６に係る発明の実施の形態と
しては、図４に示す第１の実施の形態の変形例が対応し
ている。
【００２３】
【発明の実施の形態】次に、図面を用いて、本発明の実
施の形態を説明する。図１は、本発明に係る広帯域差動
増幅回路の第１の実施の形態の概要を示す概念図であ
る。この実施の形態に係る差動増幅回路は、図１に示す
ように、前段に配置され入力信号Ｖinを増幅し電流信号
を出力する電圧電流変換回路１と、後段に配置され前記
電圧電流変換回路１が出力する電流信号を増幅して電圧
信号Ｖout を出力する電流電圧変換回路２と、前記電圧
電流変換回路１の出力と電源電圧VREF２との間に接続さ
れた第１の負荷インピーダンス回路３と、前記電圧電流
変換回路１の出力と前記電流電圧変換回路２の入力との
間に接続された電圧レベルシフト回路４と、前記電圧レ
ベルシフト回路４の入力と前記電流電圧変換回路２の出
力との間に接続され、前記電圧電流変換回路１の電流を
電圧に変換する第２の負荷インピーダンス回路５とで構
成されている。
施の形態を説明する。図１は、本発明に係る広帯域差動
増幅回路の第１の実施の形態の概要を示す概念図であ
る。この実施の形態に係る差動増幅回路は、図１に示す
ように、前段に配置され入力信号Ｖinを増幅し電流信号
を出力する電圧電流変換回路１と、後段に配置され前記
電圧電流変換回路１が出力する電流信号を増幅して電圧
信号Ｖout を出力する電流電圧変換回路２と、前記電圧
電流変換回路１の出力と電源電圧VREF２との間に接続さ
れた第１の負荷インピーダンス回路３と、前記電圧電流
変換回路１の出力と前記電流電圧変換回路２の入力との
間に接続された電圧レベルシフト回路４と、前記電圧レ
ベルシフト回路４の入力と前記電流電圧変換回路２の出
力との間に接続され、前記電圧電流変換回路１の電流を
電圧に変換する第２の負荷インピーダンス回路５とで構
成されている。
【００２４】このように構成されている広帯域差動増幅
回路においては、入力信号は電圧電流変換回路１の入力
に印加することにより電流に変換される。変換された電
流は、第１の負荷インピーダンス回路３と電圧レベルシ
フト回路４の入力及び第２の負荷インピーダンス回路５
へ夫々出力されが、前記第２の負荷インピーダンス回路
５は電流電圧変換回路２の出力信号を前記電圧レベルシ
フト回路４の入力へ帰還させるように接続しているの
で、前記電圧電流変換回路１からの電流は殆ど前記第２
の負荷インピーダンス回路５へ流れ、該第２の負荷イン
ピーダンス回路５で発生する電圧が、本回路の出力電圧
Ｖout となる。ここで電圧電流変換回路１の出力と電流
電圧変換回路２の入力との間に前記電圧レベルシフト回
路４を接続し、電圧レベルシフト回路４の入力である前
記電圧電流変換回路１の出力電圧と、電圧レベルシフト
回路４の出力である前記電流電圧変換回路２の入力電圧
に電圧差を設けることにより、前記電圧電流変換回路１
の入力電圧Ｖinの最大振幅レベルと前記電流電圧変換回
路２の出力電圧Ｖout の最大振幅レベルを、夫々大きく
することが可能となる。
回路においては、入力信号は電圧電流変換回路１の入力
に印加することにより電流に変換される。変換された電
流は、第１の負荷インピーダンス回路３と電圧レベルシ
フト回路４の入力及び第２の負荷インピーダンス回路５
へ夫々出力されが、前記第２の負荷インピーダンス回路
５は電流電圧変換回路２の出力信号を前記電圧レベルシ
フト回路４の入力へ帰還させるように接続しているの
で、前記電圧電流変換回路１からの電流は殆ど前記第２
の負荷インピーダンス回路５へ流れ、該第２の負荷イン
ピーダンス回路５で発生する電圧が、本回路の出力電圧
Ｖout となる。ここで電圧電流変換回路１の出力と電流
電圧変換回路２の入力との間に前記電圧レベルシフト回
路４を接続し、電圧レベルシフト回路４の入力である前
記電圧電流変換回路１の出力電圧と、電圧レベルシフト
回路４の出力である前記電流電圧変換回路２の入力電圧
に電圧差を設けることにより、前記電圧電流変換回路１
の入力電圧Ｖinの最大振幅レベルと前記電流電圧変換回
路２の出力電圧Ｖout の最大振幅レベルを、夫々大きく
することが可能となる。
【００２５】図２は、図１に示した第１の実施の形態に
おける具体的な構成例を示す図である。図２において、
Ｒ１，Ｒ２は第１の負荷インピーダンス回路３を構成し
ており、トランジスタＱ１，Ｑ２，電流源Ｉ１，Ｉ２，
及びトランジスタＱ１，Ｑ２のエミッタ帰還抵抗抵抗Ｒ
７を用いて電圧電流変換回路１を構成している。また、
トランジスタＱ３，Ｑ４，抵抗Ｒ３，Ｒ４，電流源Ｉ３
及び、電流バッファを構成するトランジスタＱ５，Ｑ
６，電流源Ｉ４，Ｉ５とで電流電圧変換回路２を構成し
ている。また前記電圧電流変換回路１の出力と前記電流
電圧変換回路２の入力との間に接続した、ダイオードＤ
１，Ｄ２と、電流源Ｉ６，Ｉ７とで電圧レベルシフト回
路４を構成している。但し、この電圧レベルシフト回路
４において、電流源Ｉ６，Ｉ７は低周波領域で使用する
場合は無くても構わない。また、電圧レベルシフト回路
４の入力と電流電圧変換回路２の出力の間に接続した抵
抗Ｒ５，Ｒ６による並列帰還抵抗で第２の負荷インピー
ダンス回路５を構成している。なお、図２において、VR
EF１は電源電圧の最低電位を、VREF２は電源電圧の最高
電位を、VREF３は電圧電流変換回路１の入力バイアス電
圧を示している。
おける具体的な構成例を示す図である。図２において、
Ｒ１，Ｒ２は第１の負荷インピーダンス回路３を構成し
ており、トランジスタＱ１，Ｑ２，電流源Ｉ１，Ｉ２，
及びトランジスタＱ１，Ｑ２のエミッタ帰還抵抗抵抗Ｒ
７を用いて電圧電流変換回路１を構成している。また、
トランジスタＱ３，Ｑ４，抵抗Ｒ３，Ｒ４，電流源Ｉ３
及び、電流バッファを構成するトランジスタＱ５，Ｑ
６，電流源Ｉ４，Ｉ５とで電流電圧変換回路２を構成し
ている。また前記電圧電流変換回路１の出力と前記電流
電圧変換回路２の入力との間に接続した、ダイオードＤ
１，Ｄ２と、電流源Ｉ６，Ｉ７とで電圧レベルシフト回
路４を構成している。但し、この電圧レベルシフト回路
４において、電流源Ｉ６，Ｉ７は低周波領域で使用する
場合は無くても構わない。また、電圧レベルシフト回路
４の入力と電流電圧変換回路２の出力の間に接続した抵
抗Ｒ５，Ｒ６による並列帰還抵抗で第２の負荷インピー
ダンス回路５を構成している。なお、図２において、VR
EF１は電源電圧の最低電位を、VREF２は電源電圧の最高
電位を、VREF３は電圧電流変換回路１の入力バイアス電
圧を示している。
【００２６】このように構成した広帯域差動増幅回路の
電圧利得GainＡは、主に抵抗Ｒ５，Ｒ６及び抵抗Ｒ７に
よって決まり、次式（1A）で示される。 GainＡ≒（R5＋R6）／（R7） ・・・・・・・・・・・・（1A） 電圧電流変換回路１の入力電圧の最大振幅レベルＶinMA
XAは、次式（2A）で表され、 ＶinMAXA＜（R7×I1）＝（R7×I2） ・・・・・・・・・（2A） 入力電圧の最大振幅レベルのピーク値ＶinPEAKA は、次
式（3A）で表され、 ＶinPEAKA ＜VREF2 −（R1×I1）＝VREF2 −（R2×I2） ・・・・・（3A） 電流電圧変換回路２の出力電圧の最大振幅レベルＶoutM
AXA は、次式（4A）で表され、 ＶoutMAXA ＜（R3×I3）＝（R4×I3）・・・・・・・・・（4A） 但し、同時に次式（5A）を満足させる必要がある。 [VREF2−（R3×I3)]−[VREF2−（R1×I1）−VBEQ3 −VD2]≧VCEsatQ3＝0.5V ・・・・・・・・ (5A） ここでは、第２の負荷インピーダンス回路５を構成する
抵抗Ｒ５，Ｒ６を流れる電流は、電流源Ｉ１，Ｉ２の電
流に比べ小さいものとする。また、VBEQ3 はトランジス
タＱ３のベースエミッタ間電圧、VCEsatQ3はトランジス
タＱ３のコレクタエミッタ間飽和電圧、VD2 はダイオー
ドＤ２の両端子間の電圧を示している。
電圧利得GainＡは、主に抵抗Ｒ５，Ｒ６及び抵抗Ｒ７に
よって決まり、次式（1A）で示される。 GainＡ≒（R5＋R6）／（R7） ・・・・・・・・・・・・（1A） 電圧電流変換回路１の入力電圧の最大振幅レベルＶinMA
XAは、次式（2A）で表され、 ＶinMAXA＜（R7×I1）＝（R7×I2） ・・・・・・・・・（2A） 入力電圧の最大振幅レベルのピーク値ＶinPEAKA は、次
式（3A）で表され、 ＶinPEAKA ＜VREF2 −（R1×I1）＝VREF2 −（R2×I2） ・・・・・（3A） 電流電圧変換回路２の出力電圧の最大振幅レベルＶoutM
AXA は、次式（4A）で表され、 ＶoutMAXA ＜（R3×I3）＝（R4×I3）・・・・・・・・・（4A） 但し、同時に次式（5A）を満足させる必要がある。 [VREF2−（R3×I3)]−[VREF2−（R1×I1）−VBEQ3 −VD2]≧VCEsatQ3＝0.5V ・・・・・・・・ (5A） ここでは、第２の負荷インピーダンス回路５を構成する
抵抗Ｒ５，Ｒ６を流れる電流は、電流源Ｉ１，Ｉ２の電
流に比べ小さいものとする。また、VBEQ3 はトランジス
タＱ３のベースエミッタ間電圧、VCEsatQ3はトランジス
タＱ３のコレクタエミッタ間飽和電圧、VD2 はダイオー
ドＤ２の両端子間の電圧を示している。
【００２７】例えば、従来技術の説明と同様にＲ１で発
生する電圧を電源電圧VREFの１／２と設定した場合、次
式が成立する。R1×I1＝VCC ÷２（但し、電源電圧VCC
は、VCC ＝VREF２−VREF１とする）出力電圧の最大振幅
レベルＶoutMAXA は、式（4A），式（5A）より、 [VCC−（R3×I3)]−[VCC−（R1×I1）−VBEQ3 −VD2]−VCEsatQ3 ＝[VCC−（R3×I3)]−[VCC−（VCC ÷２）−VBEQ3 −VD2]−VCEsatQ3 ＝[VCC−（R3×I3)]−[(VCC ÷２）−VBEQ3 −VD2]−VCEsatQ3 ・・・・・・・・（6A） ＶoutMAXA ＜（R3×I3）＝（VCC ÷２）＋VBEQ3 ＋VD2 −VCEsatQ3 ・・・・・・・・（7A） となる。
生する電圧を電源電圧VREFの１／２と設定した場合、次
式が成立する。R1×I1＝VCC ÷２（但し、電源電圧VCC
は、VCC ＝VREF２−VREF１とする）出力電圧の最大振幅
レベルＶoutMAXA は、式（4A），式（5A）より、 [VCC−（R3×I3)]−[VCC−（R1×I1）−VBEQ3 −VD2]−VCEsatQ3 ＝[VCC−（R3×I3)]−[VCC−（VCC ÷２）−VBEQ3 −VD2]−VCEsatQ3 ＝[VCC−（R3×I3)]−[(VCC ÷２）−VBEQ3 −VD2]−VCEsatQ3 ・・・・・・・・（6A） ＶoutMAXA ＜（R3×I3）＝（VCC ÷２）＋VBEQ3 ＋VD2 −VCEsatQ3 ・・・・・・・・（7A） となる。
【００２８】上記（7A）式と（７）式の差より、次式
（８）が成立する。 （VCC ÷２）＋VBEQ3 ＋VD2 −VCEsatQ3−[(VCC ÷２）＋VBEQ3 −VCEsatQ3] ＝VD2 ・・・・・・・・・・・・・・・・・・（８） よって、電圧レベルシフト回路４で生じる電圧レベル
（図２に示した構成例ではダイオードＤ１，Ｄ２の電
圧）の大きさだけ、電流電圧変換回路２の最大出力電圧
レベルを大きくすることが可能となる。
（８）が成立する。 （VCC ÷２）＋VBEQ3 ＋VD2 −VCEsatQ3−[(VCC ÷２）＋VBEQ3 −VCEsatQ3] ＝VD2 ・・・・・・・・・・・・・・・・・・（８） よって、電圧レベルシフト回路４で生じる電圧レベル
（図２に示した構成例ではダイオードＤ１，Ｄ２の電
圧）の大きさだけ、電流電圧変換回路２の最大出力電圧
レベルを大きくすることが可能となる。
【００２９】また、出力電圧Ｖout の最大振幅レベルＶ
outMAXA を従来技術と同じ値に設定した場合は、電圧電
流変換回路１の入力電圧Ｖinの最大振幅レベルのピーク
値ＶinPEAKA は、電圧レベルシフト回路４で生じる電圧
レベル（図２に示した構成例ではダイオードＤ１，Ｄ２
の電圧）の大きさだけ、大きくすることが可能となる。
outMAXA を従来技術と同じ値に設定した場合は、電圧電
流変換回路１の入力電圧Ｖinの最大振幅レベルのピーク
値ＶinPEAKA は、電圧レベルシフト回路４で生じる電圧
レベル（図２に示した構成例ではダイオードＤ１，Ｄ２
の電圧）の大きさだけ、大きくすることが可能となる。
【００３０】図３は、本発明に係る第１の実施の形態の
他の具体的な構成例を示す図である。図３に示す構成例
においては、上述の図１に示した第１の実施の形態にお
ける電圧レベルシフト回路４を、複数ダイオード（Ｄ
１，Ｄ２，Ｄ３，Ｄ４）の直列構成にしたものである。
このように構成した広帯域差動増幅回路は、基本的に図
２に示した構成例と効果は同じであるが、電圧レベルシ
フト回路４で生じる電圧レベルを、ダイオードの数だけ
大きく設定できる。なお、この構成は、後述する第２及
び第３の実施の形態における電圧レベルシフト回路４に
も適用可能である。
他の具体的な構成例を示す図である。図３に示す構成例
においては、上述の図１に示した第１の実施の形態にお
ける電圧レベルシフト回路４を、複数ダイオード（Ｄ
１，Ｄ２，Ｄ３，Ｄ４）の直列構成にしたものである。
このように構成した広帯域差動増幅回路は、基本的に図
２に示した構成例と効果は同じであるが、電圧レベルシ
フト回路４で生じる電圧レベルを、ダイオードの数だけ
大きく設定できる。なお、この構成は、後述する第２及
び第３の実施の形態における電圧レベルシフト回路４に
も適用可能である。
【００３１】図４は、本発明に係る第１の実施の形態の
更に他の具体的な構成例を示す図である。図４に示す構
成例においては、上述の図１に示した第１の実施の形態
における電圧レベルシフト回路４を、コレクタ・ベース
間に抵抗Ｒ８を、ベース・エミッタ間に抵抗Ｒ９を接続
したトランジスタＱ７と、コレクタ・ベース間に抵抗Ｒ
10を、ベース・エミッタ間に抵抗Ｒ11を接続したトラン
ジスタＱ８とで構成するようにしたものである。なお、
この構成は、後述する第２及び第３の実施の形態におけ
る電圧レベルシフト回路４にも適用可能である。
更に他の具体的な構成例を示す図である。図４に示す構
成例においては、上述の図１に示した第１の実施の形態
における電圧レベルシフト回路４を、コレクタ・ベース
間に抵抗Ｒ８を、ベース・エミッタ間に抵抗Ｒ９を接続
したトランジスタＱ７と、コレクタ・ベース間に抵抗Ｒ
10を、ベース・エミッタ間に抵抗Ｒ11を接続したトラン
ジスタＱ８とで構成するようにしたものである。なお、
この構成は、後述する第２及び第３の実施の形態におけ
る電圧レベルシフト回路４にも適用可能である。
【００３２】このように構成した広帯域差動増幅回路
は、基本的に図２に示した構成例と効果は同じである
が、電圧レベルシフト回路４で生じる電圧レベルVSを、
以下の式（９）に従い、Ｒ８とＲ９（Ｒ10とＲ11）との
抵抗比により大きく設定できる。 VS＝ VBEQ7÷R9×R8＋VBEQ7 ＝VBEQ8 ÷R11 ×R10 ＋VBEQ8 ・・・・（９）
は、基本的に図２に示した構成例と効果は同じである
が、電圧レベルシフト回路４で生じる電圧レベルVSを、
以下の式（９）に従い、Ｒ８とＲ９（Ｒ10とＲ11）との
抵抗比により大きく設定できる。 VS＝ VBEQ7÷R9×R8＋VBEQ7 ＝VBEQ8 ÷R11 ×R10 ＋VBEQ8 ・・・・（９）
【００３３】図５は、本発明の第２の実施の形態の概要
を示す概念図である。この第２の実施の形態は、図１に
示した第１の実施の形態における第２の負荷インピーダ
ンス回路５の接続を、電流電圧変換回路２の出力信号か
ら電圧レベルシフト回路４の出力へ負帰還させる構成と
したものである。基本的な効果は第１の実施の形態と同
じであるが、前段の電圧電流変換回路１の出力信号と、
前記の電流電圧変換回路２の出力信号との電位差が大き
い場合、前記第２の負荷インピーダンス回路５に流れる
電流を小さくすることができ、電圧電流変換回路１の入
力電圧の最大振幅レベルのピーク値ＶinPEAKA を大きく
することが可能となる。
を示す概念図である。この第２の実施の形態は、図１に
示した第１の実施の形態における第２の負荷インピーダ
ンス回路５の接続を、電流電圧変換回路２の出力信号か
ら電圧レベルシフト回路４の出力へ負帰還させる構成と
したものである。基本的な効果は第１の実施の形態と同
じであるが、前段の電圧電流変換回路１の出力信号と、
前記の電流電圧変換回路２の出力信号との電位差が大き
い場合、前記第２の負荷インピーダンス回路５に流れる
電流を小さくすることができ、電圧電流変換回路１の入
力電圧の最大振幅レベルのピーク値ＶinPEAKA を大きく
することが可能となる。
【００３４】図６は、第２の実施の形態における具体的
な構成例を示す図である。図６においては、図２に示し
た上述の第１の実施の形態の具体的な構成例における、
並列帰還抵抗である抵抗Ｒ５，Ｒ６による第２の負荷イ
ンピーダンス回路５を、電流電圧変換回路２の出力と電
圧レベルシフト回路４の出力側に接続した構成としたも
のである。このように構成した広帯域差動増幅回路は、
基本的に第１の実施の形態の構成例と効果は同じである
が、前段の電圧電流変換回路１の出力端と、後段の電流
電圧変換回路２の出力端の電位差が大きい場合、並列帰
還抵抗Ｒ５，Ｒ６に流れる電流を小さくすることがで
き、電圧電流変換回路１の入力電圧の最大振幅レベルの
ピーク値ＶinPEAKA を、大きくすることが可能となる。
な構成例を示す図である。図６においては、図２に示し
た上述の第１の実施の形態の具体的な構成例における、
並列帰還抵抗である抵抗Ｒ５，Ｒ６による第２の負荷イ
ンピーダンス回路５を、電流電圧変換回路２の出力と電
圧レベルシフト回路４の出力側に接続した構成としたも
のである。このように構成した広帯域差動増幅回路は、
基本的に第１の実施の形態の構成例と効果は同じである
が、前段の電圧電流変換回路１の出力端と、後段の電流
電圧変換回路２の出力端の電位差が大きい場合、並列帰
還抵抗Ｒ５，Ｒ６に流れる電流を小さくすることがで
き、電圧電流変換回路１の入力電圧の最大振幅レベルの
ピーク値ＶinPEAKA を、大きくすることが可能となる。
【００３５】図７は、本発明の第３の実施の形態の概要
を示す概念図である。図７においては、図１及び図５に
示した第１及び第２の実施の形態における電圧電流変換
回路１の出力と電源電圧VREF2 間に、電流源６を接続し
たものである。この電流源６の値を、電圧レベルシフト
回路４に流れる電流値に設定することにより、前記電圧
電流変換回路１の入力電圧の最大振幅レベルのピーク値
ＶinPEAKA を、大きくすることが可能となる。
を示す概念図である。図７においては、図１及び図５に
示した第１及び第２の実施の形態における電圧電流変換
回路１の出力と電源電圧VREF2 間に、電流源６を接続し
たものである。この電流源６の値を、電圧レベルシフト
回路４に流れる電流値に設定することにより、前記電圧
電流変換回路１の入力電圧の最大振幅レベルのピーク値
ＶinPEAKA を、大きくすることが可能となる。
【００３６】図８は、第３の実施の形態における具体的
な構成例を示す図である。図８においては、図２に示し
た上述の第１の実施の形態の具体的な構成例における、
電圧電流変換回路１の出力端と電源電圧VREF2 間に、電
流源Ｉ８，Ｉ９を接続した構成とするものである。この
ように構成した広帯域差動増幅回路は、基本的に第１の
実施の形態の構成例と効果は同じであるが、電流源Ｉ
６，Ｉ７と電流源Ｉ８，Ｉ９の値を同じにすることによ
り、電流源Ｉ６，Ｉ７の電流が第１の負荷インピーダン
ス回路３を構成する抵抗Ｒ１，Ｒ２へ流れなくなるた
め、電圧電流変換回路１の入力電圧の最大振幅レベルの
ピーク値ＶinPEAKA を、大きくすることが可能となる。
な構成例を示す図である。図８においては、図２に示し
た上述の第１の実施の形態の具体的な構成例における、
電圧電流変換回路１の出力端と電源電圧VREF2 間に、電
流源Ｉ８，Ｉ９を接続した構成とするものである。この
ように構成した広帯域差動増幅回路は、基本的に第１の
実施の形態の構成例と効果は同じであるが、電流源Ｉ
６，Ｉ７と電流源Ｉ８，Ｉ９の値を同じにすることによ
り、電流源Ｉ６，Ｉ７の電流が第１の負荷インピーダン
ス回路３を構成する抵抗Ｒ１，Ｒ２へ流れなくなるた
め、電圧電流変換回路１の入力電圧の最大振幅レベルの
ピーク値ＶinPEAKA を、大きくすることが可能となる。
【００３７】
【発明の効果】以上実施の形態に基づいて詳細に説明し
たように、本発明によれば、前段に配置した電圧電流変
換回路の出力と後段に配置した電流電圧変換回路の入力
との間に、電圧レベルシフト回路を接続しているので、
電源電圧を変えずに且つ広帯域周波数特性を損なうこと
なく、入出力電圧レベルを大きく確保できる広帯域差動
増幅回路を実現することができる。
たように、本発明によれば、前段に配置した電圧電流変
換回路の出力と後段に配置した電流電圧変換回路の入力
との間に、電圧レベルシフト回路を接続しているので、
電源電圧を変えずに且つ広帯域周波数特性を損なうこと
なく、入出力電圧レベルを大きく確保できる広帯域差動
増幅回路を実現することができる。
【図１】本発明に係る広帯域差動増幅回路の第１の実施
の形態を示す概念図である。
の形態を示す概念図である。
【図２】図１に示した第１の実施の形態の具体的な構成
例を示す回路構成図である。
例を示す回路構成図である。
【図３】図１に示した第１の実施の形態の具体的な他の
構成例を示す回路構成図である。
構成例を示す回路構成図である。
【図４】図１に示した第１の実施の形態の具体的な更に
他の構成例を示す回路構成図である。
他の構成例を示す回路構成図である。
【図５】本発明の第２の実施の形態を示す概念図であ
る。
る。
【図６】図５に示した第２の実施の形態の具体的な構成
例を示す回路構成図である。
例を示す回路構成図である。
【図７】本発明の第３の実施の形態を示す概念図であ
る。
る。
【図８】図７に示した第３の実施の形態の具体的な構成
例を示す回路構成図である。
例を示す回路構成図である。
【図９】従来の広帯域差動増幅回路の構成例を示す回路
構成図である。
構成図である。
１ 電圧電流変換回路
２ 電流電圧変換回路
３ 第１の負荷インピーダンス回路
４ 電圧レベルシフト回路
５ 第２の負荷インピーダンス回路
６ 電流源
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J066 AA01 AA12 CA32 FA01 HA02
HA19 HA25 KA03 KA05 KA18
KA27 MA01 MA22 ND01 ND11
ND25 PD02 TA01
5J500 AA01 AA12 AC32 AF01 AH02
AH19 AH25 AK03 AK05 AK18
AK27 AM01 AM22 AT01 DN01
DN11 DN25 DP02
Claims (6)
- 【請求項１】 前段に配置され入力信号を増幅し電流信
号を出力する電圧電流変換回路と、後段に配置され前記
電圧電流変換回路が出力する電流信号を増幅して電圧信
号を出力する電流電圧変換回路と、前記電圧電流変換回
路の出力と電源電圧との間に接続された第１の負荷イン
ピーダンスと、前記電圧電流変換回路の出力と前記電流
電圧変換回路の入力との間に接続された電圧レベルシフ
ト回路と、前記電圧レベルシフト回路の入力と前記電流
電圧変換回路の出力との間に接続され、前記電圧電流変
換回路の電流を電圧に変換する第２の負荷インピーダン
スを有することを特徴とする広帯域差動増幅回路。 - 【請求項２】 前段に配置され入力信号を増幅し電流信
号を出力する電圧電流変換回路と、後段に配置され前記
電圧電流変換回路が出力する電流信号を増幅して電圧信
号を出力する電流電圧変換回路と、前記電圧電流変換回
路の出力と電源電圧との間に接続された第１の負荷イン
ピーダンスと、前記電圧電流変換回路の出力と前記電流
電圧変換回路の入力との間に接続された電圧レベルシフ
ト回路と、前記電圧レベルシフト回路の出力と前記電流
電圧変換回路の出力との間に接続され、前記電圧電流変
換回路の電流を電圧に変換する第２の負荷インピーダン
スを有することを特徴とする広帯域差動増幅回路。 - 【請求項３】 前記前段に配置された電圧電流変換回路
の出力と、前記電源電圧との間に接続された電流源を有
することを特徴する請求項１又は２に係る広帯域差動増
幅回路。 - 【請求項４】 前記電圧レベルシフト回路が、ダイオー
ドで構成されていることを特徴とする請求項１〜３のい
ずれか１項に係る広帯域差動増幅回路。 - 【請求項５】 前記電圧レベルシフト回路が、直列接続
の複数ダイオードで構成されていることを特徴とする請
求項１〜３のいずれか１項に係る広帯域差動増幅回路。 - 【請求項６】 前記電圧レベルシフト回路は、前記前段
に配置された電圧電流変換回路の出力にコレクタを、コ
レクタベース間に第１の抵抗を、ベースエミッタ間に第
２の抵抗を、エミッタを前記電流電圧変換回路の入力に
それぞれ接続したトランジスタを備えていることを特徴
とする請求項１〜３のいずれか１項に係る広帯域差動増
幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001326055A JP3922906B2 (ja) | 2001-10-24 | 2001-10-24 | 広帯域差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001326055A JP3922906B2 (ja) | 2001-10-24 | 2001-10-24 | 広帯域差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133868A true JP2003133868A (ja) | 2003-05-09 |
| JP3922906B2 JP3922906B2 (ja) | 2007-05-30 |
Family
ID=19142508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001326055A Expired - Fee Related JP3922906B2 (ja) | 2001-10-24 | 2001-10-24 | 広帯域差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3922906B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007043604A (ja) * | 2005-08-05 | 2007-02-15 | Sony Corp | 出力回路、差動出力回路及びテレビ放送受信装置 |
| JP2008109489A (ja) * | 2006-10-26 | 2008-05-08 | Sony Corp | 信号処理回路及び光ディスク装置 |
| CN114094962A (zh) * | 2021-11-23 | 2022-02-25 | 广州慧智微电子股份有限公司 | 一种电压电流转换电路、射频功率放大器和电子系统 |
-
2001
- 2001-10-24 JP JP2001326055A patent/JP3922906B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007043604A (ja) * | 2005-08-05 | 2007-02-15 | Sony Corp | 出力回路、差動出力回路及びテレビ放送受信装置 |
| JP2008109489A (ja) * | 2006-10-26 | 2008-05-08 | Sony Corp | 信号処理回路及び光ディスク装置 |
| CN114094962A (zh) * | 2021-11-23 | 2022-02-25 | 广州慧智微电子股份有限公司 | 一种电压电流转换电路、射频功率放大器和电子系统 |
| CN114094962B (zh) * | 2021-11-23 | 2023-08-29 | 广州慧智微电子股份有限公司 | 一种电压电流转换电路、射频功率放大器和电子系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3922906B2 (ja) | 2007-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5774019A (en) | Low distortion differential amplifier circuit | |
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| US7414474B2 (en) | Operational amplifier | |
| JPH08237054A (ja) | 利得可変回路 | |
| JP2003133868A (ja) | 広帯域差動増幅回路 | |
| US7659780B2 (en) | Gain control circuit | |
| KR20040045902A (ko) | 전력 증폭기 모듈 | |
| US7078962B2 (en) | Dynamic current generator with asymmetric common-mode input range | |
| JPH0832367A (ja) | プッシュプル増幅器 | |
| US6184728B1 (en) | Output circuit | |
| US4330755A (en) | Power-amplifying circuit | |
| JP3544950B2 (ja) | 可変利得増幅回路 | |
| JPH03154508A (ja) | 増幅器回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JP3314875B2 (ja) | マイクロ・パワー型レール間増幅器 | |
| JP2531922B2 (ja) | 単極性符号・双極性符号変換回路 | |
| JP3507530B2 (ja) | 対数変換回路 | |
| JP4206553B2 (ja) | 電圧・電流変換回路 | |
| JP3170112B2 (ja) | 増幅回路 | |
| JPH08204477A (ja) | リミッタ回路 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JP3713424B2 (ja) | 定電圧回路 | |
| JPH06303054A (ja) | 電圧制限機能付き演算増幅回路 | |
| JP2006270142A (ja) | 信号増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040820 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |