JP2007043604A - 出力回路、差動出力回路及びテレビ放送受信装置 - Google Patents
出力回路、差動出力回路及びテレビ放送受信装置 Download PDFInfo
- Publication number
- JP2007043604A JP2007043604A JP2005227734A JP2005227734A JP2007043604A JP 2007043604 A JP2007043604 A JP 2007043604A JP 2005227734 A JP2005227734 A JP 2005227734A JP 2005227734 A JP2005227734 A JP 2005227734A JP 2007043604 A JP2007043604 A JP 2007043604A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- output
- transistor pair
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】 容量性負荷に接続された場合であっても省電力効果を損なうことなく、さらにスリープモードに対応可能することができる出力回路を提供すること。
【解決手段】 入力信号をバッファーして負荷回路へ出力するドライバ部と、このドライバ部の出力に接続された可変電流源とを備えた出力回路において、前記ドライバ部でドライブされる電流を検出する電流検出部と、前記電流検出部による検出結果に応じたバイアスを前記可変電流源に供給することにより前記可変電流源の電流値を可変とするバイアス回路と、前記電流検出部と前記バイアス回路との間に接続されるコンデンサと、を備え、前記バイアス回路は、前記ドライバ部でドライブされる電流が増加すると前記可変電流源の電流値を減少させ、前記ドライバ部でドライブされる電流が減少すると前記可変電流源の電流値を増加させる。
【選択図】 図1
【解決手段】 入力信号をバッファーして負荷回路へ出力するドライバ部と、このドライバ部の出力に接続された可変電流源とを備えた出力回路において、前記ドライバ部でドライブされる電流を検出する電流検出部と、前記電流検出部による検出結果に応じたバイアスを前記可変電流源に供給することにより前記可変電流源の電流値を可変とするバイアス回路と、前記電流検出部と前記バイアス回路との間に接続されるコンデンサと、を備え、前記バイアス回路は、前記ドライバ部でドライブされる電流が増加すると前記可変電流源の電流値を減少させ、前記ドライバ部でドライブされる電流が減少すると前記可変電流源の電流値を増加させる。
【選択図】 図1
Description
本発明は、負荷電流駆動型の出力回路、差動出力回路及びそれを有するテレビ放送受信装置に関する。
従来より、テレビ放送受信装置においては、アンテナから受信した放送波信号から所望の受信放送波信号を選択するチューナがあり、このチューナから中間周波数信号(IF信号)を出力するためのIF信号出力回路として、電圧駆動型の出力回路が用いられていた。
電圧駆動型の出力回路の例としては、図7に示すように、出力信号の逆相電圧を使ったプッシュプル型の出力回路100がある。
この出力回路100は、入力信号である中間周波数信号をトランジスタQ102のベースに入力することにより、入力信号のバッファーが行なわれる。
ところで、近年のテレビ放送技術の発達に伴い、アナログテレビ放送からデジタルテレビ放送に移行する時期が到来しており、デジタルテレビ放送に対応したテレビ放送受信装置の開発が盛んに行なわれるようになってきている。
ところが、アナログテレビ放送からデジタルテレビ放送へ完全に移行するまでには5〜10年程度かかると予測される。
このような移行時期においては、アナログテレビ放送だけでしか視聴できない番組やデジタルテレビ放送だけでしか視聴できない番組などが混在する。そのため、アナログテレビ放送とデジタルテレビ放送とをどちらも受信可能なテレビ放送受信装置が提供されている。
また、アナログテレビ放送を行なう地域とデジタルテレビ放送を行なう地域が混在していることから、車載用テレビ放送受信装置においてもこれらの放送とをどちらも受信可能なものが提供されてきている(例えば、特許文献1参照)。
しかしながら、IF信号をバッファーするための出力回路として上述のような電圧駆動型を用いた場合、その負荷回路Zが容量性負荷であると、出力電圧Voutに対して位相が90度進んだ電流が流れてしまう。そのため、図8に示すように、出力段のトランジスタQ101に流れる電流I102の変化と負荷に流れる電流(以下、「負荷電流」とよぶ。)I101の変化との位相が合わず、抵抗負荷の場合と比べ歪が悪化する。そのため、バイアス電流を大きくする必要があった。また、トランジスタQ101に流れるバイアス電流が負荷電流I101と同等以上になってしまい、 プッシュプル動作による省電力効果を十分に得ることができなかった。
また、上述のようにどちらの放送にも対応可能なテレビ放送受信装置においては、アナログテレビ放送受信回路と、デジタルテレビ放送受信回路とのどちらも有しているが、一方の放送を受信中に他方の放送受信回路を待機状態にしたままでは無駄な電力を消費してしまうことになり効率が悪い。
そこで、本発明は、容量性負荷に接続された場合であっても省電力効果を損なうことなく、さらにスリープモードに対応可能とすることもできる出力回路を提供することを目的とする。
そこで、請求項1に記載の発明は、入力信号をバッファーして負荷回路へ出力するドライバ部と、このドライバ部の出力に接続された可変電流源とを備えた出力回路において、前記ドライバ部でドライブされる電流を検出する電流検出部と、前記電流検出部による検出結果に応じたバイアスを前記可変電流源に供給することにより前記可変電流源の電流値を可変とするバイアス回路と、前記電流検出部と前記バイアス回路との間に接続されるコンデンサと、を備え、前記バイアス回路は、前記ドライバ部でドライブされる電流が増加すると前記可変電流源の電流値を減少させ、前記ドライバ部でドライブされる電流が減少すると前記可変電流源の電流値を増加させることを特徴とする。
また、請求項2に記載の発明は、請求項1に記載の発明であって、前記バイアス回路は少なくとも電圧源を有し、この電圧源をON/OFF可能な構成としたことを特徴とする。
また、請求項3に記載の発明は、請求項1又は請求項2に記載の発明であって、前記電流検出部の出力をバッファーして前記コンデンサへ出力するエミッタフォロア回路を設けたことを特徴とする。
また、請求項4に記載の発明は、請求項3に記載の発明であって、前記ドライバ部は、エミッタフォロア回路を構成するトランジスタを有し、前記電流検出部は前記トランジスタのコレクタに接続される抵抗からなり、この抵抗に並列に接続されるコンデンサを設けたことを特徴とする。
また、請求項5に記載の発明は、請求項2〜4のいずれか一項に記載の発明であって、前記バイアス回路は、前記電圧源と直列に接続される抵抗を有することを特徴とする。
また、請求項6に記載の発明は、一対の入力信号をバッファーして出力する出力トランジスタ対と、この出力トランジスタ対と直列に接続される電流源トランジスタ対とを有する差動回路において、前記出力トランジスタ対に流れる電流を検出する電流検出部と、前記電流検出部による検出結果に応じたバイアスを電流源トランジスタ対に供給することにより前記電流源トランジスタ対の電流値を可変とするバイアス回路と、を備え、前記電流源トランジスタ対のエミッタ間に抵抗を設けたことを特徴とする。
また、請求項7に記載の発明は、請求項6に記載の発明であって、前記電流源トランジスタ対のエミッタにそれぞれ抵抗を接続したことを特徴とする。
また、請求項8に記載の発明は、入力信号をバッファーして出力する出力トランジスタ対と、この出力トランジスタ対と直列に接続される電流源トランジスタ対とを有するIF信号用出力回路を設けたテレビ放送受信装置において、前記IF信号用出力回路は、前記出力トランジスタ対に流れる電流を検出する電流検出部と、前記電流検出部による検出結果に応じたバイアスを電流源トランジスタ対に供給することにより前記電流源トランジスタ対の電流値を可変とするバイアス回路と、を備え、前記電流源トランジスタ対のエミッタ間に抵抗を設けたことを特徴とする。
請求項1に記載の発明によれば、入力信号をバッファーして負荷回路へ出力するドライバ部と、このドライバ部の出力に接続された可変電流源とを備えた出力回路において、前記ドライバ部でドライブされる電流を検出する電流検出部と、前記電流検出部による検出結果に応じたバイアスを前記可変電流源に供給することにより前記可変電流源の電流値を可変とするバイアス回路と、を備え、前記バイアス回路は、前記ドライバ部でドライブされる電流が増加すると前記可変電流源の電流値を減少させ、前記ドライバ部でドライブされる電流が減少すると前記可変電流源の電流値を増加させるので、容量性負荷に接続された場合であっても省電力効果を損なうことなく、さらにスリープモードに対応可能することができる。しかも、前記電流検出部と前記バイアス回路とがコンデンサを介して接続されるので、スリープモードへの対応が容易となる。
また、請求項2に記載の発明によれば、前記バイアス回路は少なくとも電圧源を有し、この電圧源をON/OFF可能な構成としたので、電圧源をON/OFFすることによりにスリープモードに対応することができる。
また、請求項3に記載の発明によれば、前記電流検出部の出力をバッファーして前記コンデンサへ出力するエミッタフォロア回路を設けたので、DCカットに用いられるコンデンサから電流検出回路の周波数特性が影響を受けることがない。しかも、電流検出回路を抵抗とし、この抵抗にコンデンサを並列に接続することにより高域特性調整が可能となる。
また、請求項4に記載の発明によれば、前記ドライバ部は、エミッタフォロア回路を構成するトランジスタを有し、前記電流検出部は前記トランジスタのコレクタに接続される抵抗からなり、この抵抗に並列に接続されるコンデンサを設けたので、高域特性調整が可能となる。
また、請求項5に記載の発明によれば、前記バイアス回路は、前記電圧源と直列に接続される抵抗を有するので、コンデンサとこの抵抗とにより帰還ループ特性の低域部分を低減させることができる。
また、請求項6に記載の発明によれば、一対の入力信号をバッファーして出力する出力トランジスタ対と、この出力トランジスタ対と直列に接続される電流源トランジスタ対とを有す差動出力回路において、前記出力トランジスタ対に流れる電流を検出する電流検出部と、前記電流検出部による検出結果に応じたバイアスを電流源トランジスタ対に供給することにより前記電流源トランジスタ対の電流値を可変とするバイアス回路と、を備え、前記電流源トランジスタ対のエミッタ間に抵抗を設けたので、容量性負荷に接続された場合であっても省電力効果を損なうことなく、さらにスリープモードに対応可能とすることができる。しかも、差動出力回路における低歪動作のために必要な帰還ループゲインの調整を電流源トランジスタ対の出力間に設けた抵抗によって行なうことができる。また、前記電流検出部と前記バイアス回路とをコンデンサを介して接続することにより、スリープモードへの対応が容易となる。
また、請求項7に記載の発明によれば、前記電流源トランジスタ対のエミッタにそれぞれ抵抗を接続したので、この抵抗とグランド間とのインピーダンスを高くすることができ、静電強度を向上させることができる。しかも、この抵抗を高くすることにより、コモンモードの入力信号を十分に低減させることができ、安定した回路動作を得ることが可能となる。
また、請求項8に記載の発明によれば、入力信号をバッファーして出力する出力トランジスタ対と、この出力トランジスタ対と直列に接続される電流源トランジスタ対とを有するIF信号用出力回路を設けたテレビ放送受信装置において、前記IF信号用出力回路は、前記出力トランジスタ対に流れる電流を検出する電流検出部と、前記電流検出部による検出結果に応じたバイアスを電流源トランジスタ対に供給することにより前記電流源トランジスタ対の電流値を可変とするバイアス回路と、を備え、前記電流源トランジスタ対のエミッタ間に抵抗を設けたので、容量性負荷に接続された場合であっても省電力効果を損なうことなく、さらにスリープモードに対応可能することができる。しかも、差動出力回路における低歪動作のために必要な帰還ループゲインの調整を電流源トランジスタ対の出力間に設けた抵抗によって行なうことができる。また、前記電流検出部と前記バイアス回路とをコンデンサを介して接続することにより、スリープモードへの対応が容易となる。
本発明の実施形態におけるテレビ放送受信機に用いられる出力回路は、入力信号をバッファして負荷回路へ出力するドライバ部と、このドライバ部の出力に接続された可変電流源とを備え、ドライバ部でドライブされる電流を検出する電流検出部と、電流検出部による検出結果に応じたバイアスを可変電流源に供給することにより可変電流源の電流値を可変とするバイアス回路と、を備えている。
しかも、バイアス回路は、ドライバ部でドライブされる電流が増加すると可変電流源の電流値を減少させ、ドライバ部でドライブされる電流が減少すると可変電流源の電流値を増加させるように構成されている。
したがって、容量性負荷に接続された場合であっても省電力効果或いは低歪化を実現することができる。しかも、電流検出部とバイアス回路とをコンデンサを介して接続することによりスリープモードへの容易に対応することができる。
また、バイアス回路は少なくとも電圧源を有し、この電圧源をON/OFF可能な構成としている。そのため、電圧源をON/OFFすることによってスリープモードに対応することができる。
また、電流検出部の出力をバッファーしてコンデンサへ出力するエミッタフォロア回路を設けている。そのため、DCカットに用いられるコンデンサから電流検出回路が影響を受けることがない。しかも、電流検出回路を抵抗とし、この抵抗にコンデンサを並列に接続することにより高域特性調整が可能となる。
さらに、ドライバ部は、エミッタフォロア回路を構成するトランジスタを有し、電流検出部はトランジスタのコレクタに接続される抵抗からなり、この抵抗に並列に接続されるコンデンサを設けている。そのため、帰還ループの高域特性調整が可能となる。
また、バイアス回路は、電圧源と直列に接続される抵抗を有するため、帰還ループ特性の低域部分を低減させることができる。
本発明の実施形態における差動出力回路は、一対の入力信号をバッファーして出力する出力トランジスタ対と、この出力トランジスタ対と直列に接続される電流源トランジスタ対と、さらに出力トランジスタ対に流れる電流を検出する電流検出部と、電流検出部による検出結果に応じたバイアスを電流源トランジスタ対に供給することにより電流源トランジスタ対の電流値を可変とするバイアス回路とを備え、さらに電流源トランジスタ対のエミッタ間に抵抗を設けている。
したがって、容量性負荷に接続された場合であっても省電力効果或いは低歪化を実現することができる。さらにスリープモードに対応可能とすることができる。さらに、電流源トランジスタ対のエミッタ間の抵抗を調整することにより、差動出力回路における低歪動作のために必要な帰還ループゲインの調整を行なうことができる。電流検出部とバイアス回路とをコンデンサを介して接続することによりスリープモードへの容易に対応することができる。
しかも、電流源トランジスタ対のエミッタにそれぞれ抵抗を接続しているため、静電強度を向上させることができ、しかも安定した回路動作を得ることが可能となる。
次に、発明の実施の形態のテレビ放送受信機について、図面を参照してさらに具体的に説明する。図1は本実施の形態におけるテレビ放送受信機の構成を示す図である。
図1に示すようにテレビ放送受信機1は、テレビ放送信号を受信するアンテナ10と、このアンテナ10で受信したテレビ放送信号を入力するアンテナ入力回路11と、このように入力したテレビ放送信号から所望のテレビ放送信号を選択して増幅した後、中間周波数信号(IF信号)に変換するチューナ12と、このチューナ12での選択動作を行うための選局手段13と、チューナ12から出力される中間周波数(IF)信号を増幅するためのIF増幅回路14と、このIF増幅回路14で増幅されたIF信号からコンポジット信号を取り出す映像検波部15と、コンポジット信号から色成分を取り除いて映像信号にした後、所定の処理を施す画像処理部16と、コンポジット信号から搬送色信号を抽出し、増幅、復調等することによりRGB信号を生成する色再生回路17と、コンポジット信号から同期信号を抽出し、電子ビームを走査するための高電圧を生成する偏向制御回路18と、中間周波数信号から音声中間周波数信号を生成し、増幅等により音声信号として出力する音声処理回路19と、映像信号を表示するモニタ20とを有している。
ここで、テレビ放送受信機1は、アナログテレビ放送信号とデジタルテレビ放送信号とを受信することができ、選局手段13によってアナログテレビ放送信号及びデジタルテレビ放送信号のうちいずれかのチャンネルを選局することができる。
そして、チューナ12は、アナログテレビ放送信号を入力してアナログ放送IF信号を出力する出力回路と共に、デジタルテレビ放送信号を入力してデジタル放送IF信号を出力する増幅器用出力回路とを有している。
(出力回路Aの説明)
本実施の形態においては、この出力回路として図2の出力回路Aが用いられる。なお、出力回路Aはアナログ放送IF信号用及びデジタル放送IF信号用に各々設けられるものであり、以下その構成及び動作を具体的に説明する。また、出力回路AがIF信号用増幅器の出力回路に対応する。
本実施の形態においては、この出力回路として図2の出力回路Aが用いられる。なお、出力回路Aはアナログ放送IF信号用及びデジタル放送IF信号用に各々設けられるものであり、以下その構成及び動作を具体的に説明する。また、出力回路AがIF信号用増幅器の出力回路に対応する。
出力回路Aは、図2に示すように、入力信号をバッファーして容量性の負荷回路Z(図示せず)へ出力するドライバ部2と、このドライバ部2の出力に接続された可変電流源3と、ドライバ部2でドライブされる電流I1を検出する電流検出部4と、バイアスを可変電流源3に供給するバイアス回路5と、電流検出部4とバイアス回路5との間に接続されるコンデンサC1とから構成される。コンデンサC1は電源Vccとバイアス回路5との直流(DC)成分遮断のために設けられたものであり、このコンデンサC1によって、電源Vccとバイアス回路5とがDC的に遮断されていることから、後述のようにバイアス回路5のバイアスを制御してスリープモードに対応することができる。
そして、電流検出部4による検出結果(ドライバ部2のドライブ電流量)は、コンデンサC1を介して、バイアス回路5に供給され、これにより可変電流源3の電流値が変化する。すなわち、ドライバ部2でドライブされる電流が増加すると可変電流源3の電流値を減少させ、ドライバ部2でドライブされる電流が減少すると可変電流源3の電流値を増加させるように動作する。
本実施形態における出力回路Aについて、図2を参照して更に具体的に説明する。
ドライバ部2は、エミッタフォロア回路を構成するNPN型トランジスタQ1から構成され、NPN型トランジスタQ1のベースに入力信号Vinが入力され、そのコレクタは電流検出部4及びコンデンサC1の一端に接続されると共にそのエミッタは出力Voutに接続されている。なお、Voutは負荷回路Zに接続される。
可変電流源3は、エミッタ接地のNPN型トランジスタQ2から構成され、そのベースはバイアス回路5に接続され、そのコレクタは出力Voutに接続されると共にそのエミッタはグランドに接地される。
電流検出部4は、抵抗R1から構成され、その一端が電源端子Vccに接続され、その他端がNPN型トランジスタQ1のコレクタ及びコンデンサC1の一端に接続される。
また、バイアス回路5は、抵抗R2と電圧源BATとが直列に接続された回路から構成され、この電圧源BATは外部からの信号入力によりON/OFF可能に構成されている。すなわち、電圧源BATが外部からの信号によりONにされると電圧源BATの両端に所定電圧を発生させて可変電流源3であるNPN型トランジスタQ2をバイアスにすることにより出力回路Aを動作状態とすることができる。また、電圧源BATが外部からの信号によりOFFにされると電圧源BATの両端の電圧を0VにしてNPN型トランジスタQ2をオフにすることにより出力回路Aをスリープ状態とすることができる。
なお、バイアス回路5の一端はグランドに接続され、他端は、NPN型トランジスタQ2のベース及びコンデンサC1の他端に接続される。
以上のように構成された出力回路Aについてその動作を具体的に説明する。
出力回路Aが動作状態にあり、かつバイアス回路5の帰還ループゲイン(以下、単に「ループゲイン」とよぶこともある。)が低いとき、NPN型トランジスタQ1のゲートに所定レベルの正弦波の入力信号Vinが入力されたとすると、NPN型トランジスタQ1に流れる電流I1と、負荷回路Zに流れる電流I2は、図3に示すようになる。
このような特性になるのは、NPN型トランジスタQ1に流れる電流I1に応じて抵抗R1の両端電圧が変化し、その電圧変化に応じてNPN型トランジスタQ2に供給されるバイアス電圧が変化するからである。
すなわち、NPN型トランジスタQ1に流れる電流I1が大きいときには、抵抗R1の両端の電圧が大きくなり、そのためa点の電位が下がる。そして、a点の電位が下がることによって、コンデンサC1を介してNPN型トランジスタQ2のベース電圧が低くなる。したがって、NPN型トランジスタQ2に流れる電流I3が小さくなる。すなわち、負荷電流I2が大きくなると、NPN型トランジスタQ2に流れる電流I3が小さくなる。
一方、NPN型トランジスタQ1に流れる電流I1が小さいときには、抵抗R1の両端の電圧が小さくなり、そのためa点の電位が上がる。そして、a点の電位が上がることによって、コンデンサC1を介してNPN型トランジスタQ2のベース電圧が高くなる。したがって、NPN型トランジスタQ2に流れる電流I3が大きくなる。すなわち、負荷電流I2が小さくなると、NPN型トランジスタQ2に流れる電流I3が大きくなる。
このように出力回路Aが動作するため、容量性の負荷回路Zに対して省電力効果(バイアス電流I3=負荷電流最大値I1max/2)が向上し、さらにスリープモードに対応可能となる。また、コンデンサC1と抵抗R1とにより帰還ループ特性の高域部分を低減させることができる。
また、抵抗R1の抵抗値を大きくすることにより、バイアス回路5のループゲインが高くなる。バイアス回路5のループゲインが高いと、図3における電流I1´の特性を示すようになり、省電力効果は抑制される(バイアス電流I3=負荷電流最大値I1max)。しかし、ドライバ部2の電流変化を抑制することができ、電流変化による歪を低減することが可能となる。
このように、抵抗R1を調整することにより歪の低減や消費電力の低減が可能となり、歪の低減と消費電力の低減とのバランスを取りながら調整することもできる。
(差動出力回路Bの説明)
次に、本発明を差動出力回路に適用した場合の構成及び動作について説明する。図4は本発明の実施形態における差動出力回路Bの具体的構成を示す図である。なお、本差動出力回路Bもテレビ放送受信機1に適用されるものである。
次に、本発明を差動出力回路に適用した場合の構成及び動作について説明する。図4は本発明の実施形態における差動出力回路Bの具体的構成を示す図である。なお、本差動出力回路Bもテレビ放送受信機1に適用されるものである。
本実施形態における差動出力回路Bは、上述の出力回路Aを2つ対とすると共に、可変電流源3に一部変更を加えたものである。
すなわち、ドライバ部2´、電流検出部4´、バイアス回路5´、コンデンサC1a,C1bは、それぞれドライバ部2、電流検出部4、バイアス回路5、コンデンサC1を対にしたものである。
また、可変電流源3´は、NPN型トランジスタQ2a,Q2bのエミッタ間に抵抗R4を接続すると共に、NPN型トランジスタQ2a,Q2bのエミッタとグランド間にそれぞれ抵抗R3a,R3bを接続したものである。
この抵抗R4は、バイアス回路5´のループゲインを調整することができるように設けられており、この抵抗R4の値を小さくすることでループゲインを十分に大きくすることができる。
また、抵抗R3a,R3bは、出力端子Vouta,Voutbとグランド間とのインピーダンスを高くするために設けられているものであり、このインピーダンスを高くすることにより、静電強度を向上させることができる。しかも、抵抗R3a,R3bを高くすることにより、コモンモードの入力信号を十分に低減させることができ、安定した回路動作を得ることが可能となる。すなわち、抵抗R3a,R3bによりコモンゲインを設定できる。
以上のように、差動出力回路Bは、一対の入力信号(Vina、Vinb)をバッファーして出力する出力トランジスタ対(Q1a,Q1b)と、この出力トランジスタ対と直列に接続される電流源トランジスタ対(Q2a,Q2b)と、出力トランジスタ対に流れる電流を検出する電流検出部4´と、電流検出部4´による検出結果に応じたバイアスを電流源トランジスタ対(Q2a,Q2b)に供給することにより電流源トランジスタ対(Q2a,Q2b)の電流値を可変とするバイアス回路5´と、電流源トランジスタ対の出力間に抵抗(R4)を設けている。そして、電流源トランジスタ対(Q2a,Q2b)のエミッタにそれぞれ抵抗(R3a,R3b)を接続している。
したがって、抵抗R3a,R3b及び抵抗R4により、差動出力回路Bにおけて、低歪動作のために必要な差動ゲインの調整及び安定動作に必要なコモンゲインの調整を個別に行なうことが可能となる。
次に、差動出力回路Bに対して帰還ループゲインの高域周波数特性調整を可能とした差動出力回路Cについて図5を参照して具体的に説明する。
図5に示すように、差動出力回路Cは、上述の差動出力回路Bに加え、NPNトランジスタQ1a,Q1bのコレクタとコンデンサC1a,C1bとの間に、コンデンサC2a,C2b、NPN型トランジスタQ3a,Q3b、定電流源I4a,I4bを設けたものである。
コンデンサC2a,C2bは、抵抗R1a,R1bに並列に接続されており、このコンデンサC2a,C2bと抵抗R1a,R1bとでローパスフィルタ回路を構成する。このローパスフィルタ回路によりループゲインの高域特性を調整することができる。すなわち、帰還ループゲイン特性のうち高域部分を低減させることができる。
また、NPN型トランジスタQ3a,Q3bは、そのベースがNPN型トランジスタQ1a,Q1bのコレクタに接続され、そのトランジスタQ3a,Q3bのコレクタは電源Vccへ、エミッタはコンデンサC1a,C1bに接続されている。このNPN型トランジスタQ3a,Q3bにより、抵抗R1a,R1b検出された負荷電流量をエミッタフォロア取出しすることができることから、DCカットに用いられるコンデンサC1a,C1bからの影響を受けることなく、上述のコンデンサC2a,C2bと抵抗R1a,R1bとによる上記高域特性調整が可能となる。
また、上述したように、コンデンサC1a,C1bと抵抗R2a,R2bとにより帰還ループ特性の低域部分を低減させることができる。
ここで、従来の出力回路100の3次相互変調(IM3)出力特性と、本実施形態におけるしゅつりょく回路のIM3出力特性とを図6に示す。この図6に示されるように、本実施形態における出力回路は従来に比べIM3出力特性が格段に向上していることわかる。
以上のように、本発明の実施形態における出力回路、差動出力回路及びこれらを備えたテレビ放送受信装置によれば、容量性負荷に接続された場合であっても省電力効果を損なうことなく、さらにスリープモードに対応可能することができる。
A 出力回路
B,C 差動出力回路
1 テレビ放送受信機
2,2´ ドライバ部
3,3´ 可変電流源
4,4´ 電流検出部
5,5´ バイアス回路
C1,C1a、C1b コンデンサ
BAT,BATa,BATb 電圧源
B,C 差動出力回路
1 テレビ放送受信機
2,2´ ドライバ部
3,3´ 可変電流源
4,4´ 電流検出部
5,5´ バイアス回路
C1,C1a、C1b コンデンサ
BAT,BATa,BATb 電圧源
Claims (8)
- 入力信号をバッファーして負荷回路へ出力するドライバ部と、このドライバ部の出力に接続された可変電流源とを備えた出力回路であって、
前記ドライバ部でドライブされる電流を検出する電流検出部と、
前記電流検出部による検出結果に応じたバイアスを前記可変電流源に供給することにより前記可変電流源の電流値を可変するバイアス回路と、
前記電流検出部と前記バイアス回路との間に接続されるコンデンサと、を備え、
前記バイアス回路は、前記ドライバ部でドライブされる電流が増加すると前記可変電流源の電流値を減少させ、前記ドライバ部でドライブされる電流が減少すると前記可変電流源の電流値を増加させる出力回路。 - 前記バイアス回路は少なくとも電圧源を有し、この電圧源をON/OFF可能な構成とした請求項1に記載の出力回路。
- 前記電流検出部の出力をバッファーして前記コンデンサへ出力するエミッタフォロア回路を設けた請求項1又は請求項2に記載の出力回路。
- 前記ドライバ部は、エミッタフォロア回路を構成するトランジスタを有し、
前記電流検出部は前記トランジスタのコレクタに接続される抵抗からなり、この抵抗に並列に接続されるコンデンサを設けた請求項3に記載の出力回路。 - 前記バイアス回路は、前記電圧源と直列に接続される抵抗を有する請求項2〜4のいずれかに記載の出力回路。
- 一対の入力信号をバッファーして出力する出力トランジスタ対と、この出力トランジスタ対と直列に接続される電流源トランジスタ対とを有する差動出力回路であって、
前記出力トランジスタ対に流れる電流を検出する電流検出部と、
前記電流検出部による検出結果に応じたバイアスを電流源トランジスタ対に供給することにより前記電流源トランジスタ対の電流値を可変するバイアス回路と、を備え、
前記電流源トランジスタ対のエミッタ間に抵抗を設けた差動出力回路。 - 前記電流源トランジスタ対のエミッタにそれぞれ抵抗を接続した請求項6に記載の差動出力回路。
- 入力信号をバッファーして出力する出力トランジスタ対と、この出力トランジスタ対と直列に接続される電流源トランジスタ対とを有するIF信号用出力回路を設けたテレビ放送受信装置であって、
前記IF信号用出力回路は、
前記出力トランジスタ対に流れる電流を検出する電流検出部と、
前記電流検出部による検出結果に応じたバイアスを電流源トランジスタ対に供給することにより前記電流源トランジスタ対の電流値を可変するバイアス回路と、を備え、
前記電流源トランジスタ対のエミッタ間に抵抗を設けたテレビ放送受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005227734A JP2007043604A (ja) | 2005-08-05 | 2005-08-05 | 出力回路、差動出力回路及びテレビ放送受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005227734A JP2007043604A (ja) | 2005-08-05 | 2005-08-05 | 出力回路、差動出力回路及びテレビ放送受信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007043604A true JP2007043604A (ja) | 2007-02-15 |
Family
ID=37801146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005227734A Pending JP2007043604A (ja) | 2005-08-05 | 2005-08-05 | 出力回路、差動出力回路及びテレビ放送受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007043604A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019048065A1 (en) * | 2017-09-11 | 2019-03-14 | Telefonaktiebolaget Lm Ericsson (Publ) | AMPLIFIER CIRCUIT |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0575438A (ja) * | 1991-02-01 | 1993-03-26 | Hitachi Ltd | 相補型エミツタフオロワ |
JPH05243870A (ja) * | 1992-02-28 | 1993-09-21 | Yokogawa Electric Corp | 差動増幅器 |
JPH06260855A (ja) * | 1993-03-08 | 1994-09-16 | Nec Ic Microcomput Syst Ltd | 多段直結増幅回路 |
JP2001358547A (ja) * | 2000-06-12 | 2001-12-26 | Fujitsu Quantum Devices Ltd | バッファ回路 |
JP2003133868A (ja) * | 2001-10-24 | 2003-05-09 | Olympus Optical Co Ltd | 広帯域差動増幅回路 |
JP2004235866A (ja) * | 2003-01-29 | 2004-08-19 | Sony Corp | 放送受信システム、放送受信装置、デジタル受信装置、およびアンテナ装置 |
-
2005
- 2005-08-05 JP JP2005227734A patent/JP2007043604A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0575438A (ja) * | 1991-02-01 | 1993-03-26 | Hitachi Ltd | 相補型エミツタフオロワ |
JPH05243870A (ja) * | 1992-02-28 | 1993-09-21 | Yokogawa Electric Corp | 差動増幅器 |
JPH06260855A (ja) * | 1993-03-08 | 1994-09-16 | Nec Ic Microcomput Syst Ltd | 多段直結増幅回路 |
JP2001358547A (ja) * | 2000-06-12 | 2001-12-26 | Fujitsu Quantum Devices Ltd | バッファ回路 |
JP2003133868A (ja) * | 2001-10-24 | 2003-05-09 | Olympus Optical Co Ltd | 広帯域差動増幅回路 |
JP2004235866A (ja) * | 2003-01-29 | 2004-08-19 | Sony Corp | 放送受信システム、放送受信装置、デジタル受信装置、およびアンテナ装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019048065A1 (en) * | 2017-09-11 | 2019-03-14 | Telefonaktiebolaget Lm Ericsson (Publ) | AMPLIFIER CIRCUIT |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8032099B2 (en) | Automatic gain control circuit using gain shift | |
US6304142B1 (en) | Variable transconductance amplifier | |
JP4350689B2 (ja) | チューナ回路およびデジタル放送受信機 | |
KR100657755B1 (ko) | 연산증폭기 | |
TW595092B (en) | Amplifier and radio frequency tuner | |
JP2007043604A (ja) | 出力回路、差動出力回路及びテレビ放送受信装置 | |
JP2008099146A (ja) | 増幅回路及び受信装置 | |
US20090141177A1 (en) | Automatic gain control circuit using gain shift | |
JP2007036621A (ja) | 自動利得制御回路及び受信機 | |
JP4480555B2 (ja) | チューナ回路、それを備えたデジタル放送受信機 | |
US7009450B2 (en) | Low distortion and high slew rate output stage for voltage feedback amplifier | |
JP3876644B2 (ja) | 高周波信号受信装置 | |
JP2007096958A (ja) | Agc回路およびそれを備えた高周波受信装置 | |
US20030169112A1 (en) | Variable gain amplifier with low power consumption | |
US6995610B2 (en) | Amplifier and radio frequency tuner | |
JP3745949B2 (ja) | テレビジョンチューナ | |
US6727746B2 (en) | Radio frequency amplifier and television tuner | |
JP2005347949A (ja) | 差動増幅回路 | |
JP2004356763A (ja) | ミキサ回路 | |
JP4221131B2 (ja) | 可変利得増幅回路 | |
JP3809334B2 (ja) | テレビジョンチューナ | |
JP2003338719A (ja) | 自動利得制御回路 | |
JP2006203489A (ja) | 高周波信号受信装置とこれに用いる集積回路および前記高周波信号受信装置を用いた電子機器 | |
JPH01319311A (ja) | Agc回路 | |
WO2003067755A1 (en) | Semiconductor circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101005 |