JPH06260855A - 多段直結増幅回路 - Google Patents

Abstract

(57)【要約】 【目的】直流的に縦属接続された複数個の増幅回路によ
り構成される中間周波増幅回路の出力オフセット電圧を
最低限に抑えるとともに、出力におけるＳ／Ｎ比を改善
する。 【構成】ベースが入力端子１１に接続されているトラン
ジスタ４１と、ベースが入力端子１２に接続されている
トランジスタ４２と、高電位の電圧源Ｖｃｃと両トラン
ジスタのコレクタとの間に接続される抵抗２１，２２
と、両トランジスタのエミッタと低電位側電源との間に
接続される電流源３１，３２とトランジスタ１１のエミ
ッタに接続される抵抗２３と、抵抗２３とトランジスタ
２２のエミッタとの間に接続されるコンデンサ５１とを
備えた増幅回路６１を複数段直流的に縦属接続した構成
をとっている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は多段直結増幅回路に関
し、特にテレビジョン受像機もしくはラジオ受信機に使
用される中間周波増幅回路に関する。

【０００２】

【従来の技術】従来、テレビジョン放送もしくはラジオ
放送をテレビジョン受像機もしくはラジオ受信機（以下
受信装置と呼ぶ）で受信する際には、各放送の信号（以
下放送信号と呼ぶ）を受信装置内で増幅して検波を行
い、必要な映像信号もしくは音声信号を得る方式がとら
れているが、放送信号の周波数は放送局によって異な
り、しかもその周波数の範囲が広い（例えばＶＨＦテレ
ビジョン放送では９０〜１０８ＭＨｚ及び１０２〜２２
２ＭＨｚ）ため、一般には受信装置内で放送信号を周波
数が受信した放送信号の周波数に対して一定である信号
（以下中間周波信号と呼ぶ）に変換し、これを増幅した
後、検波する方式がとられている。

【０００３】この中間周波信号を増幅する中間周波増幅
回路には、一般に１０００〜１００００倍という高利得
が要求されるが、このような高利得の増幅回路を一段の
増幅器で実現することは困難である。このため、中間周
波増幅回路は、一般に利得が１０〜３０倍程度の中利得
の増幅器を複数個縦続接続した構成となっている。

【０００４】又、この中間周波増幅回路は、一般に集積
回路の内部に作り込まれており、しかも集積回路内部に
は大容量のコンデンサを作ることが困難であるため、各
段の段間接続は一般に直接もしくは緩衝増幅器を介して
接続する方式がとられている。

【０００５】従来の多段直結増幅回路の一例を図８に示
す。図８において、電圧源Ｖｃｃと、抵抗２１，２２，
２３，２５，２６，２７と、電流源３１，３２，３３，
３４と、トランジスタ４１，４２，４３，４４と、入力
端子１１，１２，１６，１７と、出力端子１３，１４，
１８，１９と、電源端子１５とがある。本回路は、前段
増幅器５１と後段増幅器５３との２段接続回路である。
なお、抵抗２１と抵抗２２の抵抗値は等しく、抵抗２５
と抵抗２６の抵抗値は等しい。又電流源３１と電流源３
２の電流値も等しく、電流源３３と電流源３４の電流値
も等しい。さらに、トランジスタ４１，４２及びトラン
ジスタ４３，４４は、それぞれ互いに特性の等しいトラ
ンジスタが使用される。

【０００６】図８において、入力端子１１，１２により
中間周波数増幅回路に加えられた中間周波信号はまず前
段増幅器５１により増幅されて、出力端子１３，１４よ
り出力されるが、出力端子１３と入力端子１６、及び出
力端子１４と入力端子１７はそれぞれ直接接続されてい
るため、前段増幅器５１の出力信号はそのまま入力端子
１６，１７より後段増幅器５３に加えられ、増幅された
中間周波信号が出力端子１８，１９より出力される。

【０００７】図８における前段増幅器５１を抜き出した
回路図を図９に示す。図９において、図８と同一の番号
及び記号は同一のものを示す。ここで、電流源３１，３
２の電流値は互いに等しいため、図９は図１０のように
書き直すことができる。図１０において、図９と同一の
番号及び記号は、図９と同一のものを示す。ここで、抵
抗２８，２９，電流源３５，共通端子１０がある。

【０００８】なお、抵抗２８の抵抗値Ｒ１，抵抗２９の
抵抗値Ｒ２，及び電流源３５の電流値ＩＥは、図９にお
ける抵抗２３の抵抗値ＲＥ及び電流源３１の電流値Ｉ０
を用いて、次式で与えられる。

【０００９】図１，図３，図４，図６の各実施例は、い
ずれもＮＰＮ型トランジスタが用いられたが、ＰＮＰ型
トランジスタを用いた図１の左半分の回路は、図７に示
されるように、構成される。その動作・機能は、図１の
場合と同様である。

【００１０】 Ｒ１＝Ｒ２＝ＲＥ／２ …（１） ＩＥ＝２・Ｉ０ …（２） 従って、前段増幅器５１の利得Ａｖは、前記（１）及び
（２）式より、次式で与えられる。

【００１１】 Ａｖ＝β・ＲＣ／（１＋β）・（４・ｋ・Ｔ／ｑ・ＩＥ＋２・Ｒ１） ＝β・ＲＣ／（１＋β）・（２・ｋ・Ｔ／ｑ・Ｉ０＋ＲＥ） …（３） なお、前記（３）式においてｋはボルツマン定数，Ｔは
絶対温度，ｑは電子の電荷であり、βはトランジスタの
順方向電流増幅度ｈＦＥ，ＲＣは抵抗２１及び２２の抵
抗値である。又、多段直結増幅回路の利得は、各段の増
幅器の利得の積で与えられる。

【００１２】

【発明が解決しようとする課題】前述の（３）式には、
入力信号の周波数ｆに依存する部分がないため、（３）
式で与えられる前段増幅器５１の利得は入力信号の周波
数に無関係で、一定の値になる。

【００１３】ここで直流電圧は、周波数が０である信号
とみなすことができるため、図８において、入力端子１
１，１２の端子電圧間に差電圧（以下入力オフセット電
圧と呼ぶ）ＶＩＯがあるときは、出力端子１３，１４の
端子電圧間にも差電圧（以下出力オフセット電圧と呼
ぶ）ＶＯＳが発生する。又、実際はトランジスタ４１，
４２の特性は等しくなく、抵抗２１，２２の抵抗値及び
電流源３１，３２の電流値も、互いに等しくはないの
で、前段増幅器５１の出力オフセット電圧ＶＯＳは、次
式で与えられることになる。

【００１４】 ＶＯＳ＝Ａｖ×ＶＩＯ＋ＶＢ …（４） 前記（４）式において、ＶＢは入力オフセット電圧が０
のときの出力オフセット電圧（以下内部オフセット電圧
と呼ぶ）である。この出力オフセット電圧ＶＯＳは、そ
のまま後段増幅器５３に入力される。

【００１５】ここで、ｎ段の増幅器により構成される多
段直結増幅回路において、各段の増幅器における利得を
Ａｖ１，Ａｖ２，…，Ａｖｎとし、内部オフセット電圧
をＶＢ１，ＶＢ２，…，ＶＢｎとすると、この多段直結
増幅回路の出力オフセット電圧ＶＯｎは次式で与えられ
る。

【００１６】 ＶＯｎ＝（（（ＶＩＯ×Ａｖ１＋ＶＢ１）×Ａｖ２＋ＶＢ２）×…）×Ａｖｎ ＋ＶＢｎ …（５） 前記（５）式において、ｎ＝３，Ａｖ１＝Ａｖ２＝Ａｖ
３＝１０（倍）、ＶＩＯ＝５ｍＶ，ＶＢ１＝ＶＢ２＝Ｖ
Ｂ３＝１０（ｍＶ）として、各段の出力オフセット電圧
を求めると、１段目ではＶＯ１＝６０（ＭＶ）、２段目
ではＶＯ２＝６１０（ｍＶ）、３段目ではＶＯ３＝６１
１０（ｍＶ）として与えられ、後段になるほど出力オフ
セット電圧が大きくなる。しかもこのように出力オフセ
ット電圧が大きくなると、増幅器のトランジスタが飽和
してしまうので増幅器が正常な動作をしなくなり、放送
信号を受信することができなくなってしまう。

【００１７】又、必要とする中間周波信号の帯域幅は、
数十ｋＨｚから数ＭＨｚであるのに対して、多段直結増
幅回路の利得が一定である周波数は一般的には、トラン
ジスタ等の寄生容量を考慮すると、直流から１００ＭＨ
ｚ以上の広帯域であるため、中間周波信号の帯域外の信
号（以下雑音信号と呼ぶ）も中間周波信号と同様に増幅
してしまい、Ｓ／Ｎ比が劣化する。

【００１８】以上のように、従来の多段増幅回路では、
オフセット電圧が大きくなって増幅回路が正常な動作を
しなくなり、又出力信号のＳ／Ｎ比が改善されないとい
う欠点があった。

【００１９】本発明の目的は、前記欠点を解決し、オフ
セット電圧を小さくし、Ｓ／Ｎ比も改善した多段直結増
幅回路を提供することにある。

【００２０】

【課題を解決するための手段】本発明の第１の構成は、
段間を、直接あるいは緩衝増幅器を介して、縦続接続さ
れた複数の増幅器を備えた多段増幅回路において、ベー
スが第１の入力端子に接続され，コレクタが第１の抵抗
を介して第１の電源に接続されて第１の出力端子を形成
する第１のトランジスタと、ベースが第２の入力端子に
接続され，コレクタが第２の抵抗を介して前記第１の電
源に接続されて第２の出力端子を形成する第２のトラン
ジスタと、前記第１のトランジスタのエミッタと第２の
電源との間に接続される第１の電流源と、前記第２のト
ランジスタのエミッタと前記第２の電源との間に接続さ
れる第２の電流源と、前記第１のトランジスタのエミッ
タと前記第２のトランジスタのエミッタとの間に介在す
る複素インピーダンス回路とを、前記増幅器が備えるこ
とを特徴とする。

【００２１】本発明の第２の構成は、前記第１の構成の
多段直結増幅回路において、前記第１のトランジスタの
コレクタと前記第２のトランジスタのコレクタとの間
に、コンデンサを接続したことを特徴とする。

【００２２】本発明の第３の構成は、前記第１の構成の
多段直結増幅回路において、前記第１の抵抗，第２の抵
抗に、それぞれコンデンサが並列接続されたことを特徴
とする。

【００２３】

【実施例】図１は本発明の第１の実施例の多段直結増幅
回路を示す回路図である。

【００２４】図１において、本実施例の多段直結増幅回
路の構成は、ベースが第１の入力端子１１に接続され，
コレクタが第１の抵抗２１を介して第１の電源に接続さ
れて第１の出力端子１３を形成する第１のトランジスタ
４１と、ベースが第２の入力端子１２に接続され，コレ
クタが第２の抵抗２２を介して前記第１の電源に接続さ
れて第２の出力端子１４を形成する第２のトランジスタ
４２と、前記第１のトランジスタ４１のエミッタと第２
の電源との間に接続される第１の電流源３１と、前記第
２のトランジスタ４２のエミッタと前記第２の電源との
間に接続される第２の電流源３２と、前記第１のトラン
ジスタ４１のエミッタと前記第２のトランジスタ４２の
エミッタとの間に接続される複素インピーダンス回路か
らなる増幅器を複数個備えている。

【００２５】図１において、本実施例が図８の従来回路
と異なる部分は、ＮＰＮ型トランジスタ４１のエミッタ
と、ＮＰＮ型トランジスタ４２のエミッタとの間に接続
される回路（以下エミッタ負荷）が抵抗２３とコンデン
サ５１とを直列接続した複素インピーダンス回路とした
点と、ＮＰＮ型トランジスタ４３のエミッタとＮＰＮ型
トランジスタ４４のエミッタとの間に接続されるエミッ
タ負荷を抵抗２７とコンデンサ５５とを直列接続した複
素インピーダンス回路とした点である。その他の部分
は、図８と同様である。

【００２６】図１において、前段増幅器６１を抜き出し
たものを、図２に示す。図２において、図１と同一の番
号及び記号のものは同一のものを示す。図２において、
エミッタ負荷のインピーダンスをＺＥとおくと、前段増
幅器６１の利得Ａｖは、次式で与えられる。

【００２７】 Ａｖ＝β・ＲＣ／（１＋β）・（２・ｋ．Ｔ／ｑ・ＩＯ＋ＺＥ） …（６） ここで、抵抗２３の抵抗値をＲＥ，コンデンサ５１の容
量をＣＥとおくと、（６）式より次式が得られる。

【００２８】 Ａｖ＝β・ＲＣ／（１＋β）・（２・ｋ・Ｔ／ｑ・ＩＯ＋ＲＥ＋１／ｊ・ω・ ＣＥ） …（７） なお、前記（７）式において、ωは入力信号の角周波数
であり、入力信号の周波数ｆを用いてω＝２πｆで与え
られる。

【００２９】一方、入力オフセット電圧がＶＩＯである
ときの出力オフセット電圧ＶＯＳは前述の（４）式で与
えられる。ここで、入力オフセット電圧は周波数ｆが０
である入力信号とみなされるため、角周波数ωも０にな
る。このとき、前記（７）式よりＡｖ＝０となるため、
前記（４）式より出力オフセット電圧ＶＯＳは内部オフ
セット電圧ＶＢに等しくなり、入力オフセット電圧ＶＩ
Ｏの影響を受けなくなる。

【００３０】又、このような増幅器をｎ段縦続接続した
多段直結増幅回路においても同様に、出力オフセット電
圧ＶＯｎはｎ段目の増幅器の内部オフセット電圧ＶＢｎ
に等しくなる。

【００３１】次に、入力信号の角周波数ωが抵抗２３の
抵抗値ＲＥとコンデンサ５１の容量値ＣＥとの積ＣＥ・
ＲＥよりも充分大きいと仮定すると、コンデンサ５１の
インピーダンス１／ω・ＣＥが抵抗２３の抵抗値ＲＥに
対して充分小さくなるため、前記（７）式を次式で近似
することができる。

【００３２】 Ａｖ＝β・ＲＣ／（１＋β）・（２・ｋ・Ｔ／ｑ・ＩＯ＋ＲＥ） …（９） ここで、（９）式を前述の（３）式と比較すると同一の
式であることがわかる。また、前記の仮定を満足しない
周波数のときの利得は、（９）式により得られる利得よ
りも低くなる。従って、中間周波信号の角周波数ω０が
前記仮定を満足するように、コンデンサ５１の容量値を
設定すれば、中間周波信号よりも周波数が低い雑音信号
を増幅するときの利得が中間周波信号を増幅するときの
利得よりも小さくなるので、出力におけるＳ／Ｎ比を改
善することができる。

【００３３】図３は本発明の第２の実施例の多段直結増
幅回路を示す回路図である。図３に示される本発明の第
２の実施例は、図２におけるエミッタ負荷を、抵抗２
３，２４，及びコンデンサ５１の直列接続により構成さ
れる複素インピーダンス回路とした実施例である。

【００３４】図３において、前段増幅器７１の利得は、
抵抗２３及び抵抗２４の抵抗値をそれぞれＲＥ１，ＲＥ
２とおき、コンデンサ５１の容量値をＣＥとおくと
（６）式より次式で与えられる。

【００３５】 Ａｖ＝β・ＲＣ／（１＋β）・（２・ｋ・Ｔ／ｑ・Ｉ０＋（ＲＥ１＋ＲＥ２） ＋１／ｊ・ω・ＣＥ） …（１０） ここで、前記（１０）式を前述の（９）式と比較する
と、ＲＥ＝ＲＥ１＋ＲＥ２とおけば（１０）式と（９）
式が同一の式になることがわかる。従って、本実施例の
場合においても、前述の図１の実施例の場合と同様に動
作する。

【００３６】図４は本発明の第３の実施例の回路図であ
る。図４に示される本発明の第３の実施例は図２におけ
るトランジスタ４１のコレクタとトランジスタ４２のコ
レクタとの間に、コンデンサ５２を接続した実施例であ
る。その他は図２と同様である。図４を書き直したもの
を図５に示す。図５において、図４と同一の番号及び記
号は同一のものを示す。ここで、回路６１，６２，６３
は複素インピーダンス回路である。

【００３７】図５において、複素インピーダンス回路６
１，６２，６３のインピーダンスＺ１，Ｚ２，Ｚ３は、
図４における抵抗２１，２２の抵抗値ＲＣ、及びコンデ
ンサ５２の容量値Ｃ１を用いて、次式で与えられる。

【００３８】 Ｚ１＝ｊ・ω・Ｃ１・ＲＣ² ／（１＋ｊ・２・ω・Ｃ１・ＲＣ） Ｚ２＝Ｚ３＝ＲＣ／（１＋ｊ・２・ω・Ｃ１・ＲＣ） …（１１） 又、前段増幅器９１の利得Ａｖは次式で与えられる。

【００３９】 Ａｖ＝β・Ｚ２／（１＋β）（２・ｋ・Ｔ・／ｑ・Ｉ０＋ＲＥ＋１／ｊ・ω・ ＣＥ） …（１２） 従って、（１１）及び（１２）式より次式が成立する。

【００４０】 Ａｖ＝β・ＲＣ／（１＋β）・（１＋ｊ・２・ω・Ｃ１・ＲＣ）・（２・ｋ・ Ｔ・／ｑ・Ｉ０＋ＲＥ＋１／ｊ・ω・ＣＥ） …（１３） ここで、入力信号の角周波数ωが、抵抗２１の抵抗値Ｒ
Ｃとコンデンサ５２の容量Ｃ１との積を２倍した２Ｃ１
・ＲＣよりも十分小さいと仮定すると、前記（１３）式
は次式で近似することができる。

【００４１】 Ａｖ＝β・ＲＣ／（１＋β）・（２・ｋ・Ｔ・／ｑ・Ｉ０＋ＲＥ＋１／ｊ・ω ・ＣＥ） …（１４） 前記（１４）式と前述の（７）式とを比較すると同一の
式になることがわかる。また、前記の仮定を満足しない
周波数のときの利得は、前記（１４）式により得られる
値よりも小さくなる。このため、中間周波信号の角周波
数ω０が前記の仮定を満足するように、コンデンサ５２
の容量値を設定すれば、中間周波信号よりも周波数が高
い雑音信号を増幅するときの利得が中間周波信号を増幅
するときの利得よりも小さくなるので、出力におけるＳ
／Ｎ比をさらに改善するのが可能になる。

【００４２】従って、本実施例の場合においても前述の
図１の第１の実施例の場合と同様に動作し、しかもＳ／
Ｎ比については図１の実施例よりもさらに改善される。

【００４３】図６は本発明の第４の実施例の回路図であ
る。図６に示される本発明の第４の実施例は、図２にお
ける抵抗２１及び抵抗２２にそれぞれ並列に互いに容量
値の等しいコンデンサ５３，５４を接続した実施例であ
る。

【００４４】図６において、抵抗２１及び抵抗２２の抵
抗値をＲＣ，コンデンサ５３及びコンデンサ５４の容量
値をＣ２とおいて、図６と図５とを比較すると、次式が
得られる。

【００４５】 Ｚ１＝０，Ｚ２＝Ｚ３＝ＲＣ／（１＋ｊ・ω・Ｃ２・ＲＣ） …（１５） このため前段増幅器５１の利得Ａｖは（１２）及び（１
５）式より次式で与えられる。

【００４６】 Ａｖ＝β・ＲＣ／（１＋β）・（１＋ｊ・ω・Ｃ２・ＲＣ）．（２・ｋ・Ｔ／ ｑ・Ｉ０＋ＲＥ＋１／ｊ・ω・ＣＥ） …（１６） （１６）式と前述の（１３）式とを比較すると、Ｃ２＝
２・Ｃ１とおけば、（１６）式と（１３）式が同一の式
になることがわかる。従って、本実施例の場合でも前述
の図１の実施例の場合と同様に動作し、しかもＳ／Ｎ比
については図１の実施例の場合よりもさらに改善され
る。

【００４７】

【発明の効果】以上説明したように、本発明は、多段直
結増幅回路を構成する増幅器のエミッタ負荷を抵抗とコ
ンデンサとの直列接続により構成される複素インピーダ
ンス回路として、増幅器の利得に周波数を持たせること
により、直流利得を０にすることが可能になり、又中間
周波信号増幅時の利得を雑音信号増幅時の利得よりも大
きくするのが可能になるので、出力オフセット電圧を最
低限に抑え、かつＳ／Ｎ比を改善することができるとい
う効果がある。

【００４８】なお、以上の説明において、前段増幅器と
後段増幅器との接続を直接接続としてきたが、互いに特
性の等しい緩衝増幅器を介して接続する構成としても同
様の効果を得ることができる。又、図４，図５及び図６
の説明において、エミッタ負荷を図１と同じ構成として
きたが、図３と同じ構成にしても同様の効果を得ること
ができる。さらに、トランジスタ４１，４２，４３，４
４をＮＰＮ型トランジスタとしてきたが、ＰＮＰ型トラ
ンジスタとしても同様の効果を得ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の多段直結増幅回路を示
す回路図である。

【図２】図１の増幅回路を示す回路図である。

【図３】本発明の第２の実施例を示す回路図である。

【図４】本発明の第３の実施例を示す回路図である。

【図５】図１の増幅器を示す回路図である。

【図６】本発明の第４の実施例を示す回路図である。

【図７】図１の回路をＰＮＰ型トランジスタで構成した
部分を示す回路図である。

【図８】従来の多段直結増幅回路を示す回路図である。

【図９】図１の増幅回路を示す回路図である。

【図１０】図１の増幅回路を書き直した回路図である。

【符号の説明】

１０，１１，１２，１３，１４，１５，１６，１７，１
８，１９ 端子 ２１，２２，２３，２４，２５，２６，２７，２８，２
９ 抵抗 ３１，３２，３３，３４，３５ 電流源 ４１，４２，４３，４４ トランジスタ ５１，５２，５３，５４，５５ コンデンサ ５１，６１，７１，８１，９１，１０１ 前段増幅器 ５３，６２，７２，９２ 後段増幅器 ６１，６２，６３ 複素インピーダンス回路 Ｖｃｃ 電圧源

Claims (4)

【特許請求の範囲】
1. 【請求項１】 段間を、直接あるいは緩衝増幅器を介し
   て、縦続接続された複数の増幅器を備えた多段増幅回路
   において、ベースが第１の入力端子に接続され，コレク
   タが第１の抵抗を介して第１の電源に接続されて第１の
   出力端子を形成する第１のトランジスタと、ベースが第
   ２の入力端子に接続され，コレクタが第２の抵抗を介し
   て前記第１の電源に接続されて第２の出力端子を形成す
   る第２のトランジスタと、前記第１のトランジスタのエ
   ミッタと第２の電源との間に接続される第１の電流源
   と、前記第２のトランジスタのエミッタと前記第２の電
   源との間に接続される第２の電流源と、前記第１のトラ
   ンジスタのエミッタと前記第２のトランジスタのエミッ
   タとの間に介在する複素インピーダンス回路とを、前記
   増幅器が備えることを特徴とする多段直結増幅回路。
2. 【請求項２】 前記複素インピーダンス回路が、抵抗と
   コンデンサとの直列体を有する請求項１に記載の多段直
   結増幅回路。
3. 【請求項３】 請求項１に記載の多段直結増幅回路にお
   いて、前記第１のトランジスタのコレクタと前記第２の
   トランジスタのコレクタとの間に、コンデンサを接続し
   たことを特徴とする多段直結増幅回路。
4. 【請求項４】 請求項１に記載の多段直結増幅回路にお
   いて、前記第１の抵抗，第２の抵抗に、それぞれコンデ
   ンサが並列接続されたことを特徴とする多段直結増幅回
   路。