JPH05259759A - 二段差動増幅器を有する半導体デバイス - Google Patents
二段差動増幅器を有する半導体デバイスInfo
- Publication number
- JPH05259759A JPH05259759A JP4342546A JP34254692A JPH05259759A JP H05259759 A JPH05259759 A JP H05259759A JP 4342546 A JP4342546 A JP 4342546A JP 34254692 A JP34254692 A JP 34254692A JP H05259759 A JPH05259759 A JP H05259759A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- transistor
- semiconductor device
- differential amplifier
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 230000005669 field effect Effects 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0283—Reducing the number of DC-current paths
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/226—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with junction-FET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45394—Indexing scheme relating to differential amplifiers the AAC of the dif amp comprising FETs whose sources are not coupled, i.e. the AAC being a pseudo-differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 低い消費電力で従来と同じ大きさの差動利得
を有する二段差動増幅器を具えた半導体デバイスを得
る。 【構成】 ソース電極が相互に結合され、それぞれが入
力信号を受信する第１差動トランジスタ対Ｔ１，Ｔ′１
と、ソース電極が相互に結合され、それぞれが第１差動
トランジスタ対のブランチの一つの出力を受け、それぞ
れが出力を供給する第２差動トランジスタ対Ｔ２，Ｔ′
２とを具える。第１差動トランジスタ対Ｔ１，Ｔ′１
と、負荷Ｒ１，Ｒ′１と、第２差動トランジスタ対Ｔ
２，Ｔ′２と、負荷Ｌ，Ｌ′とをそれぞれ直列に接続し
た２つの副回路を構成し、第１及び第２の差動トランジ
スタ対のそれぞれのブランチに同じ電流が流れるように
する。
を有する二段差動増幅器を具えた半導体デバイスを得
る。 【構成】 ソース電極が相互に結合され、それぞれが入
力信号を受信する第１差動トランジスタ対Ｔ１，Ｔ′１
と、ソース電極が相互に結合され、それぞれが第１差動
トランジスタ対のブランチの一つの出力を受け、それぞ
れが出力を供給する第２差動トランジスタ対Ｔ２，Ｔ′
２とを具える。第１差動トランジスタ対Ｔ１，Ｔ′１
と、負荷Ｒ１，Ｒ′１と、第２差動トランジスタ対Ｔ
２，Ｔ′２と、負荷Ｌ，Ｌ′とをそれぞれ直列に接続し
た２つの副回路を構成し、第１及び第２の差動トランジ
スタ対のそれぞれのブランチに同じ電流が流れるように
する。
Description
【０００１】
【産業上の利用分野】本発明は、ソース電極を介して相
互に結合され、それぞれが入力信号を受信するとともに
電流ブランチを構成する２個のトランジスタを含む第１
差動トランジスタ対と、ソース電極を介して相互に結合
され、それぞれが上記第１差動トランジスタ対のそれぞ
れのブランチからの出力信号を受信し、電流ブランチを
構成するとともに出力信号を供給する２個のトランジス
タを含む第２差動トランジスタ対とを具える二段差動増
幅器を有する半導体デバイスに関するものである。
互に結合され、それぞれが入力信号を受信するとともに
電流ブランチを構成する２個のトランジスタを含む第１
差動トランジスタ対と、ソース電極を介して相互に結合
され、それぞれが上記第１差動トランジスタ対のそれぞ
れのブランチからの出力信号を受信し、電流ブランチを
構成するとともに出力信号を供給する２個のトランジス
タを含む第２差動トランジスタ対とを具える二段差動増
幅器を有する半導体デバイスに関するものである。
【０００２】
【従来の技術】多段差動増幅器を有する半導体デバイス
は従来既知であり、例えば「McGRAW-HILL BOOK COMPAN
Y, NEW YORK」の「Operation amplifiers」(G. GRAEME
et al)の第４章に記載されている。差動増幅器は例え
ば、コレクタ負荷をそれぞれ有する２つのエミッタ結合
トランジスタを有する。ベースはそれぞれ入力信号を受
信し、出力がコレクタに現れる。多段差動増幅器は、第
１段のブランチの出力が第２段のブランチの入力に与え
られるようにこれらの段の２つ又はそれ以上の段により
簡単に形成されている。
は従来既知であり、例えば「McGRAW-HILL BOOK COMPAN
Y, NEW YORK」の「Operation amplifiers」(G. GRAEME
et al)の第４章に記載されている。差動増幅器は例え
ば、コレクタ負荷をそれぞれ有する２つのエミッタ結合
トランジスタを有する。ベースはそれぞれ入力信号を受
信し、出力がコレクタに現れる。多段差動増幅器は、第
１段のブランチの出力が第２段のブランチの入力に与え
られるようにこれらの段の２つ又はそれ以上の段により
簡単に形成されている。
【０００３】
【発明が解決しようとする課題】コードレスホン、移動
受信機及びその他の受信機の分野では、一般消費者向け
の製品に用いられる消費電力および生産コストの低い平
衡回路が要求されているが、従来の多段差動増幅器を有
する半導体デバイスはこのような要求を十分に満足する
ものではなかった。
受信機及びその他の受信機の分野では、一般消費者向け
の製品に用いられる消費電力および生産コストの低い平
衡回路が要求されているが、従来の多段差動増幅器を有
する半導体デバイスはこのような要求を十分に満足する
ものではなかった。
【０００４】本発明は、従来公知の半導体デバイスと同
じ大きさの差動利得を有するにも拘らず消費電力が低い
二段差動増幅器を有する半導体デバイスを提供すること
を目的とするものである。本発明の他の目的は、十分な
信号−雑音比を有する二段差動増幅器を有する半導体デ
バイスを提供するものである。本発明のさらに他の目的
は、従来より優れた共通モード阻止性能を有する二段差
動増幅器を有する半導体デバイスを提供するものであ
る。
じ大きさの差動利得を有するにも拘らず消費電力が低い
二段差動増幅器を有する半導体デバイスを提供すること
を目的とするものである。本発明の他の目的は、十分な
信号−雑音比を有する二段差動増幅器を有する半導体デ
バイスを提供するものである。本発明のさらに他の目的
は、従来より優れた共通モード阻止性能を有する二段差
動増幅器を有する半導体デバイスを提供するものであ
る。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、ソース電極を介して相互に結合され、
それぞれが入力信号を受信するとともに電流ブランチを
構成する２個のトランジスタを含む第１差動トランジス
タ対と、ソース電極を介して相互に結合され、それぞれ
が上記第１差動トランジスタ対のそれぞれのブランチか
らの出力信号を受信し、電流ブランチを構成するととも
に出力信号を供給する２個のトランジスタを含む第２差
動トランジスタ対とを具える二段差動増幅器を有する半
導体デバイスにおいて、第２差動トランジスタ対の各ブ
ランチを第１差動トランジスタ対の各ブランチと直列に
配置して、それぞれが第１差動トランジスタ対の１つの
トランジスタと負荷および第２差動トランジスタ対の１
つのトランジスタと負荷とを有する副回路を２つ形成
し、それぞれの副回路の個々のトランジスタが同じ電流
を共有するように構成したことを特徴とするものであ
る。このように構成した本発明の二段差動増幅器を有す
る半導体デバイスは、高い利得を有するとともに共通モ
ード阻止性能が高いという利点を有するものである。
めに、本発明は、ソース電極を介して相互に結合され、
それぞれが入力信号を受信するとともに電流ブランチを
構成する２個のトランジスタを含む第１差動トランジス
タ対と、ソース電極を介して相互に結合され、それぞれ
が上記第１差動トランジスタ対のそれぞれのブランチか
らの出力信号を受信し、電流ブランチを構成するととも
に出力信号を供給する２個のトランジスタを含む第２差
動トランジスタ対とを具える二段差動増幅器を有する半
導体デバイスにおいて、第２差動トランジスタ対の各ブ
ランチを第１差動トランジスタ対の各ブランチと直列に
配置して、それぞれが第１差動トランジスタ対の１つの
トランジスタと負荷および第２差動トランジスタ対の１
つのトランジスタと負荷とを有する副回路を２つ形成
し、それぞれの副回路の個々のトランジスタが同じ電流
を共有するように構成したことを特徴とするものであ
る。このように構成した本発明の二段差動増幅器を有す
る半導体デバイスは、高い利得を有するとともに共通モ
ード阻止性能が高いという利点を有するものである。
【０００６】
【実施例】本発明の二段差動増幅器を有する半導体デバ
イスの一実施例を図面を参照して詳細に説明する。図１
は、本発明の二段差動増幅器を有する半導体デバイスの
一実施例の増幅器を示す。図１に示す増幅器は、２つの
電界効果トランジスタＴ１とＴ２を有する。トランジス
タＴ１は共通ソース接続されているか又はソース接地さ
れている。トランジスタＴ２は、そのソースとトランジ
スタＴ１のドレインとの間に接続されている抵抗負荷Ｒ
１を介してトランジスタＴ１と結合されている。増幅す
べき信号は入力端子Ｅ、つまりトランジスタＴ１のゲー
トに供給する。トランジスタＴ１のドレインに現れる上
記増幅すべき信号は、直流阻止用コンデンサＣ１を経て
トランジスタＴ２のゲートに供給される。上側にあるト
ランジスタＴ２のソース電極は、利得を得るために交流
に対して接地されてなければならない。トランジスタＴ
２は、低いインピーダンスを持つコンデンサＣ２を介し
て接地されている。トランジスタＴ２のドレインは、こ
の増幅器の出力端子Ｓを構成している。トランジスタＴ
２のドレインと直流電源ＶDDとの間に負荷Ｌを接続す
る。
イスの一実施例を図面を参照して詳細に説明する。図１
は、本発明の二段差動増幅器を有する半導体デバイスの
一実施例の増幅器を示す。図１に示す増幅器は、２つの
電界効果トランジスタＴ１とＴ２を有する。トランジス
タＴ１は共通ソース接続されているか又はソース接地さ
れている。トランジスタＴ２は、そのソースとトランジ
スタＴ１のドレインとの間に接続されている抵抗負荷Ｒ
１を介してトランジスタＴ１と結合されている。増幅す
べき信号は入力端子Ｅ、つまりトランジスタＴ１のゲー
トに供給する。トランジスタＴ１のドレインに現れる上
記増幅すべき信号は、直流阻止用コンデンサＣ１を経て
トランジスタＴ２のゲートに供給される。上側にあるト
ランジスタＴ２のソース電極は、利得を得るために交流
に対して接地されてなければならない。トランジスタＴ
２は、低いインピーダンスを持つコンデンサＣ２を介し
て接地されている。トランジスタＴ２のドレインは、こ
の増幅器の出力端子Ｓを構成している。トランジスタＴ
２のドレインと直流電源ＶDDとの間に負荷Ｌを接続す
る。
【０００７】図２は、本発明の二段差動増幅器を有する
半導体デバイスの一実施例の差動増幅器を示す。図２に
おいて、本発明の差動増幅器は対称構造を採っており、
互いに結合された２つの等価副回路を有する。それぞれ
の副回路は図１に示す増幅器で構成されており、これら
の増幅器は、抵抗負荷Ｒ１及びＲ′１をそれぞれ有する
第１のトランジスタＴ１及びＴ′１と、負荷Ｌ及びＬ′
をそれぞれ有し、かつ、第１のトランジスタＴ１及び
Ｔ′１と直列な第２のトランジスタＴ２及びＴ′２をそ
れぞれ具える。このように直列に配列された４つのトラ
ンジスタ素子により形成されたそれぞれのブランチは、
接地点と直流電源ＶDDとの間に接続されている。トラン
ジスタＴ２及びＴ′２のソース電極と接地点との間に接
続されるコンデンサＣ２は図示されていない。本発明の
差動増幅器は、２つの副回路を以下のように結合するこ
とにより得られる。すなわち、それぞれの副回路の上側
のトランジスタＴ２及びＴ′２のソース電極を同一点に
接続し、下側のトランジスタＴ１及びＴ′１を接地す
る。このような本発明の二段差動増幅器は、対称構造を
有しており、差動モード及び同相モードでの動作を別々
に調べることにより従来公知の方法で解析を行うことが
できる。
半導体デバイスの一実施例の差動増幅器を示す。図２に
おいて、本発明の差動増幅器は対称構造を採っており、
互いに結合された２つの等価副回路を有する。それぞれ
の副回路は図１に示す増幅器で構成されており、これら
の増幅器は、抵抗負荷Ｒ１及びＲ′１をそれぞれ有する
第１のトランジスタＴ１及びＴ′１と、負荷Ｌ及びＬ′
をそれぞれ有し、かつ、第１のトランジスタＴ１及び
Ｔ′１と直列な第２のトランジスタＴ２及びＴ′２をそ
れぞれ具える。このように直列に配列された４つのトラ
ンジスタ素子により形成されたそれぞれのブランチは、
接地点と直流電源ＶDDとの間に接続されている。トラン
ジスタＴ２及びＴ′２のソース電極と接地点との間に接
続されるコンデンサＣ２は図示されていない。本発明の
差動増幅器は、２つの副回路を以下のように結合するこ
とにより得られる。すなわち、それぞれの副回路の上側
のトランジスタＴ２及びＴ′２のソース電極を同一点に
接続し、下側のトランジスタＴ１及びＴ′１を接地す
る。このような本発明の二段差動増幅器は、対称構造を
有しており、差動モード及び同相モードでの動作を別々
に調べることにより従来公知の方法で解析を行うことが
できる。
【０００８】図３ａは、本発明の二段差動増幅器を有す
る半導体デバイスの一実施例の差動モードにおける差動
増幅器の等価回路を、図３ｂは、同相モードにおける差
動増幅器の等価回路をそれぞれ示す。図３ａにおいて、
結合点つまりそれぞれの副回路のトランジスタＴ２のソ
ース電極は、見掛け上の接地点になる。二つの副回路は
互いに分離されているので、この増幅器の解析は、副回
路の一方を解析すれば十分である。差動電圧利得Ｇ
dは、２つのソース接地増幅器を縦続接続した場合の差
動電圧利得に相当するが、値はそれより高い。トランジ
スタのパラサイト（寄生）容量を無視することによって
次式が得られる。
る半導体デバイスの一実施例の差動モードにおける差動
増幅器の等価回路を、図３ｂは、同相モードにおける差
動増幅器の等価回路をそれぞれ示す。図３ａにおいて、
結合点つまりそれぞれの副回路のトランジスタＴ２のソ
ース電極は、見掛け上の接地点になる。二つの副回路は
互いに分離されているので、この増幅器の解析は、副回
路の一方を解析すれば十分である。差動電圧利得Ｇ
dは、２つのソース接地増幅器を縦続接続した場合の差
動電圧利得に相当するが、値はそれより高い。トランジ
スタのパラサイト（寄生）容量を無視することによって
次式が得られる。
【数１】 Ｇd ＝〔−ｇm1Ｒ1 ／（1+ｇd1Ｒ1 ）〕×〔−ｇm2Ｒ2 ／（1+ｇd2Ｒ2 ）〕 ここで、ｇm1とｇd1はトランジスタＴ１の相互コンダク
タンスと出力コンダクタンスをそれぞれ示し、ｇm2とｇ
d2はトランジスタＴ２の相互コンダクタンスと出力コン
ダクタンスをそれぞれ示す。
タンスと出力コンダクタンスをそれぞれ示し、ｇm2とｇ
d2はトランジスタＴ２の相互コンダクタンスと出力コン
ダクタンスをそれぞれ示す。
【０００９】図３ｂにおいて、トランジスタＴ２及び
Ｔ’２のソース電極を相互に結合しているブランチに電
流は流れない。したがって、装置の動作に影響を及ぼす
ことなくこのブランチを取り除くことができる。その結
果、同相モードではトランジスタＴ２及びＴ’２のソー
ス電極はフローティングの状態にある。差動モードにお
けるのと同様に、同相モードにおいても、一方の副回路
を解析すれば十分である。特に上側にあるトランジスタ
Ｔ２は、抵抗負荷Ｒ１により与えられるフィードバック
による著しく低い利得を有するので、同相モードにおけ
る動作は差動モードにおける動作と本質的に異なる。こ
れらのトランジスタのパラサイト容量の影響が無視され
るとき、同相モード電圧利得Ｇc は次式により与えられ
る。
Ｔ’２のソース電極を相互に結合しているブランチに電
流は流れない。したがって、装置の動作に影響を及ぼす
ことなくこのブランチを取り除くことができる。その結
果、同相モードではトランジスタＴ２及びＴ’２のソー
ス電極はフローティングの状態にある。差動モードにお
けるのと同様に、同相モードにおいても、一方の副回路
を解析すれば十分である。特に上側にあるトランジスタ
Ｔ２は、抵抗負荷Ｒ１により与えられるフィードバック
による著しく低い利得を有するので、同相モードにおけ
る動作は差動モードにおける動作と本質的に異なる。こ
れらのトランジスタのパラサイト容量の影響が無視され
るとき、同相モード電圧利得Ｇc は次式により与えられ
る。
【数２】 Ｇc ＝〔−ｇm1／（ｇd1＋ｇd2／Ｋ）〕×〔ｇd2・Ｒ2 ／Ｋ〕 ここで、Ｋ＝１＋（ｇm2＋ｇd2）Ｒ１＋ｇd2Ｒ２であ
る。パラメータＫは１よりも相当大きいため、Ｇc は次
式のように簡略化される。
る。パラメータＫは１よりも相当大きいため、Ｇc は次
式のように簡略化される。
【数３】Ｇc ＝〔−ｇm1・ｇd2Ｒ2 ／Ｋ・ｇd1〕
【００１０】もしトランジスタＴ１とトランジスタＴ２
が同じトランジスタであり、Ｒ１＝Ｒ２ならば（実施例
で後に詳しく説明するように）、差動モード利得及び同
相モード利得は、それぞれ次式により与えられる。
が同じトランジスタであり、Ｒ１＝Ｒ２ならば（実施例
で後に詳しく説明するように）、差動モード利得及び同
相モード利得は、それぞれ次式により与えられる。
【数４】Ｇd ＝〔−ｇm Ｒ／（１＋ｇd ・Ｒ）〕2
【数５】 Ｇc ＝〔−ｇm Ｒ／（１＋ｇm ・Ｒ＋２ｇd ・Ｒ）〕
【００１１】差動モード利得と同相モード利得との比ｒ
は次式により与えられる。
は次式により与えられる。
【数６】 ｒ＝Ｇd ／Ｇc ＝−ｇm Ｒ〔１＋（ｇm ＋２ｇd ）・Ｒ〕／〔１＋ｇd ・Ｒ〕2
【００１２】図２に示される差動増幅器は以下のような
顕著な利点を有する。 − 従来の２つのソース接地ステージの差動モード利得
に相当する高い差動モード利得を得ることができる。 − 従来技術のように高い出力インピーダンスをもつ電
流源を使用することなしに高い共通モード阻止性能を得
ることができる。 − それぞれの副回路のトランジスタＴ１及びトランジ
スタＴ２には同じ電流が流れるので、得られる利得に関
連して電力消費量がより低くなる。 − 低い同相モード利得が生じるフィードバックがトラ
ンジスタＴ２（又はトランジスタＴ′２）、つまりいわ
ゆる第２増幅ステージに加えられるので、同相モードで
さえ非常に低い信号−雑音比が得られる。したがってト
ランジスタＴ１は低いノイズで作動し、また同相モード
利得によるマスク効果の結果、同相モードにおいて十分
な信号−雑音比を得るのに貢献する。
顕著な利点を有する。 − 従来の２つのソース接地ステージの差動モード利得
に相当する高い差動モード利得を得ることができる。 − 従来技術のように高い出力インピーダンスをもつ電
流源を使用することなしに高い共通モード阻止性能を得
ることができる。 − それぞれの副回路のトランジスタＴ１及びトランジ
スタＴ２には同じ電流が流れるので、得られる利得に関
連して電力消費量がより低くなる。 − 低い同相モード利得が生じるフィードバックがトラ
ンジスタＴ２（又はトランジスタＴ′２）、つまりいわ
ゆる第２増幅ステージに加えられるので、同相モードで
さえ非常に低い信号−雑音比が得られる。したがってト
ランジスタＴ１は低いノイズで作動し、また同相モード
利得によるマスク効果の結果、同相モードにおいて十分
な信号−雑音比を得るのに貢献する。
【００１３】図２に示した二段差動増幅器の変形例とし
ては、上側のトランジスタＴ２及びＴ′２の相互に結合
されたソース電極の間に電流源を配置することが考えら
れる。このとき、電源電圧ＶDDはより高くする必要があ
る。
ては、上側のトランジスタＴ２及びＴ′２の相互に結合
されたソース電極の間に電流源を配置することが考えら
れる。このとき、電源電圧ＶDDはより高くする必要があ
る。
【００１４】図４は、本発明の二段差動増幅器を有する
半導体デバイスの一実施例であり、図２に示された増幅
器を基にした差動増幅器を示す。この半導体デバイス
は、エンハンスメント型のガリウム砒素（ＧａＡｓ）電
界効果トランジスタにより実現されており、このエンハ
ンスメント型ではゲート−ソース電圧がないときにカッ
トオフ状態となっている。トランジスタＴ１，Ｔ′１，
Ｔ２及びＴ′２はすべて同じものであり、これらはトラ
ンジスタＴ３、抵抗Ｒ３〜Ｒ８及びトランジスタＴ′
３、抵抗Ｒ’３〜Ｒ’８を具える副回路によりバイアス
されている。
半導体デバイスの一実施例であり、図２に示された増幅
器を基にした差動増幅器を示す。この半導体デバイス
は、エンハンスメント型のガリウム砒素（ＧａＡｓ）電
界効果トランジスタにより実現されており、このエンハ
ンスメント型ではゲート−ソース電圧がないときにカッ
トオフ状態となっている。トランジスタＴ１，Ｔ′１，
Ｔ２及びＴ′２はすべて同じものであり、これらはトラ
ンジスタＴ３、抵抗Ｒ３〜Ｒ８及びトランジスタＴ′
３、抵抗Ｒ’３〜Ｒ’８を具える副回路によりバイアス
されている。
【００１５】図５ａ及び図５ｂは、構成が図４に示され
る半導体デバイスの実施例と同じであるが、素子の値が
異なる２つの例に対して、周波数Ｆの関数として表され
た利得Ｇc 及びＧd の曲線を示すものである。利得Ｇc
又はＧd は入力信号ＶE1又はＶE2に対する出力信号ＶS1
又はＶS2（図４参照）の比により評価したものである。
る半導体デバイスの実施例と同じであるが、素子の値が
異なる２つの例に対して、周波数Ｆの関数として表され
た利得Ｇc 及びＧd の曲線を示すものである。利得Ｇc
又はＧd は入力信号ＶE1又はＶE2に対する出力信号ＶS1
又はＶS2（図４参照）の比により評価したものである。
【図１】本発明の二段差動増幅器を有する半導体デバイ
スの増幅器の一実施例を示す。
スの増幅器の一実施例を示す。
【図２】本発明の二段差動増幅器を有する半導体デバイ
スの差動増幅器の一実施例を示す。
スの差動増幅器の一実施例を示す。
【図３】ａは本発明の二段差動増幅器を有する半導体デ
バイスの一実施例の差動モードにおける差動増幅器の等
価回路を示す。ｂは同じく同相モードにおける差動増幅
器の等価回路を示す。
バイスの一実施例の差動モードにおける差動増幅器の等
価回路を示す。ｂは同じく同相モードにおける差動増幅
器の等価回路を示す。
【図４】本発明の二段差動増幅器を有する半導体デバイ
スの一実施例を示す。
スの一実施例を示す。
【図５】ａは図４に示される半導体デバイスの一例にお
ける周波数の関数としての利得の曲線を示す。ｂは図４
に示される半導体デバイスの他の例における周波数の関
数としての利得の曲線を示す。
ける周波数の関数としての利得の曲線を示す。ｂは図４
に示される半導体デバイスの他の例における周波数の関
数としての利得の曲線を示す。
Ｔ１，Ｔ’１，Ｔ２，Ｔ’２ トランジスタ Ｒ１，Ｒ’１，Ｒ２，Ｒ’２ 抵抗 Ｌ，Ｌ’ 負荷 Ｃ１，Ｃ’１，Ｃ２，Ｃ’２ コンデンサ Ｅ，Ｅ’ 入力端子 Ｓ，Ｓ’ 出力端子 ＶDD 直流電源
Claims (5)
- 【請求項１】 ソース電極を介して相互に結合され、そ
れぞれが入力信号を受信するとともに電流ブランチを構
成する２個のトランジスタを含む第１差動トランジスタ
対と、ソース電極を介して相互に結合され、それぞれが
上記第１差動トランジスタ対のそれぞれのブランチから
の出力信号を受信し、電流ブランチを構成するとともに
出力信号を供給する２個のトランジスタを含む第２差動
トランジスタ対とを具える二段差動増幅器を有する半導
体デバイスにおいて、前記第２差動トランジスタ対の各
ブランチを前記第１差動トランジスタ対の各ブランチと
直列に配置して、それぞれが第１差動トランジスタ対の
１つのトランジスタと負荷および第２差動トランジスタ
対の１つのトランジスタと負荷とを有する副回路を２つ
形成し、それぞれの副回路の個々のトランジスタが同じ
電流を共有するように構成したことを特徴とする二段差
動増幅器を有する半導体デバイス。 - 【請求項２】 上記第１差動トランジスタ対の２つのト
ランジスタのソース電極を電流源に結合したことを特徴
とする請求項１記載の二段差動増幅器を有する半導体デ
バイス。 - 【請求項３】 上記トランジスタが電界効果トランジス
タであることを特徴とする請求項１又は２記載の二段差
動増幅器を有する半導体デバイス。 - 【請求項４】 上記電界効果トランジスタがエンハンス
メント型のガリウム砒素トランジスタであることを特徴
とする請求項３記載の二段差動増幅器を有する半導体デ
バイス。 - 【請求項５】 上記トランジスタのゲートにバイアス手
段を設けたことを特徴とする請求項１，２，３又は４記
載の二段差動増幅器を有する半導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9116035 | 1991-12-23 | ||
| FR9116035 | 1991-12-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259759A true JPH05259759A (ja) | 1993-10-08 |
Family
ID=9420407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4342546A Pending JPH05259759A (ja) | 1991-12-23 | 1992-12-22 | 二段差動増幅器を有する半導体デバイス |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5389891A (ja) |
| EP (1) | EP0549045B1 (ja) |
| JP (1) | JPH05259759A (ja) |
| DE (1) | DE69215492T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2017169769A1 (ja) * | 2016-03-31 | 2018-09-20 | 日本電信電話株式会社 | ドライバ回路および光送信器 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2702898B1 (fr) * | 1993-03-19 | 1995-04-28 | Valeo Electronique | Dispositif électronique à faible consommation. |
| US5648743A (en) * | 1993-08-10 | 1997-07-15 | Fujitsu Limited | Amplifying circuit for an integrated circuit with low-noise characteristic |
| FR2717967B1 (fr) * | 1994-03-24 | 1996-05-31 | Valeo Electronique | Amplificateur à plusieurs étages à faible consommation, et récepteur embarqué de signaux muni d'un tel amplificateur. |
| US5463347A (en) * | 1994-12-12 | 1995-10-31 | Texas Instruments Incorporated | MOS uni-directional, differential voltage amplifier capable of amplifying signals having input common-mode voltage beneath voltage of lower supply and integrated circuit substrate |
| JPH08181548A (ja) * | 1994-12-26 | 1996-07-12 | Mitsubishi Electric Corp | 差動増幅回路、ｃｍｏｓインバータ、パルス幅変調方式用復調回路及びサンプリング回路 |
| US5754079A (en) * | 1996-10-25 | 1998-05-19 | Tripath Technology, Inc. | Method and apparatus for biasing a differential cascode circuit |
| US6147559A (en) * | 1998-07-30 | 2000-11-14 | Philips Electronics North America Corporation | Noise figure and linearity improvement technique using shunt feedback |
| TW398142B (en) * | 1998-07-30 | 2000-07-11 | Ind Tech Res Inst | Automatic gain control circuit with low distortion |
| US6411132B2 (en) * | 1999-12-30 | 2002-06-25 | Intel Corporation | Matched current differential amplifier |
| GB2358532A (en) * | 2000-01-22 | 2001-07-25 | Mitel Semiconductor Ltd | AC voltage amplifier using current mode stages |
| DE60123955T2 (de) * | 2000-06-13 | 2007-06-14 | California Institute Of Technology, Pasadena | Wellenleiterübergang zur modenwandlung für eine quasi-optische matrix |
| FR2881298B1 (fr) * | 2005-01-26 | 2007-05-11 | St Microelectronics Sa | Dispositif amplificateur radiofrequence, en particulier pour telephone mobile cellulaire |
| DE102005062767A1 (de) * | 2005-12-28 | 2007-07-12 | Atmel Germany Gmbh | Kaskoden-Differenzverstärker und Differenzverstärker |
| JP5820176B2 (ja) * | 2011-07-21 | 2015-11-24 | 住友電気工業株式会社 | 電子回路 |
| US8928408B2 (en) * | 2013-01-24 | 2015-01-06 | Aeroflex Colorado Springs Inc. | High-gain low-noise preamplifier and associated amplification and common-mode control method |
| JP6387902B2 (ja) * | 2015-05-28 | 2018-09-12 | 三菱電機株式会社 | 多段増幅器 |
| CN106921356B (zh) * | 2017-03-03 | 2019-02-19 | 重庆湃芯入微科技有限公司 | 一种无需稳定性补偿的两级全差分放大器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2734945A1 (de) * | 1977-08-03 | 1979-02-15 | Bosch Gmbh Robert | Zum verstaerken von wechselstromsignalen bestimmter zwei- oder mehrstufiger transistorverstaerker |
| EP0244973B1 (en) * | 1986-04-23 | 1994-02-16 | Texas Instruments Incorporated | Broadband differential amplifier |
| JPH03123210A (ja) * | 1989-10-06 | 1991-05-27 | Alps Electric Co Ltd | ２段縦続差動増幅器 |
| US5068621A (en) * | 1990-08-13 | 1991-11-26 | Triquint Semiconductor, Inc. | Compensation method and apparatus for enhancing single-ended to differential conversion |
-
1992
- 1992-12-15 DE DE69215492T patent/DE69215492T2/de not_active Expired - Fee Related
- 1992-12-15 EP EP92203929A patent/EP0549045B1/fr not_active Expired - Lifetime
- 1992-12-21 US US07/995,452 patent/US5389891A/en not_active Expired - Fee Related
- 1992-12-22 JP JP4342546A patent/JPH05259759A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2017169769A1 (ja) * | 2016-03-31 | 2018-09-20 | 日本電信電話株式会社 | ドライバ回路および光送信器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5389891A (en) | 1995-02-14 |
| EP0549045B1 (fr) | 1996-11-27 |
| DE69215492T2 (de) | 1997-05-22 |
| DE69215492D1 (de) | 1997-01-09 |
| EP0549045A1 (fr) | 1993-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05259759A (ja) | 二段差動増幅器を有する半導体デバイス | |
| KR100717993B1 (ko) | 능동 바룬기 | |
| US5177381A (en) | Distributed logarithmic amplifier and method | |
| US7397307B2 (en) | Amplifier arrangement having an adjustable gain, and use thereof | |
| US4742308A (en) | Balanced output analog differential amplifier circuit | |
| US5057788A (en) | 2-stage differential amplifier connected in cascade | |
| US6388502B2 (en) | Semiconductor integrated circuit | |
| US6545502B1 (en) | High frequency MOS fixed and variable gain amplifiers | |
| US6265944B1 (en) | Fully integrated broadband RF voltage amplifier with enhanced voltage gain and method | |
| JPH0257722B2 (ja) | ||
| US5606288A (en) | Differential transimpedance amplifier | |
| JP4067632B2 (ja) | 多段差動増幅器 | |
| US5420524A (en) | Differential gain stage for use in a standard bipolar ECL process | |
| US20030038678A1 (en) | Differential amplifier with gain substantially independent of temperature | |
| US5973539A (en) | Mixer circuit for mixing two signals having mutually different frequencies | |
| US6774720B2 (en) | Electric field intensity detecting circuit and limiter amplifier | |
| US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
| US7612609B1 (en) | Self-stabilizing differential load circuit with well controlled complex impedance | |
| EP1517439A1 (en) | Transistor amplifier | |
| US7095279B2 (en) | AC differential amplifier with reduced low corner frequency | |
| Sharan et al. | Low-voltage CCII+ Cells-based Tunable, Variable Gain Instrumentation Amplifier for Sub-Audio Frequency Signal Processing | |
| JPH02265309A (ja) | マイクロ波多段増幅器 | |
| SU1676065A1 (ru) | Операционный усилитель на КМОП транзисторах | |
| SU1061244A1 (ru) | Дифференциальный усилитель | |
| Wang et al. | A Unity-Gain Buffer with 1.6 GHz Bandwidth and $1900\mathrm {V}/\mu\mathrm {s} $ Slew Rate based on an OPA Adopting Cascaded Class-AB Structure |