JPH05243870A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH05243870A JPH05243870A JP4310692A JP4310692A JPH05243870A JP H05243870 A JPH05243870 A JP H05243870A JP 4310692 A JP4310692 A JP 4310692A JP 4310692 A JP4310692 A JP 4310692A JP H05243870 A JPH05243870 A JP H05243870A
- Authority
- JP
- Japan
- Prior art keywords
- differential
- signal
- amplifier
- transistor
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】同一の帯域特性を有しかつ入出力の関係に直線
性（リニアリティー）のある範囲が広い差動増幅器を実
現すること 【構成】差動信号を入力する入力段用とレベルシフト用
の各々一対のエミッタフォロアと、差動負極性を増幅す
る第１の誤差補正部と、差動正極性を増幅する第２の誤
差補正部と、第１の誤差補正部変化分と差動正極性の信
号の加算分を増幅する第１の増幅部と、第２の誤差補正
部変化分と差動負極性の信号の加算分を増幅する第２の
増幅部と、を設け、第１及び第２の誤差補正部と第１及
び第２の増幅部との利得率等に関する周波数特性は同一
あるいは一定の関係を保ち、差動信号の増幅における誤
差が打ち消されることを特徴とする差動増幅器である。
性（リニアリティー）のある範囲が広い差動増幅器を実
現すること 【構成】差動信号を入力する入力段用とレベルシフト用
の各々一対のエミッタフォロアと、差動負極性を増幅す
る第１の誤差補正部と、差動正極性を増幅する第２の誤
差補正部と、第１の誤差補正部変化分と差動正極性の信
号の加算分を増幅する第１の増幅部と、第２の誤差補正
部変化分と差動負極性の信号の加算分を増幅する第２の
増幅部と、を設け、第１及び第２の誤差補正部と第１及
び第２の増幅部との利得率等に関する周波数特性は同一
あるいは一定の関係を保ち、差動信号の増幅における誤
差が打ち消されることを特徴とする差動増幅器である。
Description
【０００１】
【産業上の利用分野】本発明は、利得誤差補正回路を付
加することで、高いリニアリティー特性を有する広帯域
差動増幅器に関する
加することで、高いリニアリティー特性を有する広帯域
差動増幅器に関する
【０００２】
【従来の技術】まず、基本的な広域差動増幅器について
説明する。図３に基本的な差動増幅回路をしめす。
Ｑ11，Ｑ12はＮＰＮトランジスタで、各々のベース端子
が差動信号を入力する入力端子になっている。Ｒ11，Ｒ
12は抵抗である。また、トランジスタＱ11のコレクタ端
子に流れこむ電流値をＩ11とし、トランジスタＱ12のコ
レクタ端子に流れこむ電流値をＩ12とする。また、これ
らトランジスタＱ11，Ｑ12を駆動するための電流源から
供給される電流値をＩ10とする。このとき、Ｑ11のベー
ス端子には電圧値Ｖ11がトランジスタＱ12のベース端子
には電圧値Ｖ12が入力され、この電圧値の差が（Ｖ11−
Ｖ12）が電流値をＩ11の変化に比例する。
説明する。図３に基本的な差動増幅回路をしめす。
Ｑ11，Ｑ12はＮＰＮトランジスタで、各々のベース端子
が差動信号を入力する入力端子になっている。Ｒ11，Ｒ
12は抵抗である。また、トランジスタＱ11のコレクタ端
子に流れこむ電流値をＩ11とし、トランジスタＱ12のコ
レクタ端子に流れこむ電流値をＩ12とする。また、これ
らトランジスタＱ11，Ｑ12を駆動するための電流源から
供給される電流値をＩ10とする。このとき、Ｑ11のベー
ス端子には電圧値Ｖ11がトランジスタＱ12のベース端子
には電圧値Ｖ12が入力され、この電圧値の差が（Ｖ11−
Ｖ12）が電流値をＩ11の変化に比例する。
【０００３】ところが、このような構成において利得を
高い周波数まである程度一定に保つためには、抵抗
Ｒ11，Ｒ12の抵抗値Ｒeのをある程度小さい値にしなけ
ればならない。すると、トランジスタのベース・エミッ
タ間電圧は、コレクタ電流に対して対数的に変化するた
め入力電圧がある程度大きくなると利得が小さくなり、
図４の破線の特性となる。すなわち、理想とする実線で
あらわした直線的な変化が破線に示すような対数関数的
変化となる。以下にこの理想の直線と破線との差を誤差
と呼ぶ。参考のためにこのような回路において一般に用
いられている入出力関係に式を以下に示す。 Ｖ11−Ｖ12＝２×Ｒe×(Ｉ11−Ｉ10)＋(ｋＴ／ｑ) ×ln(Ｉ11／(２×Ｉ10−Ｉ11)） ｋはボルツマン定数、ｑは電子の荷電、Ｔは絶対温度で
ある。この式からＲeが小さくなると入力電圧の変動に
対し出力電流の変動（Ｉ11の変動）と理想出力電流との
差（誤差）には対数指数的要因が増してくることが理解
される。
高い周波数まである程度一定に保つためには、抵抗
Ｒ11，Ｒ12の抵抗値Ｒeのをある程度小さい値にしなけ
ればならない。すると、トランジスタのベース・エミッ
タ間電圧は、コレクタ電流に対して対数的に変化するた
め入力電圧がある程度大きくなると利得が小さくなり、
図４の破線の特性となる。すなわち、理想とする実線で
あらわした直線的な変化が破線に示すような対数関数的
変化となる。以下にこの理想の直線と破線との差を誤差
と呼ぶ。参考のためにこのような回路において一般に用
いられている入出力関係に式を以下に示す。 Ｖ11−Ｖ12＝２×Ｒe×(Ｉ11−Ｉ10)＋(ｋＴ／ｑ) ×ln(Ｉ11／(２×Ｉ10−Ｉ11)） ｋはボルツマン定数、ｑは電子の荷電、Ｔは絶対温度で
ある。この式からＲeが小さくなると入力電圧の変動に
対し出力電流の変動（Ｉ11の変動）と理想出力電流との
差（誤差）には対数指数的要因が増してくることが理解
される。
【０００４】
【発明が解決しようとする課題】このため入出力の関係
に直線性（リニアリティー）のある範囲が非常に狭くな
るという問題があった。よって、本発明は実質的同一の
帯域特性を有しかつ入出力の関係に直線性（リニアリテ
ィー）のある範囲が広い広域差動増幅器を実現すること
を目的としている。
に直線性（リニアリティー）のある範囲が非常に狭くな
るという問題があった。よって、本発明は実質的同一の
帯域特性を有しかつ入出力の関係に直線性（リニアリテ
ィー）のある範囲が広い広域差動増幅器を実現すること
を目的としている。
【０００５】
【課題を解決するための手段】本発明は、差動正極性の
信号を入力する第１の入力段部と、差動負極性の信号を
入力する第２の入力段部と、差動正極性の信号を入力
し、動作点の電圧を変化して出力する第１のレベルシフ
ト部と、差動負極性の信号を入力、動作点の電圧を変化
して出力する第２のレベルシフト部と、前記第２のレベ
ルシフト部からの信号の変化分を増幅して出力する第１
の誤差補正部と、前記第１のレベルシフト部からの信号
の変化分を増幅して出力する第２の誤差補正部と、前記
第１の入力段部からの信号と第１の誤差補正部から信号
のうち変化分を加算して出力する第１の加算部と、前記
第２の入力段部からの信号と第２の誤差補正部から信号
のうち変化分を加算して出力する第２の加算部と、前記
第１の加算部から変化分を増幅して出力する第１の増幅
部と、前記第２の加算部から変化分を増幅して出力する
第２の増幅部とを設け、第１及び第２の誤差補正部と第
１及び第２の増幅部との利得率等に関する周波数特性は
実質的同一あるいは実質的一定の関係を保ち、差動信号
の増幅における誤差が打ち消されることを特徴とする差
動増幅器である。
信号を入力する第１の入力段部と、差動負極性の信号を
入力する第２の入力段部と、差動正極性の信号を入力
し、動作点の電圧を変化して出力する第１のレベルシフ
ト部と、差動負極性の信号を入力、動作点の電圧を変化
して出力する第２のレベルシフト部と、前記第２のレベ
ルシフト部からの信号の変化分を増幅して出力する第１
の誤差補正部と、前記第１のレベルシフト部からの信号
の変化分を増幅して出力する第２の誤差補正部と、前記
第１の入力段部からの信号と第１の誤差補正部から信号
のうち変化分を加算して出力する第１の加算部と、前記
第２の入力段部からの信号と第２の誤差補正部から信号
のうち変化分を加算して出力する第２の加算部と、前記
第１の加算部から変化分を増幅して出力する第１の増幅
部と、前記第２の加算部から変化分を増幅して出力する
第２の増幅部とを設け、第１及び第２の誤差補正部と第
１及び第２の増幅部との利得率等に関する周波数特性は
実質的同一あるいは実質的一定の関係を保ち、差動信号
の増幅における誤差が打ち消されることを特徴とする差
動増幅器である。
【０００６】
【作用】差動増幅器に於ける増幅段の誤差分をキャンセ
ルする誤差補正回路を付加するから入力電圧の広い範囲
において直線性を保つことができる。
ルする誤差補正回路を付加するから入力電圧の広い範囲
において直線性を保つことができる。
【０００７】
【実施例】図１は、本発明の基本的構成図である。１，
２は入力段部で、具体的にはエッミタフォロワの構成と
なっている。入力段部１には差動入力信号のうち正極性
のものが入力され、入力段部２には差動入力信号のうち
負極性のものが入力される。３，４はレベルシフト部で
ある。この構成は入力段部と同様のエッミタフォロワに
ダイオード接続がなされているものが一般的である。レ
ベルシフト部３には差動入力信号のうち正極性のものが
入力され、レベルシフト部４には差動入力信号のうち負
極性のものが入力される。このレベルシフト部３，４が
設けられた目的は、誤差補正部５，６にて動作点を活性
領域にするためである。誤差補正部５はレベルシフト部
４からの信号を入力し、誤差補正部６はレベルシフト部
３からの信号を入力する。７，８は加算部である。この
加算部７，８は実際に回路上に存在するものではなく概
念的なものである。加算部７は入力段部１からの信号に
誤差補正部５の変化分を加算し、加算部８は入力段部２
からの信号に誤差補正部６の変化分を加算するものであ
る。具体的な動作としては、実施例で説明する。９，１
０は増幅部であり、本来の増幅動作の基礎となる部分で
ある。増幅部９は加算部７からの出力を増幅し、増幅部
１０は加算部８からの出力を増幅するものである。
２は入力段部で、具体的にはエッミタフォロワの構成と
なっている。入力段部１には差動入力信号のうち正極性
のものが入力され、入力段部２には差動入力信号のうち
負極性のものが入力される。３，４はレベルシフト部で
ある。この構成は入力段部と同様のエッミタフォロワに
ダイオード接続がなされているものが一般的である。レ
ベルシフト部３には差動入力信号のうち正極性のものが
入力され、レベルシフト部４には差動入力信号のうち負
極性のものが入力される。このレベルシフト部３，４が
設けられた目的は、誤差補正部５，６にて動作点を活性
領域にするためである。誤差補正部５はレベルシフト部
４からの信号を入力し、誤差補正部６はレベルシフト部
３からの信号を入力する。７，８は加算部である。この
加算部７，８は実際に回路上に存在するものではなく概
念的なものである。加算部７は入力段部１からの信号に
誤差補正部５の変化分を加算し、加算部８は入力段部２
からの信号に誤差補正部６の変化分を加算するものであ
る。具体的な動作としては、実施例で説明する。９，１
０は増幅部であり、本来の増幅動作の基礎となる部分で
ある。増幅部９は加算部７からの出力を増幅し、増幅部
１０は加算部８からの出力を増幅するものである。
【０００８】図２にＮＰＮトランジスタをもちいて実際
に回路構成をした場合の基本的回路図である。Ｑ１〜８
は，ＮＰＮトランジスタ（以下、トランジスタと呼
ぶ）、Ｒ１〜４は抵抗、Ｄ１，Ｄ２はツェナーダイオー
ド（以下、ダイオードと呼ぶ）である。差動正極性の信
号（Ｖ3）はトランジスタＱ３のベース端子及びトラン
ジスタＱ５のベース端子に入力される。差動負極性の信
号（Ｖ4）はトランジスタＱ４のベース端子及びトラン
ジスタＱ６のベース端子に入力される。トランジスタＱ
３とトランジスタＱ４は、差動増幅器の入力段部に該当
する。トランジスタＱ５のエミッタ端子はダイオードＤ
２のカソード端子に接続し、トランジスタＱ６のエミッ
タ端子はダイオードＤ１のカソード端子に接続される。
ダイオードＤ１，２ともに電流値ＩCOを持つ電流源によ
り駆動されている。トランジスタＱ５とダイオードＤ２
若しくはトランジスタＱ６とダイオードＤ１は各々レベ
ルシフト部を構成する。ダイオードＤ１のアノード端子
はトランジスタＱ７のベース端子に接続し、ダイオード
Ｄ２のアノード端子はトランジスタＱ８のベース端子に
接続する。トランジスタＱ７のエミッタ端子は抵抗Ｒ３
に接続しトランジスタＱ８のエミッタ端子は抵抗Ｒ４に
接続し、抵抗Ｒ３の逆側端子と抵抗Ｒ４の逆側端子が接
続しかつ電流値ＩO’の電流源に接続する。このトラン
ジスタＱ７と抵抗Ｒ３若しくはトランジスタＱ８と抵抗
Ｒ４は各々誤差補正部となる。トランジスタＱ７のコレ
クタ端子はトランジスタＱ３のエミッタ端子及びトラン
ジスタＱ１のベース端子に接続し、トランジスタＱ８の
コレクタ端子はトランジスタＱ４のエミッタ端子及びト
ランジスタＱ２のベース端子に接続する。トランジスタ
Ｑ１のエミッタ端子は抵抗Ｒ１に接続しトランジスタＱ
２のエミッタ端子は抵抗Ｒ２に接続し、抵抗Ｒ１の逆側
端子と抵抗Ｒ２の逆側端子が接続しかつ電流値ＩOの電
流源に接続する。このトランジスタＱ１と抵抗Ｒ１若し
くはトランジスタＱ２と抵抗Ｒ２は各々増幅部となる。
に回路構成をした場合の基本的回路図である。Ｑ１〜８
は，ＮＰＮトランジスタ（以下、トランジスタと呼
ぶ）、Ｒ１〜４は抵抗、Ｄ１，Ｄ２はツェナーダイオー
ド（以下、ダイオードと呼ぶ）である。差動正極性の信
号（Ｖ3）はトランジスタＱ３のベース端子及びトラン
ジスタＱ５のベース端子に入力される。差動負極性の信
号（Ｖ4）はトランジスタＱ４のベース端子及びトラン
ジスタＱ６のベース端子に入力される。トランジスタＱ
３とトランジスタＱ４は、差動増幅器の入力段部に該当
する。トランジスタＱ５のエミッタ端子はダイオードＤ
２のカソード端子に接続し、トランジスタＱ６のエミッ
タ端子はダイオードＤ１のカソード端子に接続される。
ダイオードＤ１，２ともに電流値ＩCOを持つ電流源によ
り駆動されている。トランジスタＱ５とダイオードＤ２
若しくはトランジスタＱ６とダイオードＤ１は各々レベ
ルシフト部を構成する。ダイオードＤ１のアノード端子
はトランジスタＱ７のベース端子に接続し、ダイオード
Ｄ２のアノード端子はトランジスタＱ８のベース端子に
接続する。トランジスタＱ７のエミッタ端子は抵抗Ｒ３
に接続しトランジスタＱ８のエミッタ端子は抵抗Ｒ４に
接続し、抵抗Ｒ３の逆側端子と抵抗Ｒ４の逆側端子が接
続しかつ電流値ＩO’の電流源に接続する。このトラン
ジスタＱ７と抵抗Ｒ３若しくはトランジスタＱ８と抵抗
Ｒ４は各々誤差補正部となる。トランジスタＱ７のコレ
クタ端子はトランジスタＱ３のエミッタ端子及びトラン
ジスタＱ１のベース端子に接続し、トランジスタＱ８の
コレクタ端子はトランジスタＱ４のエミッタ端子及びト
ランジスタＱ２のベース端子に接続する。トランジスタ
Ｑ１のエミッタ端子は抵抗Ｒ１に接続しトランジスタＱ
２のエミッタ端子は抵抗Ｒ２に接続し、抵抗Ｒ１の逆側
端子と抵抗Ｒ２の逆側端子が接続しかつ電流値ＩOの電
流源に接続する。このトランジスタＱ１と抵抗Ｒ１若し
くはトランジスタＱ２と抵抗Ｒ２は各々増幅部となる。
【０００９】この様な構成の回路動作を説明する。前提
として、トランジスタＱ１，Ｑ２，Ｑ７，Ｑ８の特性は
等しく且つ抵抗Ｒ１〜Ｒ４の抵抗値をすべてＲeとし、
また電流値ＩO＝ＩO’は等しいものとする。差動信号が
入力されるすなわち（Ｖ3−Ｖ4）＝０でなくなると、こ
の変動分は、トランジスタＱ３，Ｑ４によって（Ｖ1−
Ｖ2）として伝達され、増幅部であるトランジスタＱ
１，Ｑ２の各々のベース端子に入力される。このため従
来例のところでも説明したようにＩ1が変動する。一
方、（Ｖ3−Ｖ4）の変動分はトランジスタＱ５，Ｑ６、
ダイオードＤ１，Ｄ２によって（Ｖ6−Ｖ5）として伝達
され、誤差補正部であるトランジスタＱ７，Ｑ８の各々
のベース端子に入力される。Ｖ6はトランジスタＱ８の
ベース端子、Ｖ5はトランジスタＱ７のベース端子に入
力される電圧である。（Ｖ1−Ｖ2）＝（Ｖ6−Ｖ5）であ
るので、誤差補正部と増幅部における入出力関係から、
Ｉ1＝Ｉ4，Ｉ2＝Ｉ3と考えてよい。ただしこのときトラ
ンジスタＱ１，Ｑ２のベース電流は考慮していない。
として、トランジスタＱ１，Ｑ２，Ｑ７，Ｑ８の特性は
等しく且つ抵抗Ｒ１〜Ｒ４の抵抗値をすべてＲeとし、
また電流値ＩO＝ＩO’は等しいものとする。差動信号が
入力されるすなわち（Ｖ3−Ｖ4）＝０でなくなると、こ
の変動分は、トランジスタＱ３，Ｑ４によって（Ｖ1−
Ｖ2）として伝達され、増幅部であるトランジスタＱ
１，Ｑ２の各々のベース端子に入力される。このため従
来例のところでも説明したようにＩ1が変動する。一
方、（Ｖ3−Ｖ4）の変動分はトランジスタＱ５，Ｑ６、
ダイオードＤ１，Ｄ２によって（Ｖ6−Ｖ5）として伝達
され、誤差補正部であるトランジスタＱ７，Ｑ８の各々
のベース端子に入力される。Ｖ6はトランジスタＱ８の
ベース端子、Ｖ5はトランジスタＱ７のベース端子に入
力される電圧である。（Ｖ1−Ｖ2）＝（Ｖ6−Ｖ5）であ
るので、誤差補正部と増幅部における入出力関係から、
Ｉ1＝Ｉ4，Ｉ2＝Ｉ3と考えてよい。ただしこのときトラ
ンジスタＱ１，Ｑ２のベース電流は考慮していない。
【００１０】さらに詳しく上記の動作を説明するため
に、トランジスタＱ２について説明する。たとえば（Ｖ
3−Ｖ4）＜０となるような差動入力信号が入力されたと
する。このときトランジスタＱ２のコレクタ電流の電流
値であるＩ2は、電流源により定められているＩO／２
（いわゆるバイアス電流）よりも大きい値になるためト
ランジスタＱ２のベース・エミッタ間電圧が大きくな
る。この時は上記でも説明したとおり、トランジスタＱ
３のエミッタ電流の電流値であるＩ3は、Ｉ2＝Ｉ3とい
う関係にあるので、従来例で説明したトランジスタＱ２
でこのときすでに発生しているベース・エミッタ間電圧
における誤差はトランジスタＱ３で発生したベース・エ
ミッタ間電圧における誤差と逆符号であるからこれがフ
ィードバックされることで電流Ｉ1の変動に基づいて考
察するとトランジスタＱ２のベース・エミッタ間電圧の
誤差が打ち消されていることになる。
に、トランジスタＱ２について説明する。たとえば（Ｖ
3−Ｖ4）＜０となるような差動入力信号が入力されたと
する。このときトランジスタＱ２のコレクタ電流の電流
値であるＩ2は、電流源により定められているＩO／２
（いわゆるバイアス電流）よりも大きい値になるためト
ランジスタＱ２のベース・エミッタ間電圧が大きくな
る。この時は上記でも説明したとおり、トランジスタＱ
３のエミッタ電流の電流値であるＩ3は、Ｉ2＝Ｉ3とい
う関係にあるので、従来例で説明したトランジスタＱ２
でこのときすでに発生しているベース・エミッタ間電圧
における誤差はトランジスタＱ３で発生したベース・エ
ミッタ間電圧における誤差と逆符号であるからこれがフ
ィードバックされることで電流Ｉ1の変動に基づいて考
察するとトランジスタＱ２のベース・エミッタ間電圧の
誤差が打ち消されていることになる。
【００１１】トランジスタＱ１についても同様の動作と
なり、差動入力信号の変動分に基づいて考察するとＶ3
−Ｖ4は（（トランジスタＱ１のエミッタ電圧）−（ト
ランジスタＱ２のエミッタ電圧））になり、このエミッ
タ電圧の変動に抵抗値Ｒeをかけるたものが電流値Ｉ1及
びＩ2になる。このため、Ｖ3−Ｖ4の変化に対し従来よ
りもかなり直線的に出力電流値Ｉ1が変化することにな
る。
なり、差動入力信号の変動分に基づいて考察するとＶ3
−Ｖ4は（（トランジスタＱ１のエミッタ電圧）−（ト
ランジスタＱ２のエミッタ電圧））になり、このエミッ
タ電圧の変動に抵抗値Ｒeをかけるたものが電流値Ｉ1及
びＩ2になる。このため、Ｖ3−Ｖ4の変化に対し従来よ
りもかなり直線的に出力電流値Ｉ1が変化することにな
る。
【００１２】
【発明の効果】よって、本発明により広域動作をするす
なわち差動段のゲインを定めるエミッタ抵抗が小さい差
動増幅器にあっても広い動作範囲（振幅における）にお
いてリニアリティーをもつことができる。
なわち差動段のゲインを定めるエミッタ抵抗が小さい差
動増幅器にあっても広い動作範囲（振幅における）にお
いてリニアリティーをもつことができる。
【図１】本発明の基本的構成図である。
【図２】本発明の実施例の基本的回路図である。
【図３】差動増幅器の基本的構成図である。
【図４】差動増幅器の入出力特性の基本的動作図であ
る。
る。
１，２ 入力段部 ３，４ レベルシフト部 ５，６ 誤差補正部 ７，８ 加算部 ９，１０ 増幅部 Ｑ１〜８ ＮＰＮトランジスタ Ｒ１〜４ 抵抗 Ｄ１，Ｄ２ ツェナーダイオード
Claims (1)
- 【請求項１】 差動正極性の信号を入力する第１の入力
段部と、 差動負極性の信号を入力する第２の入力段部と、 差動正極性の信号を入力し、動作点の電圧を変化して出
力する第１のレベルシフト部と、 差動負極性の信号を入力し、動作点の電圧を変化して出
力する第２のレベルシフト部と、 前記第２のレベルシフト部からの信号の変化分を増幅し
て出力する第１の誤差補正部と、 前記第１のレベルシフト部からの信号の変化分を増幅し
て出力する第２の誤差補正部と、 前記第１の入力段部からの信号と第１の誤差補正部から
信号のうち変化分を加算して出力する第１の加算部と、 前記第２の入力段部からの信号と第２の誤差補正部から
信号のうち変化分を加算して出力する第２の加算部と、 前記第１の加算部から変化分を増幅して出力する第１の
増幅部と、 前記第２の加算部から変化分を増幅して出力する第２の
増幅部とを設け、第１及び第２の誤差補正部と第１及び
第２の増幅部との利得率等に関する周波数特性は実質的
同一あるいは実質的一定の関係を保ち、差動信号の増幅
における誤差が打ち消されることを特徴とする差動増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4310692A JPH05243870A (ja) | 1992-02-28 | 1992-02-28 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4310692A JPH05243870A (ja) | 1992-02-28 | 1992-02-28 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05243870A true JPH05243870A (ja) | 1993-09-21 |
Family
ID=12654587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4310692A Pending JPH05243870A (ja) | 1992-02-28 | 1992-02-28 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05243870A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007043604A (ja) * | 2005-08-05 | 2007-02-15 | Sony Corp | 出力回路、差動出力回路及びテレビ放送受信装置 |
| US7728667B2 (en) | 2007-08-31 | 2010-06-01 | Yokogawa Electric Corporation | Differential amplifier |
-
1992
- 1992-02-28 JP JP4310692A patent/JPH05243870A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007043604A (ja) * | 2005-08-05 | 2007-02-15 | Sony Corp | 出力回路、差動出力回路及びテレビ放送受信装置 |
| US7728667B2 (en) | 2007-08-31 | 2010-06-01 | Yokogawa Electric Corporation | Differential amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5497123A (en) | Amplifier circuit having high linearity for cancelling third order harmonic distortion | |
| JP2000510656A (ja) | 改良された低電圧直線性を持つ差動増幅器 | |
| JPS6119170B2 (ja) | ||
| US5399988A (en) | FT doubler amplifier | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JPS592410A (ja) | 電流増幅器 | |
| US5532644A (en) | Variable gain amplifying circuit | |
| EP0131340A1 (en) | Current stabilising circuit | |
| JPS6014523B2 (ja) | カスコ−ド増幅器回路 | |
| US5184086A (en) | Differential amplifier | |
| GB2219898A (en) | Automatic gain control circuit | |
| JPH05243870A (ja) | 差動増幅器 | |
| JP2748017B2 (ja) | リニア広帯域差動増幅器 | |
| EP0051362B1 (en) | Electronic gain control circuit | |
| GB2039184A (en) | Wide-bandwidth low-distortion amplifier | |
| US4558288A (en) | Emitter-follower type SEPP circuit | |
| US4267521A (en) | Compound transistor circuitry | |
| JPS6154286B2 (ja) | ||
| US5977760A (en) | Bipolar operational transconductance amplifier and output circuit used therefor | |
| JPH0478044B2 (ja) | ||
| JPH02135810A (ja) | 利得制御回路 | |
| JPS641785Y2 (ja) | ||
| JPH04215315A (ja) | レベルシフト回路 | |
| JPH05121971A (ja) | 差動増幅器 | |
| JPH1013165A (ja) | 電圧電流変換回路 |