JP4788532B2 - フォールディング回路およびアナログ−デジタル変換器 - Google Patents
フォールディング回路およびアナログ−デジタル変換器 Download PDFInfo
- Publication number
- JP4788532B2 JP4788532B2 JP2006239097A JP2006239097A JP4788532B2 JP 4788532 B2 JP4788532 B2 JP 4788532B2 JP 2006239097 A JP2006239097 A JP 2006239097A JP 2006239097 A JP2006239097 A JP 2006239097A JP 4788532 B2 JP4788532 B2 JP 4788532B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- differential
- group
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
- H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
- H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/141—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit in which at least one step is of the folding type; Folding stages therefore
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
- H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
- H03M1/204—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators
- H03M1/205—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators using resistor strings for redistribution of the original reference signals or signals derived therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
本発明は、フォールディング回路、および、これを含むアナログ−デジタル変換器に関するものである。
図１は、一般的なフォールディング回路を示す回路図である。
このフォールディング回路１０は、基準電圧を生成する抵抗ラダー１１と、交互に電流出力端が接続された複数のアンプＤ１〜Ｄ５と、負荷抵抗Ｒ１,Ｒ２とを有する。
抵抗ラダー１１は、最大の基準電圧Ｖrtの供給端子と最小の基準電圧Ｖrbの供給端子との間に縦続接続されている複数の抵抗Ｒ３〜Ｒ６を有する。各抵抗間のノードおよび上記２つの供給端子から、値が順次変化する複数の基準電圧Ｖrb,Ｖr1,Ｖr2,Ｖr3,Ｖrtが出力される。
複数のアンプＤ１〜Ｄ５は、入力電圧Ｖinを基準電圧Ｖｒ（最大の基準電圧Ｖrt、最小の基準電圧Ｖrb、または、基準電圧Ｖri（i=1,2,3））と比較し、入力電圧Ｖinと基準電圧Ｖｒとの差に応じて電流を出力する（電流を出力端子から引き込む）。
このフォールディング回路１０は、基準電圧を生成する抵抗ラダー１１と、交互に電流出力端が接続された複数のアンプＤ１〜Ｄ５と、負荷抵抗Ｒ１,Ｒ２とを有する。
抵抗ラダー１１は、最大の基準電圧Ｖrtの供給端子と最小の基準電圧Ｖrbの供給端子との間に縦続接続されている複数の抵抗Ｒ３〜Ｒ６を有する。各抵抗間のノードおよび上記２つの供給端子から、値が順次変化する複数の基準電圧Ｖrb,Ｖr1,Ｖr2,Ｖr3,Ｖrtが出力される。
複数のアンプＤ１〜Ｄ５は、入力電圧Ｖinを基準電圧Ｖｒ（最大の基準電圧Ｖrt、最小の基準電圧Ｖrb、または、基準電圧Ｖri（i=1,2,3））と比較し、入力電圧Ｖinと基準電圧Ｖｒとの差に応じて電流を出力する（電流を出力端子から引き込む）。
図２は、アンプの回路例を示す図である。
アンプＤ１〜Ｄ５は、図示のように、差動ペアをなす２つのＮＭＯＳトランジスタ１２ａおよび１２ｂと、１つの電流源１３とからなる。ＮＭＯＳトランジスタ１２ａのゲートに入力信号の電圧（入力電圧Ｖin）が印加され、他のＭＯＳトランジスタ１２ｂのゲートに基準電圧Ｖｒが入力される。ＮＭＯＳトランジスタ１２ａと１２ｂはソース同士が接続され、電流源１３を流れる電流によりバイアスされる。
このように、差動ペア(アンプ）が電流源１３にてバイアスされると、その入出力特性は図３に示すようになる。
アンプＤ１〜Ｄ５は、図示のように、差動ペアをなす２つのＮＭＯＳトランジスタ１２ａおよび１２ｂと、１つの電流源１３とからなる。ＮＭＯＳトランジスタ１２ａのゲートに入力信号の電圧（入力電圧Ｖin）が印加され、他のＭＯＳトランジスタ１２ｂのゲートに基準電圧Ｖｒが入力される。ＮＭＯＳトランジスタ１２ａと１２ｂはソース同士が接続され、電流源１３を流れる電流によりバイアスされる。
このように、差動ペア(アンプ）が電流源１３にてバイアスされると、その入出力特性は図３に示すようになる。
図１の構成において、この入出力特性（図３）を考えると、それぞれのアンプが基準電圧Ｖｒを超える度に差動ペア内で電流を引き込むトランジスタを、図２に示すように基準電圧Ｖｒが印加されているＮＭＯＳトランジスタ１２ｂ側（以下、正相出力側という）から、入力電圧Ｖinが印加されているＮＭＯＳトランジスタ１２ａ側（以下、逆相出力側）に切り替える。この出力電流の切り替え（ステアリング）により、順次異なる基準電圧Ｖｒの値を各々閾値とするフォールディング波形が生成される。
つぎに、フォールディング波形の生成について、５個のアンプが用いられた例（図１）で説明する。図４のアンプＤ１〜Ｄ５において、―入力端子に対応する端子側が逆相出力側、＋入力端子に対応する端子が正相出力側を表す。
まず、入力電圧Ｖinと最小の基準電圧Ｖrbとの関係が入力電圧Ｖin＜Ｖrbの場合、全てのアンプＤ１〜Ｄ５の出力は正相出力側から出力電流Ｉｏを出力する。このため負荷抵抗Ｒ１に流れる電流（負荷電流）をＩr1、負荷抵抗Ｒ２に流れる電流（負荷電流）をＩr2とすると、次式(1-1),(1-2)が成り立つ。
［数１］
Ｉr1＝３Ｉｏ…(1-1)
Ｉr2＝２Ｉｏ…(1-2)
Ｉr1＝３Ｉｏ…(1-1)
Ｉr2＝２Ｉｏ…(1-2)
次に、入力電圧Ｖinが最小の基準電圧Ｖrbを超えて、つぎの基準電圧Ｖr1未満のとき（Ｖrb＜入力電圧Ｖin＜Ｖr1）、アンプＤ１に供給された最小の基準電圧Ｖrbを入力電圧Ｖinが超えることでアンプＤ１は、その出力電流Ｉｏを正相出力側から逆相出力側にステアリングし、このとき負荷抵抗Ｒ１,Ｒ２に流れる負荷電流Ｉr1,Ｉr2は、それぞれ次式(2-1),(2-2)のように変化する。
［数２］
Ｉr1＝２Ｉｏ…(2-1)
Ｉr2＝３Ｉｏ…(2-2)
Ｉr1＝２Ｉｏ…(2-1)
Ｉr2＝３Ｉｏ…(2-2)
次に、入力電圧Ｖinが基準電圧Ｖr1を超えて、つぎの基準電圧Ｖr2未満のとき（Ｖr1＜入力電圧Ｖin＜Ｖr2）、アンプＤ２に接続された基準電圧Ｖr1を入力電圧Ｖinが超えることでアンプＤ２は、その出力電流Ｉｏを正相出力側から逆相出力側にステアリングし、このとき負荷抵抗Ｒ１,Ｒ２に流れる負荷電流Ｉr1,Ｉr2は、それぞれ次式(3-1),(3-2)のように変化する。
［数３］
Ｉr1＝３Ｉｏ…(3-1)
Ｉr2＝２Ｉｏ…(3-2)
Ｉr1＝３Ｉｏ…(3-1)
Ｉr2＝２Ｉｏ…(3-2)
以下、同様に入力電圧Ｖinが基準電圧Ｖr2,Ｖr3を順次超えるたびにアンプＤ３,Ｄ４,Ｄ５は、その出力電流Ｉｏを正相出力側から逆相出力側にステアリングし、図４に示すようなフォールディング波形が生成される。
フォールディング回路は前述の通り、入力信号変化が折り返し数分だけ変化分が増すことから入力帯域が低くなる傾向にある。このため入力段に制御クロックに同期して入力信号変化を止めるトラックホールド回路(T/H)を設ける場合が多い。これにより入力帯域はT/Hが有する帯域まで容易に延ばすことができる。
一方、フォールディング波形を生成するアンプは連続系の回路のため、大振幅応答に大変弱いことが一般的に知られている。これはフォールディング回路を構成する差動ペアが過大入力によりバイアス電流が完全にステアリングしてしまい、片方のトランジスタがカットオフすることが大きな原因である。
このような問題点に対し非特許文献１にあるような手法で問題点を解決し、高速応答を達成している。
このような問題点に対し非特許文献１にあるような手法で問題点を解決し、高速応答を達成している。
このアプローチは、図５に示すように、フォールディング波形を生成するアンプの出力端にスイッチ１４を設け、T/Hのトラック期間のみスイッチをオンして出力端をリセットすることでアンプのリカバリータイムを改善させるのが狙いである。これにより従来の５倍早くなったとこの非特許文献１には記載されている。
"An 8b 600MS/s 200mW CMOS Folding A/D Converter Using an Amplifier Preset Technique"Govert Geelen etal, ISSCC04 Digest of Technical Paper 14.2, 2004 Feb.
"An 8b 600MS/s 200mW CMOS Folding A/D Converter Using an Amplifier Preset Technique"Govert Geelen etal, ISSCC04 Digest of Technical Paper 14.2, 2004 Feb.
上述したように、アンプの出力端をスイッチ１４によりショートリセットすることで、過大入力時の出力飽和を防ぐアプローチは、アンプのレスポンスの高速化に効果があり非常に良い。
しかしながら、出力端にスイッチを設けることからスイッチの寄生容量も出力端に付加することになり、小信号応答を犠牲にする傾向にある。
しかしながら、出力端にスイッチを設けることからスイッチの寄生容量も出力端に付加することになり、小信号応答を犠牲にする傾向にある。
また、フォールディングＡＤ変換器において、パラレル型では、差動アナログ入力信号をトラックホールドが受けトラック時に差動アナログ入力信号に追従した差動出力、ホールド時にCLK信号の立ち上がり（立ち下がり）時の入力信号を維持して差動出力し、差動アンプが増幅し差動出力を行い、差動分散アンプによって所望の折り返し波形を生成している。
さらに、
（１）分散アンプの差動出力にスイッチを設けることにより、トラック時における振幅を抑えて、ホールド時のアンプレスポンスを早める、
（２）カスケード型とし、初段の差動アンプ、差動分散アンプの数を減らし、折り返し波形を生成するノードの寄生容量を減らし、アンプのレスポンスを早める、
ことにより、高速ＡＤ変換器を実現する技術がある。
しかし、この技術は以下のような不利益がある。
（１）分散アンプの差動出力にスイッチを設けることにより、トラック時における振幅を抑えて、ホールド時のアンプレスポンスを早める、
（２）カスケード型とし、初段の差動アンプ、差動分散アンプの数を減らし、折り返し波形を生成するノードの寄生容量を減らし、アンプのレスポンスを早める、
ことにより、高速ＡＤ変換器を実現する技術がある。
しかし、この技術は以下のような不利益がある。
（１’）分散アンプの差動出力にスイッチを設けることにより、スイッチの寄生容量が付き、この分小信号応答を悪化させている。
（２’）カスケード型とし、各段の差動分散アンプにリセットスイッチを設けることにより、CLK信号の負荷が増え、さらに面積が増大する。
（２’）カスケード型とし、各段の差動分散アンプにリセットスイッチを設けることにより、CLK信号の負荷が増え、さらに面積が増大する。
本発明は、小信号応答性がよく、クロック信号の負荷を軽減でき、面積の増大を防止することができるフォールディング回路およびアナログ−デジタル変換器を提供することにある。
本発明の第１の観点は、複数の異なる電圧を基準電圧として発生させる基準電圧発生回路と、上記基準電圧とアナログ入力電圧との差電圧を差電流に変換して出力する複数のアンプと、を有し、上記アンプの出力端が交互に接続されたフォールディング回路であって、上記アンプはカスコード出力トランジスタを有する差動アンプで構成されており、カスコードトランジスタの両ソース間に制御クロックに同期してオン状態となるスイッチが設けられている。
好適には、上記アンプの前段には差動ペア入力段とカスコードトランジスタと負荷抵抗で構成されるプリアンプを有しており、上記プリアンプのカスコードトランジスタの両ソース間に制御クロックに同期してオン状態となるスイッチが設けられている。
本発明の第２の観点は、所定の折り返し数のフォールディング波形を生成するフォールディング回路を有するアナログ−デジタル変換器であって、上記フォールディング回路は、複数の異なる電圧を基準電圧として発生させる基準電圧発生回路と、上記基準電圧とアナログ入力電圧との差電圧を差電流に変換して出力する複数のアンプと、を有し、上記アンプの出力端が交互に接続され、上記アンプはカスコード出力トランジスタを有する差動アンプで構成されており、カスコードトランジスタの両ソース間に制御クロックに同期してオン状態となるスイッチが設けられている。
本発明によれば、カスコードトランジスタのソース側のノードにリセットスイッチを設けている。
これにより、アンプの差動電流出力へスイッチの寄生容量を付けずに、出力差動振幅が抑えられる。
これにより、アンプの差動電流出力へスイッチの寄生容量を付けずに、出力差動振幅が抑えられる。
本発明によれば、小信号応答性がよく、クロック信号の負荷を軽減でき、面積の増大を防止することができる。
以下、本発明の実施形態を図面に関連付けて説明する。
＜第１実施形態＞
図６は、本発明の第１の実施形態に係るパラレル型フォールディングＡＤ変換器の構成例を示すブロック図である。
また、図７は、図６のパラレル型フォールディングＡＤ変換器の下位ビットの体的な構成例を示す回路図である。
図６は、本発明の第１の実施形態に係るパラレル型フォールディングＡＤ変換器の構成例を示すブロック図である。
また、図７は、図６のパラレル型フォールディングＡＤ変換器の下位ビットの体的な構成例を示す回路図である。
本フォールディングＡＤ変換器１００は、６および図７に示すように、トラックホールド（Ｔ／Ｈ）回路１１０、基準電圧発生回路１２０、プリアンプ群１３０、分散アンプ群１４０、負荷抵抗群１５０、バッファ群１６０、下位側補間回路１７０、上位側のマスタコンパレータラッチ群１８０、および下位側のマスタコンパレータラッチ群１９０を有する。
なお、図１において、たとえば負荷抵抗群１５０は、分散アンプ群１４０に含まれており、バッファ群１６０は補間回路１７０に含まれている。
なお、図１において、たとえば負荷抵抗群１５０は、分散アンプ群１４０に含まれており、バッファ群１６０は補間回路１７０に含まれている。
トラックホールド回路１１０は、入力段において、制御クロック信号ＣＬＫに同期して入力信号Ｖｉｎの変化を止める機能を有する。トラックホールド回路１１０は、クロック信号ＣＬＫがハイレベルのときトラック、ローレベルのときにホールド出力する。
トラックホールド回路１１０の出力はプリアンプ群１３０の各差動アンプの非反転入力（＋）に並列に供給される。
トラックホールド回路１１０の出力はプリアンプ群１３０の各差動アンプの非反転入力（＋）に並列に供給される。
基準電圧発生回路１２０は、抵抗ラダー１２１を有する。
抵抗ラダー１２１は、最大の基準電圧ＶＲＴの供給端子と最小の基準電圧ＶＲＢの供給端子との間に縦続接続されている複数の抵抗Ｒ１１０１〜Ｒ１１２４を有する。直列接続された２つの抵抗間のノードＲＥＦ１〜ＲＥＦ１および上記２つの供給端子から、値が順次変化する複数の基準電圧ＶＲＢ,ＶＲ１,ＶＲ２,ＶＲ３,・・・，ＶＲ１２が出力される。
抵抗ラダー１２１は、最大の基準電圧ＶＲＴの供給端子と最小の基準電圧ＶＲＢの供給端子との間に縦続接続されている複数の抵抗Ｒ１１０１〜Ｒ１１２４を有する。直列接続された２つの抵抗間のノードＲＥＦ１〜ＲＥＦ１および上記２つの供給端子から、値が順次変化する複数の基準電圧ＶＲＢ,ＶＲ１,ＶＲ２,ＶＲ３,・・・，ＶＲ１２が出力される。
プリアンプ群１３０は、複数、たとえば１２個の差動アンプ１３０１〜１３１２を有する。
複数の差動アンプ１３０１〜１３１２は、入力電圧Ｖinを基準電圧ＶＲ１〜ＶＲ１２と比較し、入力電圧Ｖinと基準電圧ＶＲ１〜ＶＲ１２との差に応じて電流を分散アンプ群１４０に出力する（電流を出力端子から引き込む）。
複数の差動アンプ１３０１〜１３１２は、入力電圧Ｖinを基準電圧ＶＲ１〜ＶＲ１２と比較し、入力電圧Ｖinと基準電圧ＶＲ１〜ＶＲ１２との差に応じて電流を分散アンプ群１４０に出力する（電流を出力端子から引き込む）。
分散アンプ群１４０は、複数、たとえば１２個の差動分散アンプ１４０１〜１４１２を有する。
各差動分散アンプ１４０１〜１４１２は、プリアンプ群１３０の対応する差動アンプ１３０１〜１３１２の負側出力を非反転入力端子（＋）に、正側出力を反転入力端子（−）を受けて、いわゆる図８に示すような折り返し波形を生成する。
ここで、図８中のΔVin1は差動分散アンプの入力ダイナミックレンジである。
この線形範囲を第１番目、第５番目、および第９番目の差動分散アンプ１４０１，１４０５，１４０９とで重ね合わせることにより、ディグリー（degree）数が３の第１の折り返し波形ＷＶ１を生成する。
同様に、第２番目、第６番目、および第１０番目の差動分散アンプ１４０２，１４０６，１４１０とで重ね合わせることにより、ディグリー（degree）数が３の第２の折り返し波形ＷＶ２を生成する。
第３番目、第７番目、および第１１番目の差動分散アンプ１４０３，１４０７，１４１１とで重ね合わせることにより、ディグリー（degree）数が３の第３の折り返し波形ＷＶ３を生成する。
第４番目、第８番目、および第１２番目の差動分散アンプ１４０４，１４０８，１４１１とで重ね合わせることにより、ディグリー（degree）数が３の第４の折り返し波形ＷＶ４を生成する。
各差動分散アンプ１４０１〜１４１２は、プリアンプ群１３０の対応する差動アンプ１３０１〜１３１２の負側出力を非反転入力端子（＋）に、正側出力を反転入力端子（−）を受けて、いわゆる図８に示すような折り返し波形を生成する。
ここで、図８中のΔVin1は差動分散アンプの入力ダイナミックレンジである。
この線形範囲を第１番目、第５番目、および第９番目の差動分散アンプ１４０１，１４０５，１４０９とで重ね合わせることにより、ディグリー（degree）数が３の第１の折り返し波形ＷＶ１を生成する。
同様に、第２番目、第６番目、および第１０番目の差動分散アンプ１４０２，１４０６，１４１０とで重ね合わせることにより、ディグリー（degree）数が３の第２の折り返し波形ＷＶ２を生成する。
第３番目、第７番目、および第１１番目の差動分散アンプ１４０３，１４０７，１４１１とで重ね合わせることにより、ディグリー（degree）数が３の第３の折り返し波形ＷＶ３を生成する。
第４番目、第８番目、および第１２番目の差動分散アンプ１４０４，１４０８，１４１１とで重ね合わせることにより、ディグリー（degree）数が３の第４の折り返し波形ＷＶ４を生成する。
図９は、差動分散アンプ１４０１〜１４１２の構成例を示す回路図である。
図９の差動分散アンプは、ＮＭＯＳトランジスタＮＴ１４１〜１４６により構成されている。
差動ペアを構成するＮＭＯＳトランジスタＮＴ１４１とＮＴ１４２のソース同士が接続され、その接続点がＮＭＯＳトランジスタＮＴ１４３のドレインに接続され、ＮＭＯＳトランジスタＮＴ１４３のソースが基準電位ＶＳＳに接続されている。
そして、ＮＭＯＳトランジスタ１４１のゲートが信号（電圧）ＶＩＰの供給ラインに接続され、ＮＭＯＳトランジスタＮＴ１４２のゲートが信号（電圧）ＶＯＰの供給ラインに接続され、ＮＭＯＳトランジスタＮＴ１４３のゲートがバイアス信号ＢＡＩＳの供給ラインに接続されている。このＮＭＯＳトランジスタＮＴ１４３は電流源として機能する。
差動ペアを構成するＮＭＯＳトランジスタＮＴ１４１とＮＴ１４２のソース同士が接続され、その接続点がＮＭＯＳトランジスタＮＴ１４３のドレインに接続され、ＮＭＯＳトランジスタＮＴ１４３のソースが基準電位ＶＳＳに接続されている。
そして、ＮＭＯＳトランジスタ１４１のゲートが信号（電圧）ＶＩＰの供給ラインに接続され、ＮＭＯＳトランジスタＮＴ１４２のゲートが信号（電圧）ＶＯＰの供給ラインに接続され、ＮＭＯＳトランジスタＮＴ１４３のゲートがバイアス信号ＢＡＩＳの供給ラインに接続されている。このＮＭＯＳトランジスタＮＴ１４３は電流源として機能する。
ＮＭＯＳトランジスタＮＴ１４１のドレインにＮＭＯＳトランジスタＮＴ１４４のドレインが接続され、その接続点によりノードＮ１が形成されている。ＮＭＯＳトランジスタＮＴ１４２のドレインにＮＭＯＳトランジスタＮＴ１４４のソースが接続され、その接続点によりノードＮ２が形成されている。
ＮＭＯＳトランジスタＮＴ１４４のゲートはトラック時にハイレベル、ホールド時にローレベルに設定されるクロック信号ＣＬＫの供給ラインに接続されている。
このＮＭＯＳトランジスタ１４４がリセットスイッチとして機能する。
ＮＭＯＳトランジスタＮＴ１４４のゲートはトラック時にハイレベル、ホールド時にローレベルに設定されるクロック信号ＣＬＫの供給ラインに接続されている。
このＮＭＯＳトランジスタ１４４がリセットスイッチとして機能する。
ＮＭＯＳトランジスタＮＴ１４５のソースがノードＮ１（ＮＭＯＳトランジスタＮＴ１４１、ＮＴ１４４のドレイン）に接続され、ドレインが負荷抵抗群１５０の所定の負荷抵抗素子に接続されている。
ＮＭＯＳトランジスタＮＴ１４６のソースがノードＮ２（ＮＭＯＳトランジスタＮＴ１４２のドレイン、ＮＴ１４４のソース）に接続され、ドレインが負荷抵抗群１５０の所定の他の負荷抵抗素子に接続されている。
そして、ＮＭＯＲトランジスタＮＴ１４５とＮＴ１４６のゲートが電源電位ＶＤＤに接続されている。
ＮＭＯＳトランジスタＮＴ１４６のソースがノードＮ２（ＮＭＯＳトランジスタＮＴ１４２のドレイン、ＮＴ１４４のソース）に接続され、ドレインが負荷抵抗群１５０の所定の他の負荷抵抗素子に接続されている。
そして、ＮＭＯＲトランジスタＮＴ１４５とＮＴ１４６のゲートが電源電位ＶＤＤに接続されている。
負荷抵抗群１５０は、一端が電源電位ＶＤＤに接続された負荷抵抗素子Ｒ１５１〜Ｒ１５８と、一端が各負荷抵抗素子Ｒ１５１〜１５８の他端に接続され、他端側が分散アンプ群１４０の差動分散アンプ１４０１〜１４１２の２つの出力のいずれかが接続された出力ラインＬ１〜Ｌ８を有する。
出力ラインＬ１には第１番目の差動分散アンプ１４０１の第１出力、第５番目の差動分散アンプ１４０５の第２出力、第９番目の差動分散アンプ１４０９の第１出力が接続され、出力ラインＬ２には第１番目の差動分散アンプ１４０１の第２出力、第５番目の差動分散アンプ１４０５の第１出力、第９番目の差動分散アンプ１４０９の第２出力が接続されている。
出力ラインＬ３には第２番目の差動分散アンプ１４０２の第１出力、第６番目の差動分散アンプ１４０６の第２出力、第１０番目の差動分散アンプ１４１０の第１出力が接続され、出力ラインＬ４には第２番目の差動分散アンプ１４０２の第２出力、第６番目の差動分散アンプ１４０６の第１出力、第１０番目の差動分散アンプ１４１０の第２出力が接続されている。
出力ラインＬ５には第３番目の差動分散アンプ１４０３の第１出力、第７番目の差動分散アンプ１４０７の第２出力、第１１番目の差動分散アンプ１４１１の第１出力が接続され、出力ラインＬ６には第３番目の差動分散アンプ１４０３の第２出力、第７番目の差動分散アンプ１４０７の第１出力、第１１番目の差動分散アンプ１４１１の第２出力が接続されている。
出力ラインＬ７には第４番目の差動分散アンプ１４０４の第１出力、第８番目の差動分散アンプ１４０８の第２出力、第１２番目の差動分散アンプ１４１２の第１出力が接続され、出力ラインＬ８には第４番目の差動分散アンプ１４０４の第２出力、第８番目の差動分散アンプ１４０８の第１出力、第１２番目の差動分散アンプ１４１２の第２出力が接続されている。
バッファ群１６０は、複数、たとえば４つのバッファ１６１（Ｉ１）〜１６４（Ｉ４）を有する。
バッファ１６１の入力端子（−）側が負荷抵抗群１５０の出力ラインＬ１に接続され、入力端子（＋）側が負荷抵抗群１５０の出力ラインＬ２に接続されている。
バッファ１６２の入力端子（−）側が負荷抵抗群１５０の出力ラインＬ３に接続され、入力端子（＋）側が負荷抵抗群１５０の出力ラインＬ４に接続されている。
バッファ１６３の入力端子（−）側が負荷抵抗群１５０の出力ラインＬ５に接続され、入力端子（＋）側が負荷抵抗群１５０の出力ラインＬ６に接続されている。
バッファ１６４の入力端子（−）側が負荷抵抗群１５０の出力ラインＬ７に接続され、入力端子（＋）側が負荷抵抗群１５０の出力ラインＬ８に接続されている。
バッファ１６１の入力端子（−）側が負荷抵抗群１５０の出力ラインＬ１に接続され、入力端子（＋）側が負荷抵抗群１５０の出力ラインＬ２に接続されている。
バッファ１６２の入力端子（−）側が負荷抵抗群１５０の出力ラインＬ３に接続され、入力端子（＋）側が負荷抵抗群１５０の出力ラインＬ４に接続されている。
バッファ１６３の入力端子（−）側が負荷抵抗群１５０の出力ラインＬ５に接続され、入力端子（＋）側が負荷抵抗群１５０の出力ラインＬ６に接続されている。
バッファ１６４の入力端子（−）側が負荷抵抗群１５０の出力ラインＬ７に接続され、入力端子（＋）側が負荷抵抗群１５０の出力ラインＬ８に接続されている。
補間回路１７０は、バッファ１６１の第１出力と第２出力との間に直列に接続された抵抗素子Ｒ１７０１〜Ｒ１７１６と、バッファ１６１の第２出力と第１出力との間に直列に接続された抵抗素子Ｒ１７１７〜Ｒ１７３２により構成されている。
そして、バッファ１６２の第１出力が抵抗素子Ｒ１７２８とＲ１７２９との接続点に接続され、バッファ１６２の第２出力が抵抗素子Ｒ１７１２とＲ１７１３との接続点に接続されている。
バッファ１６３の第１出力が抵抗素子Ｒ１７２４とＲ１７２５との接続点に接続され、バッファ１６３の第２出力が抵抗素子Ｒ１７０８とＲ１７０９との接続点に接続されている。
バッファ１６４の第１出力が抵抗素子Ｒ１７２０とＲ１７２１の接続点に接続され、バッファ１６４の第２出力が抵抗素子Ｒ１７０４とＲ１７０５との接続点に接続されている。
そして、バッファ１６２の第１出力が抵抗素子Ｒ１７２８とＲ１７２９との接続点に接続され、バッファ１６２の第２出力が抵抗素子Ｒ１７１２とＲ１７１３との接続点に接続されている。
バッファ１６３の第１出力が抵抗素子Ｒ１７２４とＲ１７２５との接続点に接続され、バッファ１６３の第２出力が抵抗素子Ｒ１７０８とＲ１７０９との接続点に接続されている。
バッファ１６４の第１出力が抵抗素子Ｒ１７２０とＲ１７２１の接続点に接続され、バッファ１６４の第２出力が抵抗素子Ｒ１７０４とＲ１７０５との接続点に接続されている。
このように、補間回路１７０は抵抗分割により、図１０に示すように。１６個の補間波形を出力する。
上位側のマスタコンパレータラッチ群１８０は、分散アンプ群１４０の差動出力を比較して所定ビット数の２値の信号を出力する。
下位側のマスタコンパレータ１９０は、１６個のマスタコンパレータ１９０１〜１９１６を有し、補間回路１７０の出力を比較し、２値信号を出力する。
次に、上記構成による動作を説明する。
図６および図７のパラレル型のフォールディングＡＤ変換器１００において、差動入力信号Ｖｉｎをトラックホールド回路１１０でクロック信号ＣＬＫがハイレベル時にトラック、ローレベル時にホールド出力し、その出力をプリアンプ群１３０に入力する。
プリアンプ群１３０のプリアンプ１３０１〜１３１２においては、基準電圧発生回路１２０で抵抗分割された差動基準電位との比較を行い、増幅して出力する。
プリアンプ１３０１〜１３１２からの差動出力信号を受け、差動分散アンプ１４０１〜１４１２により折り返し波形（図８）を生成する。
ここで、前述したように、図８中のΔVin1は差動分散アンプの入力ダイナミックレンジである。この線形範囲を差動分散アンプ１４０１（第１番目）、１４０５（第５番目）、１４０９（第９番目）とで重ね合わせることにより、degree数が３の第１の折り返し波形ＷＶ１を生成する。同様に２−６−１０番目、３−７−１１番目、４−８−１２番目の差動分散アンプとで重ね合わせ、合計で４本の折り返し波形を生成する。
次に、折り返し波形をバッファ１６１（I1）、１６２（I2）、１６３（I3）、１６４（I4）が受け出力し、抵抗分割の補間回路１７０により、１６個の補間波形（図１０）を出力する。
ここで、図１０はバッファ１６１，１６２（I1,I2）の出力から生成される補間波形であり、同様にバッファ１６２と１６３（I2とI3）、バッファ１６３と１６４（I3とI4）、バッファ１６４と１６１（I4とI1）によって補間波形が生成される。この信号をラッチコンパレータ（MCL）が受け、4bitのデジタル信号を出力する。
プリアンプ群１３０のプリアンプ１３０１〜１３１２においては、基準電圧発生回路１２０で抵抗分割された差動基準電位との比較を行い、増幅して出力する。
プリアンプ１３０１〜１３１２からの差動出力信号を受け、差動分散アンプ１４０１〜１４１２により折り返し波形（図８）を生成する。
ここで、前述したように、図８中のΔVin1は差動分散アンプの入力ダイナミックレンジである。この線形範囲を差動分散アンプ１４０１（第１番目）、１４０５（第５番目）、１４０９（第９番目）とで重ね合わせることにより、degree数が３の第１の折り返し波形ＷＶ１を生成する。同様に２−６−１０番目、３−７−１１番目、４−８−１２番目の差動分散アンプとで重ね合わせ、合計で４本の折り返し波形を生成する。
次に、折り返し波形をバッファ１６１（I1）、１６２（I2）、１６３（I3）、１６４（I4）が受け出力し、抵抗分割の補間回路１７０により、１６個の補間波形（図１０）を出力する。
ここで、図１０はバッファ１６１，１６２（I1,I2）の出力から生成される補間波形であり、同様にバッファ１６２と１６３（I2とI3）、バッファ１６３と１６４（I3とI4）、バッファ１６４と１６１（I4とI1）によって補間波形が生成される。この信号をラッチコンパレータ（MCL）が受け、4bitのデジタル信号を出力する。
ここで、差動分散アンプについて図９に関連付けて考察する。
前段のプリアンプからの差動出力ＶＩＰ、ＶＩＮを受け、差動電流出力ＩＯＰ、ＩＯＮを行う。ここで、カスコードトランジスタＮＴ１４５，１４５のソース側のノードＮ１、Ｎ２にリセットスイッチ１４４を設けている。
これにより、差動電流出力ＩＯＰ、ＩＯＮ側へスイッチの寄生容量を付けずに、出力差動振幅を抑えることができる。
前段のプリアンプからの差動出力ＶＩＰ、ＶＩＮを受け、差動電流出力ＩＯＰ、ＩＯＮを行う。ここで、カスコードトランジスタＮＴ１４５，１４５のソース側のノードＮ１、Ｎ２にリセットスイッチ１４４を設けている。
これにより、差動電流出力ＩＯＰ、ＩＯＮ側へスイッチの寄生容量を付けずに、出力差動振幅を抑えることができる。
図１１および図１２はスイッチがなし、ありの場合で、入力がＲＥＦ１〜ＲＥＦ９（ＶＲ１〜ＶＲ９）へ変化したときの差動分散アンプ出力波形を示す図である。
リセットスイッチ１４４がトラックホールドのクロックと同期し、ハイレベルh時、すなわちトラック時にオン、ローレベル時、すなわちホールド時にオフする。ここで、ホールド時の差動出力は以下のように表される。
リセットスイッチ１４４がトラックホールドのクロックと同期し、ハイレベルh時、すなわちトラック時にオン、ローレベル時、すなわちホールド時にオフする。ここで、ホールド時の差動出力は以下のように表される。
［数４］
Vhold = (V1-V0)exp(-t/τ) ………（＊１）
Vhold = (V1-V0)exp(-t/τ) ………（＊１）
ここで、Vholdはホールド時の差動分散アンプ出力、V1は入力をＤＣゲイン倍した所望の出力電圧値、V0はクロックがトラックからホールドに切替る瞬間の初期出力電圧値、τはアンプ出力の時定数である。
スイッチなしの場合、図１１に示すように、差動分散アンプ出力波形のようにトラック時に振幅を持つため、初期電圧値V0からV1へセトリングする。
スイッチがある場合、図１２に示すように、差動分散アンプ出力波形のようにトラック時にスイッチがオンとなり、振幅は０となる。よってホールド時のV初期電圧値0=0となり、V0の分だけセトリングが早くなる。
これにより、アンプのレスポンスを向上し、高速なＡＤ変換を可能とする。
スイッチなしの場合、図１１に示すように、差動分散アンプ出力波形のようにトラック時に振幅を持つため、初期電圧値V0からV1へセトリングする。
スイッチがある場合、図１２に示すように、差動分散アンプ出力波形のようにトラック時にスイッチがオンとなり、振幅は０となる。よってホールド時のV初期電圧値0=0となり、V0の分だけセトリングが早くなる。
これにより、アンプのレスポンスを向上し、高速なＡＤ変換を可能とする。
＜第２実施形態＞
図１３は、本発明の第２の実施形態に係るカスケード型フォールディングＡＤ変換器の構成例を示すブロック図である。
また、図１４は、図１３のカスケード型フォールディングＡＤ変換器の下位ビットの体的な構成例を示す回路図である。
図１３は、本発明の第２の実施形態に係るカスケード型フォールディングＡＤ変換器の構成例を示すブロック図である。
また、図１４は、図１３のカスケード型フォールディングＡＤ変換器の下位ビットの体的な構成例を示す回路図である。
第２の実施形態のＡＤ変換器１００Ａが第１の実施形態のＡＤ変換器１００と異なる点は、基準電圧発生回路１２０Ａで発生する基準電圧をＶＲ１〜ＶＲ９の９個とし、これに対応して第１分散アンプ群１４０Ａの差動分散アンプ１４０１〜１４０９として、第１分散アンプ群１４０Ａの出力段に第１負荷抵抗群２００を配置し、その出力段に第１バッファ群２１０を配置し、第１バッファ群２１０の出力段に第１補間回路２２０を配置し、第１補間回路２２０の出力段に第２分散アンプ群２３０を配置し、第２分散アンプ群２３０の出力段に第２負荷抵抗素子群１５０Ａを配置し、第２負荷抵抗群１５０Ａの出力段に第２バッファ群１６０Ａ、さらには第２補間回路１７０Ａを配置したことにある。
これらのうち、第２負荷抵抗群１５０Ａは第１の実施形態の負荷抵抗群１５０と同様の構成を有し、第２バッファ群１６０Ａは第１の実施形態のバッファ群１６０と同様の構成を有し、第２補間回路１７０Ａは第１の実施形態の補間回路１７０と同様の構成を有している。
第１負荷抵抗群２００は、一端が電源電位ＶＤＤに接続された負荷抵抗素子Ｒ２０１〜Ｒ２０６と、一端が各負荷抵抗素子Ｒ２０１〜２０８の他端に接続され、他端側が分散アンプ群１４０Ａの差動分散アンプ１４０１〜１４０９の２つの出力のいずれかが接続された出力ラインＬ１１〜Ｌ１６を有する。
出力ラインＬ１１には第１番目の差動分散アンプ１４０１の第１出力、第５番目の差動分散アンプ１４０５の第２出力、第９番目の差動分散アンプ１４０９の第１出力が接続され、出力ラインＬ１２には第１番目の差動分散アンプ１４０１の第２出力、第５番目の差動分散アンプ１４０５の第１出力、第９番目の差動分散アンプ１４０９の第２出力が接続されている。
出力ラインＬ１３には第２番目の差動分散アンプ１４０２の第１出力、第６番目の差動分散アンプ１４０６の第２出力、第１０番目の差動分散アンプ１４１０の第１出力が接続され、出力ラインＬ１４には第２番目の差動分散アンプ１４０２の第２出力、第６番目の差動分散アンプ１４０６の第１出力、第１０番目の差動分散アンプ１４１０の第２出力が接続されている。
出力ラインＬ１５には第３番目の差動分散アンプ１４０３の第１出力、第７番目の差動分散アンプ１４０７の第２出力、第１１番目の差動分散アンプ１４１１の第１出力が接続され、出力ラインＬ１６には第３番目の差動分散アンプ１４０３の第２出力、第７番目の差動分散アンプ１４０７の第１出力、第１１番目の差動分散アンプ１４１１の第２出力が接続されている。
第１バッファ群２１０は、複数、たとえば３つのバッファ２１１〜２１３を有する。
バッファ２０１の入力端子（−）側が第１負荷抵抗群２００の出力ラインＬ１３に接続され、入力端子（＋）側が負荷抵抗群１５０の出力ラインＬ１４に接続されている。
バッファ２１２の入力端子（−）側が第１負荷抵抗群２００の出力ラインＬ１５に接続され、入力端子（＋）側が第１負荷抵抗群２００の出力ラインＬ１５に接続されている。
バッファ２１３の入力端子（−）側が第１負荷抵抗群２００の出力ラインＬ１１に接続され、入力端子（＋）側が第１負荷抵抗群２００の出力ラインＬ１２に接続されている。
バッファ２０１の入力端子（−）側が第１負荷抵抗群２００の出力ラインＬ１３に接続され、入力端子（＋）側が負荷抵抗群１５０の出力ラインＬ１４に接続されている。
バッファ２１２の入力端子（−）側が第１負荷抵抗群２００の出力ラインＬ１５に接続され、入力端子（＋）側が第１負荷抵抗群２００の出力ラインＬ１５に接続されている。
バッファ２１３の入力端子（−）側が第１負荷抵抗群２００の出力ラインＬ１１に接続され、入力端子（＋）側が第１負荷抵抗群２００の出力ラインＬ１２に接続されている。
第１補間回路２２０は、バッファ２１３の第１出力と第２出力との間に直列に接続された抵抗素子Ｒ２２０１〜Ｒ２２１２と、バッファ２１３の第２出力と第１出力との間に直列に接続された抵抗素子Ｒ２２１３〜Ｒ２２２４により構成されている。
そして、バッファ２１２の第１出力が抵抗素子Ｒ２２０４とＲ２２０５との接続点に接続され、バッファ２１２の第２出力が抵抗素子Ｒ２２１６とＲ２２１７との接続点に接続されている。
バッファ２１１の第１出力が抵抗素子Ｒ２２０８とＲ２２０９との接続点に接続され、バッファ２１１の第２出力が抵抗素子Ｒ２２２０とＲ２２２１との接続点に接続されている。
そして、バッファ２１２の第１出力が抵抗素子Ｒ２２０４とＲ２２０５との接続点に接続され、バッファ２１２の第２出力が抵抗素子Ｒ２２１６とＲ２２１７との接続点に接続されている。
バッファ２１１の第１出力が抵抗素子Ｒ２２０８とＲ２２０９との接続点に接続され、バッファ２１１の第２出力が抵抗素子Ｒ２２２０とＲ２２２１との接続点に接続されている。
第２分散アンプ群２３０は、１２個の差動分散アンプ２３０１〜２３１２を有する。
差動分散アンプ２３０１の入力端子（−）側がバッファ２１３の第２出力に接続され、入力端子（＋）側がバッファ２１３の第１出力に接続されている。
差動分散アンプ２３０２の入力端子（−）側が抵抗素子Ｒ２２１１とＲ２２１２との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２２３とＲ２２２４との接続点に接続されている。
差動分散アンプ２３０３の入力端子（−）側が抵抗素子Ｒ２２１０とＲ２２１１との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２２２とＲ２２２３との接続点に接続されている。
差動分散アンプ２３０４の入力端子（−）側が抵抗素子Ｒ２２０９とＲ２２１０との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２２１とＲ２２２２との接続点に接続されている。
差動分散アンプ２３０５の入力端子（−）側が抵抗素子Ｒ２２０８とＲ２２０９との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２２０とＲ２２２１との接続点に接続されている。
差動分散アンプ２３０６の入力端子（−）側が抵抗素子Ｒ２２０７とＲ２２０８との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２１９とＲ２２２０との接続点に接続されている。
差動分散アンプ２３０７の入力端子（−）側が抵抗素子Ｒ２２０６とＲ２２０７との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２１８とＲ２２１９との接続点に接続されている。
差動分散アンプ２３０８の入力端子（−）側が抵抗素子Ｒ２２０５とＲ２２０６との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２１７とＲ２２１８との接続点に接続されている。
差動分散アンプ２３０９の入力端子（−）側が抵抗素子Ｒ２２０４とＲ２２０５との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２１６とＲ２２１７との接続点に接続されている。
差動分散アンプ２３１０の入力端子（−）側が抵抗素子Ｒ２２０３とＲ２２０４との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２１５とＲ２２１６との接続点に接続されている。
差動分散アンプ２３１１の入力端子（−）側が抵抗素子Ｒ２２０２とＲ２２０３との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２１４とＲ２２１５との接続点に接続されている。
差動分散アンプ２３１２の入力端子（−）側が抵抗素子Ｒ２２０１とＲ２２０２との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２１３とＲ２２１４との接続点に接続されている。
差動分散アンプ２３０１の入力端子（−）側がバッファ２１３の第２出力に接続され、入力端子（＋）側がバッファ２１３の第１出力に接続されている。
差動分散アンプ２３０２の入力端子（−）側が抵抗素子Ｒ２２１１とＲ２２１２との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２２３とＲ２２２４との接続点に接続されている。
差動分散アンプ２３０３の入力端子（−）側が抵抗素子Ｒ２２１０とＲ２２１１との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２２２とＲ２２２３との接続点に接続されている。
差動分散アンプ２３０４の入力端子（−）側が抵抗素子Ｒ２２０９とＲ２２１０との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２２１とＲ２２２２との接続点に接続されている。
差動分散アンプ２３０５の入力端子（−）側が抵抗素子Ｒ２２０８とＲ２２０９との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２２０とＲ２２２１との接続点に接続されている。
差動分散アンプ２３０６の入力端子（−）側が抵抗素子Ｒ２２０７とＲ２２０８との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２１９とＲ２２２０との接続点に接続されている。
差動分散アンプ２３０７の入力端子（−）側が抵抗素子Ｒ２２０６とＲ２２０７との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２１８とＲ２２１９との接続点に接続されている。
差動分散アンプ２３０８の入力端子（−）側が抵抗素子Ｒ２２０５とＲ２２０６との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２１７とＲ２２１８との接続点に接続されている。
差動分散アンプ２３０９の入力端子（−）側が抵抗素子Ｒ２２０４とＲ２２０５との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２１６とＲ２２１７との接続点に接続されている。
差動分散アンプ２３１０の入力端子（−）側が抵抗素子Ｒ２２０３とＲ２２０４との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２１５とＲ２２１６との接続点に接続されている。
差動分散アンプ２３１１の入力端子（−）側が抵抗素子Ｒ２２０２とＲ２２０３との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２１４とＲ２２１５との接続点に接続されている。
差動分散アンプ２３１２の入力端子（−）側が抵抗素子Ｒ２２０１とＲ２２０２との接続点に接続され、入力端子（＋）側が抵抗素子Ｒ２２１３とＲ２２１４との接続点に接続されている。
なお、第２分散アンプ群２３０の差動分散アンプ２３０１〜２３１２の出力は、第１の実施形態（図７）の差動分散アンプ１４０１〜１４１２と負荷抵抗群１５０の出力ラインＬ１〜Ｌ８と同様の関係をもって接続される。したがって、ここではその詳細な説明は省略する。
本第２の実施形態において、基本的に、第１補間回路２２０までの処理は第１の実施形態と同様に行われる。
そして、図１５に示すように、第１補間回路２２０からのdegreeに折り返されたアンプ出力を第２分散アンプ群２３０の差動分散アンプ２３０１〜２３１２が受け、１番目、５番目、９番目とで重ね合わせることにより、degree数が９の折り返し波形ＷＶ２を生成する。
次に、上記折り返し波形をバッファ１６１〜１６４が受け出力し、抵抗を用いた４分割の第２補間回路１７０Ａにより、１６個の補間波形（図１５）を出力し、ラッチコンパレータMCLが受け、4bitのデジタル信号を出力する。
そして、図１５に示すように、第１補間回路２２０からのdegreeに折り返されたアンプ出力を第２分散アンプ群２３０の差動分散アンプ２３０１〜２３１２が受け、１番目、５番目、９番目とで重ね合わせることにより、degree数が９の折り返し波形ＷＶ２を生成する。
次に、上記折り返し波形をバッファ１６１〜１６４が受け出力し、抵抗を用いた４分割の第２補間回路１７０Ａにより、１６個の補間波形（図１５）を出力し、ラッチコンパレータMCLが受け、4bitのデジタル信号を出力する。
ここで、カスケード型フォールディングＡＤ変換器１００Ａの第２分散アンプ群２３０の差動分散アンプ２３０１〜２３１２のゲインをＡ２、出力信号をＶＯ２、第１分散アンプ群１４０Ａの差動分散アンプ１４０１〜１４０９のゲインをＡ１、出力信号をＶＯ１、プリアンプ群１３０Ａのプリアンプ１３０１〜１３０９のゲインをＡＰ、出力信号をＶＯＰ、入力信号をＶｉｎとすると、次の関係式が得られる。
［数５］
VOP = AP*Vin………（＊１）
VO1 = A1*VOP………（＊２）
VO2 = A2*VO1………（＊３）
VOP = AP*Vin………（＊１）
VO1 = A1*VOP………（＊２）
VO2 = A2*VO1………（＊３）
ここで初段のプリアンプにリセットスイッチを入れることにより、トラック時にVOP=0となり、各アンプ出力信号VO1、VO2も0となる。
よって初段のプリアンプのみにリセットスイッチを設けることにより、各分散アンプの出力振幅を抑え、アナログセトリングを早めることができる。
よって初段のプリアンプのみにリセットスイッチを設けることにより、各分散アンプの出力振幅を抑え、アナログセトリングを早めることができる。
図１７は、第２の実施形態における初段のプリアンプの回路例を示す図である。
図１７の差動アンプは、ＮＭＯＳトランジスタＮＴ１３０１〜ＮＴ１３１２、および負荷抵抗素子Ｒｏｕｔ１、Ｒｏｕｔ２により構成されている。
差動ペアを構成するＮＭＯＳトランジスタＮＴ１３０１とＮＴ１３０２のソース同士が接続され、その接続点がＮＭＯＳトランジスタＮＴ１３０３のドレインに接続され、ＮＭＯＳトランジスタＮＴ１３０３のソースが基準電位ＶＳＳに接続されている。
そして、ＮＭＯＳトランジスタ１３０１のゲートが信号（電圧）ＶＩＰの供給ラインに接続され、ＮＭＯＳトランジスタＮＴ１３０２のゲートが信号（電圧）ＲＥＦＰの供給ラインに接続され、ＮＭＯＳトランジスタＮＴ１３０３のゲートがバイアス信号ＢＡＩＳの供給ラインに接続されている。このＮＭＯＳトランジスタＮＴ１３０３は電流源として機能する。
そして、ＮＭＯＳトランジスタ１３０１のゲートが信号（電圧）ＶＩＰの供給ラインに接続され、ＮＭＯＳトランジスタＮＴ１３０２のゲートが信号（電圧）ＲＥＦＰの供給ラインに接続され、ＮＭＯＳトランジスタＮＴ１３０３のゲートがバイアス信号ＢＡＩＳの供給ラインに接続されている。このＮＭＯＳトランジスタＮＴ１３０３は電流源として機能する。
ＮＭＯＳトランジスタＮＴ１３０１のドレインにＮＭＯＳトランジスタＮＴ１３０４のドレインが接続され、その接続点によりノードＮ１１が形成されている。ＮＭＯＳトランジスタＮＴ１３０２のドレインにＮＭＯＳトランジスタＮＴ１３０４のソースが接続され、その接続点によりノードＮ１２が形成されている。
ＮＭＯＳトランジスタＮＴ１３０４のゲートはトラック時にハイレベル、ホールド時にローレベルに設定されるクロック信号ＣＬＫの供給ラインに接続されている。
このＮＭＯＳトランジスタ１３０４がリセットスイッチとして機能する。
ＮＭＯＳトランジスタＮＴ１３０５のソースがノードＮ１１（ＮＭＯＳトランジスタＮＴ１３０１、ＮＴ１３０４のドレイン）に接続され、ドレインが負荷抵抗Ｒｏｕｔ１に接続されている。
ＮＭＯＳトランジスタＮＴ１３０６のソースがノードＮ１２（ＮＭＯＳトランジスタＮＴ１３０２のドレイン、ＮＴ１３０４のソース）に接続され、ドレインが負荷抵抗素子Ｒｏｕｔ２に接続されている。
そして、ＮＭＯＲトランジスタＮＴ１３０５とＮＴ１３０６のゲートが電源電位ＶＤＤに接続されている。
ＮＭＯＳトランジスタＮＴ１３０４のゲートはトラック時にハイレベル、ホールド時にローレベルに設定されるクロック信号ＣＬＫの供給ラインに接続されている。
このＮＭＯＳトランジスタ１３０４がリセットスイッチとして機能する。
ＮＭＯＳトランジスタＮＴ１３０５のソースがノードＮ１１（ＮＭＯＳトランジスタＮＴ１３０１、ＮＴ１３０４のドレイン）に接続され、ドレインが負荷抵抗Ｒｏｕｔ１に接続されている。
ＮＭＯＳトランジスタＮＴ１３０６のソースがノードＮ１２（ＮＭＯＳトランジスタＮＴ１３０２のドレイン、ＮＴ１３０４のソース）に接続され、ドレインが負荷抵抗素子Ｒｏｕｔ２に接続されている。
そして、ＮＭＯＲトランジスタＮＴ１３０５とＮＴ１３０６のゲートが電源電位ＶＤＤに接続されている。
差動ペアを構成するＮＭＯＳトランジスタＮＴ１３０７とＮＴ１３０８のソース同士が接続され、その接続点がＮＭＯＳトランジスタＮＴ１３０９のドレインに接続され、ＮＭＯＳトランジスタＮＴ１３０３９ソースが基準電位に接続されている。
そして、ＮＭＯＳトランジスタ１３０７のゲートが信号（電圧）ＰＥＦＮの供給ラインに接続され、ＮＭＯＳトランジスタＮＴ１３０８のゲートが信号（電圧）ＶＩＮの供給ラインに接続され、ＮＭＯＳトランジスタＮＴ１３０９のゲートがバイアス信号ＢＡＩＳの供給ラインに接続されている。このＮＭＯＳトランジスタＮＴ１３０９は電流源として機能する。
そして、ＮＭＯＳトランジスタ１３０７のゲートが信号（電圧）ＰＥＦＮの供給ラインに接続され、ＮＭＯＳトランジスタＮＴ１３０８のゲートが信号（電圧）ＶＩＮの供給ラインに接続され、ＮＭＯＳトランジスタＮＴ１３０９のゲートがバイアス信号ＢＡＩＳの供給ラインに接続されている。このＮＭＯＳトランジスタＮＴ１３０９は電流源として機能する。
ＮＭＯＳトランジスタＮＴ１３０７のドレインにＮＭＯＳトランジスタＮＴ１３１０のドレインが接続され、その接続点によりノードＮ１３が形成されている。ＮＭＯＳトランジスタＮＴ１３０８のドレインにＮＭＯＳトランジスタＮＴ１３１０のソースが接続され、その接続点によりノードＮ１４が形成されている。
ＮＭＯＳトランジスタＮＴ１３１０のゲートはトラック時にハイレベル、ホールド時にローレベルに設定されるクロック信号ＣＬＫの供給ラインに接続されている。
このＮＭＯＳトランジスタ１３１０がリセットスイッチとして機能する。
ＮＭＯＳトランジスタＮＴ１３１１のソースがノードＮ１３（ＮＭＯＳトランジスタＮＴ１３０７、ＮＴ１３１０のドレイン）に接続され、ドレインが負荷抵抗Ｒｏｕｔ１に接続されている。
ＮＭＯＳトランジスタＮＴ１３１２のソースがノードＮ１４（ＮＭＯＳトランジスタＮＴ１３０８のドレイン、ＮＴ１３１０のソース）に接続され、ドレインが負荷抵抗素子Ｒｏｕｔ２に接続されている。
そして、ＮＭＯＲトランジスタＮＴ１３１１とＮＴ１３１２のゲートが電源電位ＶＤＤに接続されている。
ＮＭＯＳトランジスタＮＴ１３１０のゲートはトラック時にハイレベル、ホールド時にローレベルに設定されるクロック信号ＣＬＫの供給ラインに接続されている。
このＮＭＯＳトランジスタ１３１０がリセットスイッチとして機能する。
ＮＭＯＳトランジスタＮＴ１３１１のソースがノードＮ１３（ＮＭＯＳトランジスタＮＴ１３０７、ＮＴ１３１０のドレイン）に接続され、ドレインが負荷抵抗Ｒｏｕｔ１に接続されている。
ＮＭＯＳトランジスタＮＴ１３１２のソースがノードＮ１４（ＮＭＯＳトランジスタＮＴ１３０８のドレイン、ＮＴ１３１０のソース）に接続され、ドレインが負荷抵抗素子Ｒｏｕｔ２に接続されている。
そして、ＮＭＯＲトランジスタＮＴ１３１１とＮＴ１３１２のゲートが電源電位ＶＤＤに接続されている。
出力の差動ペアVOPとVONにカスコードトランジスタＮＴ１３０５，ＮＴ１３０６，ＮＴ１３１１，１３１２を入れ、そのソース側にリセットスイッチＮＴ１３０４，ＮＴ１３１０を入れ、第１の実施形態と同様にトラックホールドのクロック信号ＣＬＫと同期し、クロック信号ＣＬＫがハイレベル時、すなわちトラック時にオン、ローレベル時、すなわちホールド時にオフする。
これにより、トラック時に後段の信号振幅を抑え、アンプのレスポンスを向上し、高速なＡＤ変換を可能とする。
これにより、トラック時に後段の信号振幅を抑え、アンプのレスポンスを向上し、高速なＡＤ変換を可能とする。
本実施形態によれば、以下の効果を得ることができる。
フォールディング方式のＡＤ変換器において、アンプ内のカスコードトランジスタのソース側にスイッチを入れることにより、スイッチの寄生容量を出力ノードにつけることなく、アンプのレスポンスを改善することができる。
カスケード型のフォールディングＡＤ変換器において、初段のプリアンプのみにスイッチを導入することにより、高速動作を可能とするＡＤ変換器を提供する。
フォールディング方式のＡＤ変換器において、アンプ内のカスコードトランジスタのソース側にスイッチを入れることにより、スイッチの寄生容量を出力ノードにつけることなく、アンプのレスポンスを改善することができる。
カスケード型のフォールディングＡＤ変換器において、初段のプリアンプのみにスイッチを導入することにより、高速動作を可能とするＡＤ変換器を提供する。
上述の実施形態では下位４ビットの変換器の例を説明したが、この構成に限定されるものではなく４ビット以上の変換器にも本発明は適用可能である。
１００・・・パラレル型フォールディングＡＤ変換器、１００Ａ・・・カスケード型フォールディングＡＤ変換器、１１０・・・トラックホールド（Ｔ／Ｈ）回路、１２０，１２０Ａ・・・基準電圧発生回路、１３０，１３０Ａ・・・プリアンプ群、１４０・・・分散アンプ群、１４０Ａ・・・第１分散アンプ群、１５０・・・負荷抵抗群、１５０Ａ・・・第２負荷抵抗群、１６０・・・バッファ群、１６０Ａ・・・第２バッファ群、１７０・・・補間回路、１７０Ａ・・・第２補間回路、１８０・・・上位側のマスタコンパレータラッチ群、１９０・・・下位側のマスタコンパレータラッチ群、２００・・・第１負荷抵抗群、２１０・・・第１バッファ群、２２０・・・第１補間回路、２３０・・・第２分散アンプ群、１４４・・・リセットスイッチ、１４５，１４６・・・カスコードトランジスタ（ＮＭＯＳトランジスタ）、ＮＴ１３０４，ＮＴ１３１０・・・リセットスイッチ、ＮＴ１３０５，ＮＴ１３０５，ＮＴ１３１１，ＮＴ１３１２・・・カスコードトランジスタ。
Claims (4)
- 複数の異なる電圧を基準電圧として発生させる基準電圧発生回路と、
上記基準電圧とアナログ入力電圧との差電圧を差電流に変換して出力する複数のアンプと、を有し、
上記アンプの出力端が交互に接続されたフォールディング回路であって、
上記アンプはカスコード出力トランジスタを有する差動アンプで構成されており、カスコードトランジスタの両ソース間に制御クロックに同期してオン状態となるスイッチが設けられている
フォールディング回路。 - 上記アンプの前段には差動ペア入力段とカスコードトランジスタと負荷抵抗で構成されるプリアンプを有しており、
上記プリアンプのカスコードトランジスタの両ソース間に制御クロックに同期してオン状態となるスイッチが設けられている
請求項１記載のフォールディング回路。 - 所定の折り返し数のフォールディング波形を生成するフォールディング回路を有するアナログ−デジタル変換器であって、
上記フォールディング回路は、複数の異なる電圧を基準電圧として発生させる基準電圧発生回路と、
上記基準電圧とアナログ入力電圧との差電圧を差電流に変換して出力する複数のアンプと、を有し、
上記アンプの出力端が交互に接続され、
上記アンプはカスコード出力トランジスタを有する差動アンプで構成されており、カスコードトランジスタの両ソース間に制御クロックに同期してオン状態となるスイッチが設けられている
アナログ−デジタル変換器。 - 上記アンプの前段には差動ペア入力段とカスコードトランジスタと負荷抵抗で構成されるプリアンプを有しており、
上記プリアンプのカスコードトランジスタの両ソース間に制御クロックに同期してオン状態となるスイッチが設けられている
請求項３記載のアナログ−デジタル変換器。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006239097A JP4788532B2 (ja) | 2006-09-04 | 2006-09-04 | フォールディング回路およびアナログ−デジタル変換器 |
| TW096132749A TW200820632A (en) | 2006-09-04 | 2007-09-03 | Folding circuit and analog-to-digital converter |
| KR1020097004486A KR20090066269A (ko) | 2006-09-04 | 2007-09-04 | 폴딩 회로 및 아날로그-디지털 변환기 |
| EP07806629.7A EP2051382B1 (en) | 2006-09-04 | 2007-09-04 | Folding circuit and analog-to-digital converter |
| PCT/JP2007/067161 WO2008029778A1 (fr) | 2006-09-04 | 2007-09-04 | Circuit de repliement et convertisseur analogique à numérique |
| US12/439,757 US7999717B2 (en) | 2006-09-04 | 2007-09-04 | Folding circuit and analog-to-digital converter |
| CN2007800328404A CN101512906B (zh) | 2006-09-04 | 2007-09-04 | 折叠电路和模数转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006239097A JP4788532B2 (ja) | 2006-09-04 | 2006-09-04 | フォールディング回路およびアナログ−デジタル変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008061206A JP2008061206A (ja) | 2008-03-13 |
| JP4788532B2 true JP4788532B2 (ja) | 2011-10-05 |
Family
ID=39157204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006239097A Expired - Fee Related JP4788532B2 (ja) | 2006-09-04 | 2006-09-04 | フォールディング回路およびアナログ−デジタル変換器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7999717B2 (ja) |
| EP (1) | EP2051382B1 (ja) |
| JP (1) | JP4788532B2 (ja) |
| KR (1) | KR20090066269A (ja) |
| CN (1) | CN101512906B (ja) |
| TW (1) | TW200820632A (ja) |
| WO (1) | WO2008029778A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110008955A (ko) | 2009-07-21 | 2011-01-27 | 삼성전자주식회사 | 트랙-앤-홀드 회로, 및 이를 구비한 폴딩 아날로그-디지탈 변환기 |
| KR20110008959A (ko) | 2009-07-21 | 2011-01-27 | 삼성전자주식회사 | 부트스트랩트 클럭 발생기를 갖는 트랙-앤-홀드 회로 |
| JP2013168880A (ja) * | 2012-02-16 | 2013-08-29 | Sony Corp | 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器 |
| JP2013172270A (ja) * | 2012-02-20 | 2013-09-02 | Sony Corp | 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器 |
| RU2544768C1 (ru) * | 2013-11-08 | 2015-03-20 | Федеральное государственное казенное военное образовательное учреждение высшего профессионального образования Военная академия Ракетных войск стратегического назначения имени Петра Великого МО РФ | Устройство обнаружения источника свч излучения |
| US10250834B2 (en) | 2016-09-07 | 2019-04-02 | Semiconductor Components Industries, Llc | Methods and apparatus for a voltage-shifting readout circuit |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5307067A (en) * | 1992-04-20 | 1994-04-26 | Matsushita Electric Industrial Co., Ltd. | Folding circuit and analog-to-digital converter |
| FR2750549B1 (fr) * | 1996-06-28 | 1998-09-18 | Thomson Csf | Convertisseur analogique-numerique |
| EP0844740B1 (en) * | 1996-11-21 | 2003-02-26 | Matsushita Electric Industrial Co., Ltd. | A/D converter and A/D conversion method |
| JPH10173529A (ja) * | 1996-12-13 | 1998-06-26 | Sony Corp | アナログ／ディジタル変換回路 |
| JP2000165241A (ja) * | 1998-11-24 | 2000-06-16 | Hitachi Ltd | Ａ／ｄ変換器及び半導体集積回路 |
| US6411246B2 (en) * | 1999-12-22 | 2002-06-25 | Texas Instruments Incorporated | Folding circuit and A/D converter |
| JP3520233B2 (ja) * | 2000-01-21 | 2004-04-19 | 春夫 小林 | Ａｄ変換回路 |
| US6452529B1 (en) * | 2001-01-17 | 2002-09-17 | Qunying Li | Fully differential folding A/D converter architecture |
| US6577185B1 (en) * | 2001-03-19 | 2003-06-10 | Cisco Systems Wireless Networking (Australia) Pty. Limited | Multi-stage operational amplifier for interstage amplification in a pipeline analog-to-digital converter |
| CN1290266C (zh) * | 2001-09-04 | 2006-12-13 | 松下电器产业株式会社 | A/d转换器 |
| KR100462888B1 (ko) * | 2002-10-24 | 2004-12-17 | 삼성전자주식회사 | 플래쉬 아날로그 디지털 변환회로의 비교기 어레이의배치방법 |
| CN1271788C (zh) * | 2003-04-03 | 2006-08-23 | 复旦大学 | 采用改进型折叠电路的模数转换器 |
| KR101111268B1 (ko) * | 2003-07-30 | 2012-03-13 | 에스티 에릭슨 에스에이 | 교차결합 폴딩회로 및 ａ／ｄ 컨버터 |
| US7061419B2 (en) * | 2004-08-18 | 2006-06-13 | Matsushita Electric Industrial Co., Ltd. | A/D converter and A/D converting system |
| JP4702066B2 (ja) * | 2006-01-13 | 2011-06-15 | ソニー株式会社 | アナログ／デジタル変換回路 |
| US7420497B2 (en) * | 2006-06-28 | 2008-09-02 | Broadcom Corporation | Low offset flash analog-to-digital converter |
| JP4349445B2 (ja) * | 2007-07-10 | 2009-10-21 | ソニー株式会社 | フラッシュ型ａｄ変換器 |
-
2006
- 2006-09-04 JP JP2006239097A patent/JP4788532B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-03 TW TW096132749A patent/TW200820632A/zh not_active IP Right Cessation
- 2007-09-04 EP EP07806629.7A patent/EP2051382B1/en not_active Not-in-force
- 2007-09-04 US US12/439,757 patent/US7999717B2/en not_active Expired - Fee Related
- 2007-09-04 CN CN2007800328404A patent/CN101512906B/zh not_active Expired - Fee Related
- 2007-09-04 WO PCT/JP2007/067161 patent/WO2008029778A1/ja active Application Filing
- 2007-09-04 KR KR1020097004486A patent/KR20090066269A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090066269A (ko) | 2009-06-23 |
| EP2051382A4 (en) | 2011-12-07 |
| JP2008061206A (ja) | 2008-03-13 |
| EP2051382B1 (en) | 2013-05-08 |
| US20110001648A1 (en) | 2011-01-06 |
| CN101512906B (zh) | 2011-07-27 |
| TW200820632A (en) | 2008-05-01 |
| EP2051382A1 (en) | 2009-04-22 |
| TWI344764B (ja) | 2011-07-01 |
| US7999717B2 (en) | 2011-08-16 |
| CN101512906A (zh) | 2009-08-19 |
| WO2008029778A1 (fr) | 2008-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4349445B2 (ja) | フラッシュ型ａｄ変換器 | |
| JP5316194B2 (ja) | Ａｄ変換器 | |
| JP4702066B2 (ja) | アナログ／デジタル変換回路 | |
| KR101199574B1 (ko) | 아날로그 디지털 변환기 | |
| JP4788532B2 (ja) | フォールディング回路およびアナログ−デジタル変換器 | |
| US6707413B2 (en) | A/D converter | |
| JP2008306504A (ja) | 差動増幅回路及びａ／ｄ変換器 | |
| JP2007174288A (ja) | Ａ／ｄ変換器 | |
| US7773010B2 (en) | A/D converter comprising a voltage comparator device | |
| JP3904495B2 (ja) | Ａ／ｄ変換器 | |
| US6411246B2 (en) | Folding circuit and A/D converter | |
| JP2011166278A (ja) | 差動増幅回路、２段増幅回路およびそれらを用いたａ／ｄ変換回路 | |
| JP5973893B2 (ja) | サブレンジング型ａ／ｄ変換器 | |
| JP3113031B2 (ja) | 並列型ａ／ｄ変換装置 | |
| US20100127910A1 (en) | Comparator and pipelined adc utlizing the same | |
| US7642944B2 (en) | A/D converter | |
| JP2002325038A (ja) | 半導体集積回路 | |
| JP5238856B2 (ja) | 差動増幅回路及びａ／ｄ変換器 | |
| US20120062303A1 (en) | Method and apparatus for reducing input differential pairs for digital-to-analog converter voltage interpolation amplifier | |
| US7236115B1 (en) | Distributed current sources for folding ADC amplifier stages | |
| CN111313901B (zh) | 具有抖动功能的阈值电压产生电路、FlashADC及流水线ADC | |
| JP2010206356A (ja) | Ａｄ変換器及び比較回路 | |
| US10281505B2 (en) | Low-power and compact voltage sensing circuit | |
| JP2005057717A (ja) | チョッパー型コンパレータ回路 | |
| Oza et al. | Low voltage, low power folding amplifier for folding & interpolating ADC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110704 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |