CN109728818A - 用于高速和交错的adc的跟踪和保持电路 - Google Patents
用于高速和交错的adc的跟踪和保持电路 Download PDFInfo
- Publication number
- CN109728818A CN109728818A CN201811253714.8A CN201811253714A CN109728818A CN 109728818 A CN109728818 A CN 109728818A CN 201811253714 A CN201811253714 A CN 201811253714A CN 109728818 A CN109728818 A CN 109728818A
- Authority
- CN
- China
- Prior art keywords
- circuit
- buffer
- sampling
- switch
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
- H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Abstract
本公开涉及用于高速和交错的ADC的跟踪和保持电路。改进的跟踪和保持(T/H)电路可以帮助模数转换器(ADC)实现更高的性能和更低的功耗。改进的T/H电路可以驱动高速和交错的ADC,并且电路的设计使得能够在T/H电路中注入加法和乘法伪随机抖动信号。抖动信号可用于校准(例如,线性化)T/H电路和ADC。此外,抖动信号可用于抖动任何剩余的非线性,并校准交错ADC中的偏移/增益失配。T/H电路设计还可以在T/H电路中集成放大器,可用于提高ADC的信噪比(SNR)或充当可变增益放大器(VGA)ADC的前端。
Description
优先权申请
本专利申请要求于2017年10月27日提交的题为“用于高速和交错的ADC的跟踪和保持电路”的美国临时申请序列号62/578,110的优先权和权益,该临时申请在此整体引入其中。
技术领域
本公开涉及集成电路领域,尤其涉及用于模数转换器(ADC)的跟踪和保持电路。
背景技术
在许多电子应用中,ADC将模拟输入信号转换为数字输出信号,例如,用于通过数字电子设备进行进一步的数字信号处理或存储。一般而言,ADC可以转换表示现实世界现象的模拟电信号,例如光、声音、温度、电磁波或压力,以用于数据处理目的。例如,在测量系统中,传感器进行测量并生成模拟信号。然后,模拟信号将作为输入提供给ADC,以产生数字输出信号,以便进一步处理。在另一个例子中,发射器使用电磁波产生模拟信号以在空中传送信息,或者发射器发送模拟信号以通过电缆传送信息。然后将模拟信号作为输入提供给接收器处的ADC,以产生数字输出信号,例如,用于由数字电子设备进一步处理。
由于它们在许多应用中的广泛适用性,ADC可以在诸如宽带通信系统、音频系统、发射机系统、接收机系统等的地方找到。ADC中的设计电路是一项非常重要的任务,因为每个应用可能在性能、功耗、成本和尺寸方面都有不同的需求。ADC广泛应用于通信、能源、医疗保健、仪器仪表和测量、电机和电源控制、工业自动化和航空航天/国防。随着需要ADC的应用的增长,对快速而准确的转换的需求也在增长。
附图说明
为了更完整地理解本发明,其特征和优点,结合附图参考以下说明,其中相同的附图标记表示相同的部件,其中:
图1示出了根据本公开的一些实施例的驱动时间交错ADC的M ADC的跟踪和保持电路;
图2示出了根据本公开的一些实施例的具有两个缓冲器和其间的开关电容器网络的示例性跟踪和保持电路;
图3示出了根据本公开的一些实施例的具有缓冲器、开关电容器网络和放大器的示例性跟踪和保持电路;
图4示出了根据本公开的一些实施例的示例性跟踪和保持电路,其示出了具有采样和抖动注入的一个示例性开关电容器网络。
图5示出了根据本公开的一些实施例的示例性跟踪和保持电路,其示出了具有采样和抖动注入的另一示例性开关电容器网络。
图6示出了根据本公开的一些实施例的示例性跟踪和保持电路,其示出了具有采样和抖动注入的另一示例性开关电容器网络。
图7示出了根据本公开的一些实施例的具有多个保持缓冲器的示例性跟踪和保持电路。
图8A示出了根据本公开的一些实施例的具有多个采样网络的示例性跟踪和保持电路;
图8B示出了根据本公开的一些实施例的图8A的跟踪和保持电路的时序;
图9示出了根据本公开的一些实施例的具有多个采样网络的另一示例性跟踪和保持电路;
图10示出了根据本公开的一些实施例的具有多个采样网络的又一示例性跟踪和保持电路;
图11示出了根据本公开的一些实施例的具有多个时间交错的采样网络和单个保持缓冲器的示例性跟踪和保持电路。
图12示出了根据本公开的一些实施例的具有多个时间交错的采样网络和多个保持缓冲器的示例性跟踪和保持电路。
图13A示出了根据本公开的一些实施例的具有斩波以注入乘法抖动的示例性跟踪和保持电路;
图13B示出了根据本公开的一些实施例的将斩波器与采样网络中的开关集成;
图14示出了根据本公开的一些实施例的具有斩波以注入乘法抖动的另一示例性跟踪和保持电路;
图15示出了根据本公开的一些实施例的具有多个采样网络的示例性跟踪和保持电路,其中添加了斩波以注入乘法抖动;
图16示出了根据本公开的一些实施例的具有斩波以注入乘法抖动的另一示例性跟踪和保持电路;
图17A示出了根据本公开的一些实施例的驱动8个切片的示例性跟踪和保持电路;
图17B示出了根据本公开的一些实施例的用于控制图17A所示的电路中的两个串联开关的时序图;和
图18示出了图示根据本公开的一些实施例的用于利用校准对输入信号进行采样的方法的流程图。
具体实施方式
综述
改进的跟踪和保持(T/H)电路可以帮助ADC实现更高的性能和更低的功耗。改进的T/H电路可以驱动高速和交错的ADC,并且电路的设计使得能够在T/H电路中注入加法和乘法伪随机抖动信号。抖动信号可用于校准(例如,线性化)T/H电路和ADC。此外,抖动信号可用于抖动任何剩余的非线性,并校准交错ADC中的偏移/增益失配。T/H电路设计还可以在T/H电路中集成放大器,它可用于改善ADC的信噪比(SNR)或充当ADC前面的可变增益放大器(VGA)。
高速ADC
ADC是将模拟信号携带的连续物理量转换为表示数量幅度的数字输出或数字(或携带该数字数字的数字信号)的电子设备。ADC可以通过以下应用要求来定义:其速度(每秒采样数)、功耗、带宽(可以正确转换为数字信号的模拟信号的频率范围)及其分辨率(离散电平的数量,最大模拟信号可以分成数字信号并在数字信号中表示)。ADC还具有各种规格,用于量化ADC动态性能,包括信噪比(SINAD)、有效位数(ENOB)、SNR、总谐波失真(THD)、总谐波失真加噪声(THD+N)和无杂散动态范围(SFDR)。ADC具有许多不同的设计,可根据应用要求和规格进行选择。
为了实现更高的速度,交错用于提高ADC的采样率。时间交错的ADC可以使用M ADC对模拟输入信号进行采样,以产生数字输出。以时间交错方式操作的M ADC(在此称为M切片或M通道)与仅一个ADC的采样速度相比可以将采样速度提高若干倍。M ADC可以并联使用,其中M ADC可以以时间交错的方式一个接一个地对模拟输入进行采样。使用适当的时钟来控制ADC可以大大提高ADC的有效组合采样率。在某些情况下,一个接一个地依次选择M ADC以对输入信号进行采样。在一些其他情况下,可以以伪随机方式选择M ADC。由于并非所有MADC都精确匹配或相同,如果选择是顺序的,例如,根据固定序列使用M ADC,则将存在离散音调(或杂散)。伪随机化有助于将离散的失配误差音调扩展到ADC输出频谱的本底噪声中。
高速ADC通常以每秒千兆采样的速度运行,在通信和仪器仪表等领域尤为重要。输入信号可以具有千兆赫兹范围内的频率,并且ADC可能需要在每秒千兆采样的范围内进行采样。高频输入信号会对接收输入信号的电路,即ADC的“前端”电路提出许多要求。该电路不仅必须快速,对于某些应用,电路需要满足某些性能要求,例如SNR和SFDR。设计满足速度、性能、面积和功率要求的ADC并非易事,因为更快的速度和更高的性能通常以面积和功耗为代价。
高速跟踪和保持(T/H)电路
跟踪和保持(T/H)电路可以是ADC输入电路的重要部分。T/H电路将连续时间输入信号转换为跟随T/H电路的ADC的离散时间保持信号。ADC可以基于由T/H电路提供的离散时间保持信号执行转换。对于具有M ADC的交错式ADC,可以为每个M ADC提供单独的T/H电路,其中各个T/H电路可以以M ADC的(较慢)速度运行。以M ADC的速度运行它们可以使T/H电路设计更简单。然而,将T/H电路分配到M个信道意味着M个信道之间可能存在定时和/或带宽不匹配,因为对于M个信道,T/H电路可能不完全相同。时序和带宽不匹配可能非常难以测量和解决,尤其是在高速时。
不同的方法是将单个或专用T/H电路用于多个时间交错的ADC,以避免信道之间的定时和/或带宽不匹配。图1示出了根据本公开的一些实施例的驱动时间交错的ADC的M ADC的跟踪和保持电路。图1示出了根据本公开的一些实施例的驱动以时间交错方式操作的MADC的T/H电路104,如时间交错的ADC的片1021、片1022、...片102M所示。在该示例中,T/H可以以采样率fs(或时间交错的ADC的全速)操作,而每个切片可以以较慢的速率例如fs/M操作。T/H电路104的输出是保持信号,并且每个片由相同的保持信号驱动。因此,可以消除切片之间的定时和带宽(BW)不匹配的影响。
快速T/H电路的设计非常简单。在某些情况下,高速T/H电路会遭受非常高的功耗、高噪声和低性能。选择使用更快的T/H电路来驱动多个ADC片是在模拟电路中优化什么和校准固定之间的慎重决定。由于难以解决时序和/或带宽不匹配问题,因此可以设计T/H电路和ADC的其余部分以避免时序和/或带宽不匹配问题。增益和偏移不匹配可以与校准更兼容。这里描述的各种T/H电路被设计成便于增益和偏移失配的数字校准,同时通过有意的模拟电路设计避免定时和带宽失配问题。
这里,T/H电路的实现以单端形式示出。实际上,可以差分地实现T/H电路以抑制可能的偶次谐波。
改进跟踪和保持电路允许抖动注入
由于全速T/H电路可能很复杂且耗电,因此需要做出某些设计决策,以确保T/H电路能够在不消耗太多功率的情况下实现目标性能。在电路中实现更好性能的一种方法是使用校准来线性化T/H电路。为了进行校准,T/H电路设计为将添加剂和乘法抖动注入T/H电路,以便能够校准注入抖动的下游电路。
例如,电路的校准可以包括基于附加抖动和/或乘法抖动来提取和校准T/H电路中的非理想情况。此外,校准可以包括提取和校准切片之间的偏移和增益失配。例如,将伪随机信号(抖动)添加到输入信号使得能够校准时间交错的ADC中的增益失配。此外,抖动可用于校准T/H电路的非线性和ADC非线性。有利地,T/H电路中的附加抖动可以:
启用T/H电路保持相非线性的非线性校准:
T/H电路的功率较低,
更好的二次谐波(HD2)和三次谐波(HD3)性能,以及
更简单的开关=>时钟功耗更低,
启用ADC切片非线性的非线性校准:
降低ADC片中的功率(例如,参考缓冲器、放大器等),
降低时钟和切换功率,以及
ADC片中更好的HD2、HD3性能,
在ADC片中启用交错增益失配校准:
对输入信号的存在不敏感,
对输入信号频率不敏感,
更强大的校准,和
保持阶段刺激抖动。
此外,乘法抖动(例如,随机斩波)可用于校准偏移和偏移失配。有利地,T/H电路中的乘法抖动可以:
实现ADC切片之间偏移失配的可靠校准:
独立于输入信号,和
对“坏”频率不敏感(例如,fs/M,M是ADC切片的数量),
保护直流(DC)输入不被清零,
抖动任何剩余的偏移、闪烁噪声、偏移不匹配、热漂移等,以及
避免了对偏移不匹配的核心随机化的需要。
可以注入附加抖动以校正以下一项或多项:非线性校准、记忆效应校准、斩波非理想校准、增益误差校准、交错ADC中增益失配校准、以及校准跟踪/采样存储器。乘法抖动可用于以下一项或多项:纠正偏移失配并校正偶数失真。
图2示出了根据本公开的一些实施例的示例性T/H电路200,其具有两个缓冲器、缓冲器-1 202和缓冲器-2 206以及两个缓冲器之间的开关电容器网络204。可以在开关电容器网络204中注入抖动,并且抖动可以用于在T/H电路200之后校准缓冲器-2 206和ADC。如前所述,抖动可以是附加抖动或乘法抖动。缓冲器-1 202接收(电压)输入Vin,并缓冲输入。可以在开关电容器网络204上对缓冲输入进行采样。例如,开关电容器网络204可以使用合适的开关将缓冲输入采样到电容器上。缓冲器206可以缓冲采样的输入并将保持信号Vs-h提供给ADC(图2中未示出)。
T/H电路200可以被视为开环T/H电路。开关电容器网络204可以是采样网络。缓冲器-1 202可以是采样缓冲器,缓冲器-2 206可以是保持缓冲器。缓冲器是可选的,并且可以包括在内以提供不同电路级之间的隔离。缓冲器可以是源跟随器、射极跟随器、推挽拓扑或任何其他合适的缓冲器结构。可以优化缓冲器-1 202以用于采样线性。缓冲器-2 206可针对低功耗、小尺寸、小输入电容和良好隔离进行优化。缓冲器-2 206的隔离可以帮助减少跟随T/H电路200的ADC的输入参考噪声。缓冲器-2 206的线性度不如缓冲器-1 202的线性度那么关键,因为缓冲器-2 206处理并缓冲保持信号。另外,由于抖动被注入开关电容器网络204,因此可以校准缓冲器-2 206的非线性,这有助于进一步降低缓冲器-2 206的功率和尺寸。此外,由T/H电路驱动的ADC片之间的增益和失调不匹配可以通过在开关电容器网络204中注入抖动来校准。通过在驱动ADC片的共享T/H电路200中注入抖动,可以容易地测量ADC片的不同增益。
对T/H电路的三部分电路设计的一个见解来自于实现如何降低必须驱动M ADC片的T/H电路的功耗。过去,输入缓冲器必须驱动M ADC片,输入缓冲器必须非常线性,并且可能消耗大量功率。利用图2中所示的三部分电路设计,采样缓冲器(缓冲器-1 202)仅需要驱动一个采样网络(或者,在某些情况下,取决于实施方式,采用2到4个采样网络)。采样缓冲器上的(电容)负载可以更小,因此即使采样缓冲器采样射频(RF)或高频信号,采样缓冲器也可以消耗更少的功率,同时实现相当或更好的性能。保持缓冲器(缓冲器-2 206)正在驱动保持信号,而保持缓冲器的任何问题都可能更加温和。保持缓冲器的主要要求是保持缓冲器的输出结果如何。此外,保持缓冲器没有输入频率灵敏度。即使保持缓冲器可能必须驱动M ADC片,保持缓冲器的线性度也不是非常关键,因为保持缓冲器可以通过在采样网络中注入抖动来校准。因此,仍然可以实现节能。
跟踪和保持电路放大
通常对于高速ADC,输入电路中不能进行放大,因为开环放大可能非常非线性。图3示出了根据本公开的一些实施例的示例性T/H电路300,其具有缓冲器302、开关电容器网络204和放大器304。比较T/H电路300和图2的T/H电路200,缓冲器302可以类似于缓冲器-1202,但缓冲器-2 206由放大器304代替。由于放大器304可以是开环放大器,放大器304可能遭受差的线性。通过在开关电容器网络204中进行抖动注入,可以校准放大器304,并且可以解决与放大器304相关联的任何可能的非线性。在T/H电路300中提供放大的能力是有利的,因为它极大地放宽了对提供给T/H电路300的输入信号的要求。此外,像图2的缓冲器-2206,放大器304可以减小跟随T/H电路300的ADC的输入参考噪声。
除了提供放大之外,放大器304可以是VGA或提供可变增益。增益可以基于一个或多个条件而变化和/或由一个或多个指定参数设置。增益控制信号“GAIN”可以用于改变放大器304提供的增益。在一些实施例中,信号电平检测器306可以被实现为产生增益控制信号“GAIN”以基于信号电平条件控制放大器304。例如,如果信号电平检测器306检测到过载情况(例如,非常大的输入信号Vin),则信号电平检测器306可以产生适当的增益控制信号“GAIN”以减小放大器304的增益。
尽管未示出为放大器,但是在某些情况下,缓冲器302可以实现为放大器。代替缓冲器302的放大器可以是可变增益放大器(例如,可由信号电平检测器306控制)。根据实现,放大器是开环放大器或闭环放大器。闭环放大器可能是优选的,因为它们可以比开环放大器更精确。在某些情况下,缓冲器302之前可以是单独的放大器(开环或闭环)。采样侧的放大还可以放宽对提供给T/H电路300的输入信号的要求。
应当理解,本文所示的具有诸如“缓冲器-2”的保持缓冲器的各种实施例可以用放大器304代替,如图3所示。
具有抖动注入的采样网络
可以通过本文描述的不同电路拓扑将抖动注入到T/H电路的开关电容器网络的节点中。抖动是随机信号。抖动可以有不同的级别。在一个示例中,抖动可以由数模转换器生成,该数模转换器接收数字输入(数字形式的抖动)并生成模拟输出(模拟形式的抖动)。数模转换器的模拟输出可以注入T/H电路的开关电容器网络。在一些情况下,抖动可以在正或负之间随机变化(例如,在+1和-1或+V或-V之间随机变化,其中V是标称值)。被注入的抖动的类型可以根据要执行的期望校准或要实现的效果而不同。
图4示出了根据本公开的一些实施例的示例性T/H电路400,其示出了具有采样和抖动注入的一个示例性开关电容器网络。抖动被注入节点VR处的开关电容器网络,并且可以用于在T/H电路400之后校准缓冲器-2 206和ADC。开关电容器网络具有用于对输入进行采样的电容器C402、用于从缓冲器-1 202接收(缓冲的)输入的输入开关404、采样开关406和抖动注入开关408。在附图中,与开关相邻的各个相位符号表示指示给定开关何时闭合的相位或定时。电容器C的顶板和底板分别表示为“t”和“b”。
在采样阶段期间,具有相位的输入开关404和具有相位的采样开关406闭合。输入开关404可以是自举开关(即,自举到缓冲输入)以实现良好的线性。具有的采样开关被提前(在输入开关404打开之前打开)以实现底板采样。在采样阶段打开具有相位的抖动注入开关408。在采样阶段结束时,输入信号被采样到电容器C402上。
在保持阶段期间,具有相位的输入开关404和具有相位的采样开关406都被打开。具有相位的抖动注入开关408闭合以将电容器C402的顶板连接到节点VR。因此,可以在开关电容器网络中注入附加抖动。T/H电路400在输出端保持采样电压(采样输入信号)加上注入的附加抖动为Vs-h。在该实施例中,缓冲器-1 202的输出偏置点不需要与缓冲器-2 206的输入偏置点兼容。图4中的输出Vs-h是输入Vin的反相版本加上在节点VR处注入的附加抖动。
图5示出了根据本公开的一些实施例的示例性T/H电路500,其示出了具有采样和抖动注入的另一示例性开关电容器网络。类似于图4,附加抖动被注入开关电容器网络中,并且可以用于在T/H电路500之后校准缓冲器-2 206和ADC。开关电容器网络具有用于对输入进行采样的电容器C502、用于接收来自缓冲器-1 202的(缓冲的)输入的输入开关504、采样开关510、抖动注入开关508和输出开关506。
在采样阶段期间,具有相位的输入开关504和具有相位的采样开关510闭合。输入开关504可以是自举开关(即,自举到缓冲输入)以实现良好的线性。具有的采样开关510被提前(在输入开关504打开之前打开)以实现底板采样。具有相位的抖动注入开关508和具有相位的输出开关506在采样阶段期间打开。在采样阶段结束时,输入信号被采样到电容器C502上。
在保持阶段期间,具有相位的输入开关504和具有相位的采样开关510都被打开。具有相位的抖动注入开关508闭合以将电容器C502的底板连接到节点VR。因此,可以在开关电容器网络中注入附加抖动。具有相位的输出开关506也闭合以将电容器C502连接到缓冲器-2 206。输出开关506可以可选地是自举开关,以实现良好的线性。T/H电路500在输出端保持采样电压(采样输入信号)加上注入的附加抖动为Vs-h。在该实施例中,缓冲器-1 202的输出偏置点优选地与缓冲器-2 206的输入偏置点兼容。输出Vs-h是输入Vin的非反相版本加上在节点VR处注入的附加抖动。
与图4中的T/H电路400相比,T/H电路500可以具有两个自举开关,这可能更复杂和昂贵。但是,使用两个自举开关可以提供更好的隔离,并且可以使用具有相同的缓冲器-2206(如果需要)的多个采样网络(例如,以交错方式的多个交换电容网络采样)来实现更高的速度。
输出开关506不必是自举的,因为被注入的抖动可以用于校准输出开关506。如果确实输出开关506被自举,则可能不需要校准,因为输出开关506足够线性。如果输出开关506未被自举(例如,仅被提升),则可以使用校准来解决输出开关506的非线性。
图6示出了根据本公开的一些实施例的示例性T/H电路600,其示出了具有采样和抖动注入的另一示例性开关电容器网络。抖动被注入开关电容器网络,并可用于校准缓冲器-2 206和跟随T/H电路600的ADC。开关电容器网络具有用于对输入进行采样的电容器C602、用于从缓冲器-1 202接收(缓冲的)输入的输入开关604、采样开关606,抖动注入开关608和输出开关610。T/H电路600可被视为图4的T/H电路400和图5的T/H电路500的混合。采样以类似于图4的方式进行,但是另外的开关(即,输出开关610)与电容器C 602串联存在,以在保持阶段期间连接电容器C 602并将开关电容器网络与缓冲器-2 206隔离。
在采样阶段期间,具有相位的输入开关604和具有相位的采样开关606闭合。输入开关604可以是自举开关,以实现良好的线性。具有的采样开关被提前(在输入开关604打开之前打开)以实现底板采样。具有相位的抖动注入开关608和具有相位的输出开关在采样阶段打开。在采样阶段结束时,输入信号被采样到电容器C602上。
在保持阶段期间,具有相位的输入开关604和具有相位的采样开关606都被打开。具有相位的抖动注入开关608闭合以将电容器C 602的顶板连接到节点VR。因此,可以在开关电容器网络中注入附加抖动。具有相位的输出开关610也闭合以将电容器C 502连接到缓冲器-2 206。在一些情况下,输出开关610可以是自举开关以实现良好的线性。在某些情况下,输出开关不是自举的。在这种情况下,引导输出开关610不太重要,因为可以使用注入的附加抖动来校准输出开关610。T/H电路600在输出端保持采样电压(采样输入信号)加上注入的附加抖动为Vs-h。在该实施例中,缓冲器-1 202的输出偏置点不需要与缓冲器-2 206的输入偏置点兼容。输出Vs-h是输入Vin的反相版本加上在节点VR处注入的附加抖动。
具有多个保持缓冲器的跟踪和保持电路
T/H电路可以适用于驱动多个ADC。例如,不是使用单个保持缓冲器(即,各种图的缓冲器-2 206)来驱动多个ADC,而是T/H电路可以复制保持缓冲器,然后保持缓冲器可以驱动相应的ADC。图7示出了根据本公开的一些实施例的具有多个保持缓冲器的示例性T/H电路700,示为缓冲器-2 7021、缓冲器-2 7022、…缓冲器-2 702M。类似于这里描述的其他T/H电路,T/H电路700具有采样缓冲器缓冲器-1 202和开关电容器网络204。M保持缓冲器不是仅具有一个保持缓冲器,而是可以在T/H电路700中实现以驱动M ADC。保持缓冲器中的每一个可以产生相应的输出信号Vs-h1、Vs-h2、…Vs-hM,并且驱动相应的ADC。由于保持缓冲器不再需要驱动多个ADC,因此缓冲器-2 7021、缓冲器-2 7022、…缓冲器-2 702M的尺寸可以比驱动多个ADC的单个保持缓冲器小。换句话说,不必使用单个保持缓冲器驱动多个ADC可以放宽对保持缓冲器的要求。此外,可以使用注入采样网络的抖动来校准保持缓冲器。因此,由于校准,可以进一步放宽对保持缓冲器的要求。此外,具有多个保持缓冲器可以帮助T/H电路700在不同切片之间具有更好的隔离。
在替代实施方式中,T/H电路700也可以适于复制采样网络。可以实现每个保持缓冲器的采样网络。例如,这种适应的驱动M ADC的T/H电路可以包括采样缓冲器、M开关电容器网络和M保持缓冲器。
具有时间交错的采样网络的跟踪和保持电路
如果难以实现全速采样网络来对输入信号进行采样,则T/H电路可以适于实现时间交织。可以在T/H电路中实现多个采样网络,并在时间上交错,而不是使用单个开关电容器网络对输入信号进行采样。图8A示出了根据本公开的一些实施例的具有多个采样网络的示例性T/H电路800,如采样网络802和采样网络804所示。T/H电路800具有缓冲器-1 202、采样网络802和采样网络804、以及缓冲器-2 206。如图所示的采样网络802和采样网络804具有图5中所示的电路拓扑,然而,可以使用采样网络802和804的其他电路拓扑(例如,图6中所示的电路拓扑)。也可以使用图4中所示的没有输出开关的采样网络的电路拓扑,但是T/H电路也可能需要复制保持缓冲器。具有输出开关的图5和6中的采样网络的电路拓扑可以消除对多个保持缓冲器的需要。
在该示例中,采样网络802和采样网络804可以彼此乒乓,以时间交错的方式一个接一个地对(缓冲的)输入信号进行采样。图8B示出了根据本公开的一些实施例的图8A的T/H电路800的时序。时钟(曲线880)示出了频率为fs的全速时钟,具有周期Ts。如时序图所示,交错采样网络(例如,采样网络802和采样网络804)可以以fs/2的频率运行。T/H-1(曲线882)示出了采样网络802的阶段;T/H-2(曲线884)示出了采样网络804的阶段。在全速时钟的第一周期期间,采样网络802处于采样阶段,并且采样网络804处于保持阶段。对于两个采样网络,可以相应地关闭图8A中与相关的开关(例如,和)。对于两个采样网络,图8A中与相关的开关(例如,和)可以相应地打开。在第二时段期间,采样网络802进入保持阶段,采样网络804进入采样阶段。对于两个采样网络,可以相应地关闭图8A中与相关的开关(例如,和)。对于两个采样网络,图8A中与相关的开关(例如,和)可以相应地打开。在第三时段期间,采样网络802返回到采样阶段,并且采样网络804进入保持阶段。对于两个采样网络,可以相应地关闭图8A中与相关的开关(例如,和)。对于两个采样网络,图8A中与相关的开关(例如,和)可以相应地打开。乒乓球行为可以随时间重复(例如,在许多时期)。
通过时间交错的采样网络,可以显着降低单采样网络的速度。例如,采样网络802和采样网络804只需要在T/H电路800的全速的一半处对输入进行采样。虽然示出了两个采样网络,但是可以理解的是,两个以上采样网络取决于应用程序所需的交错顺序可以是时间交错的或包括在T/H电路中。
虽然图8A示出了单个保持缓冲器,但是每个采样网络可以具有专用的保持缓冲器。在这种情况下,如果M ADC片以顺序时间交错的方式操作,则每个缓冲器可以仅驱动M/2ADC片。
对于时间交错的采样网络,T/H电路可能会暴露于采样网络之间的不匹配。例如,如果没有解决,则启用底板采样的开关之间的不匹配会导致采样性能下降。具体而言,这些不匹配会在输出中产生不希望的杂散。不幸的是,抖动无法帮助校准这种不匹配。为了解决这种不匹配问题,可以添加一个额外的采样网络来实现随机化。图9示出了根据本公开的一些实施例的具有多个采样网络的另一示例性T/H电路900。示出了三个采样网络,并且可以理解,可以实现其他更多数量的采样网络。对于此示例,在任何给定时段,两个采样网络可用于对输入进行采样。可以选择两个采样网络中的一个来随机采样输入。随机采样网络选择(例如,采样网络以随机时间交错的方式对缓冲输入进行采样)可以使采样网络之间的不匹配随机化,并将来自不匹配的音调推向噪声基底。
通常,可以通过添加一个或多个附加采样网络来实现随机化,而不是为了获得所需的采样率所需的采样网络的最小数量。假设需要两个采样网络来实现所需的采样率,添加一个(或多个)采样网络可以允许随机化。
在一些实施例中,添加更多采样网络可以实现更高阶的时间交织或更多功能。例如,通过提供更多的采样网络可以引入更多的随机化,使得更多的采样网络可以在给定的时间段内进行选择。
在某些情况下,可以添加第四或另外采样网络,以便在其保持阶段之后和准备好下一个采样阶段之前重置每个网络。换句话说,采样网络在保持阶段之后进入复位阶段以允许电路清零(采样网络可能需要三个周期而不是仅仅两个周期才能再次采样输入)。通过添加额外的采样网络,可以有更多的时间来重置采样电容器。实际上,采样网络中刚完成其保持阶段的采样电容可以完全复位,以复位采样电容中的任何存储器。如果没有为采样电容器提供额外的复位时间/相位,则当在保持阶段之间切换回采样阶段时,存储器可以存在于采样电容器上。如果提供额外的采样网络以允许复位,则在给定的时间点,两个采样网络正忙,一个采样网络可以准备好在下一个周期使用或选择,并且一个采样网络可以在复位阶段,以便在采样网络复位后的下一个周期可以使用或选择它。
图10示出了根据本公开的一些实施例的具有多个采样网络的又一示例性T/H电路1000。如图10所示,提供附加的(第四)采样网络以确保至少有两个可用的采样网络在给定的时间段内选择作为下一个采样网络以对输入进行采样。具有额外的采样网络允许给定的采样网络在给定的采样网络必须再次采样输入之前需要额外的一段时间来复位。提供额外的复位阶段可以帮助减少或解决可能对T/H电路的性能有害的存储器效应和/或依赖于顺序的效应,尤其是在采用随机化时。
在一些情况下,T/H电路的时间交织采样网络可以被配置为以不同的操作模式操作。例如,采样网络中的开关的时钟可以根据指定的模式进行不同的控制。采样网络可以以顺序模式或随机模式操作。采样网络可以在需要复位阶段的模式下工作,或者在不需要复位阶段的模式下工作。期望的模式可以由一个或多个用户提供的信号指定,或者来自适合于设置模式的电路的一个或多个信号指定。
图11示出了根据本公开的一些实施例的具有多个时间交错的采样网络(被视为采样网络1102、1104和1106)和单个保持缓冲器的示例性T/H电路1100。作为示例,基于图5中所见的采样网络的电路拓扑,示出了图9的三个采样网络的实现。可以理解,图6中所见的采样网络的电路拓扑也可以用作T/H电路1100的采样网络。为了使用单个保持缓冲器,每个采样网络最好包括一个输出开关。在这种情况下,采样网络中的输出开关(在图11中标记为具有各自相位和的S2开关)不必是自举开关。相反,它可以是更简单的升压开关(例如,传输门)。输出开关可以使用采样网络中注入的抖动进行校准,因此可以放宽输出开关模拟电路的设计要求。对于这个显示的特定示例,采样网络以随机时间交错的方式从缓冲器-1 202采样缓冲输入。换句话说,可以随机选择两个可用采样网络中的一个作为下一个采样网络,以对输入进行采样,以使采样网络之间的失配误差随机化。图11中所示的电路设计可以扩展到更多数量的采样网络。
在一些实施例中,不是如图9-11中所示具有单个保持缓冲器,而是可以在T/H电路中包括多个保持缓冲器,其具有时间交错的采样网络。图12示出了根据本公开的一些实施例的具有多个时间交错的采样网络和多个保持缓冲器的示例性T/H电路1200。具有多个保持缓冲器可以在切片之间提供更好的隔离,并且可以减少对单个保持缓冲器施加的设计要求(具有与图7中所示的示例类似的益处)。在该特定示例中,T/H电路具有采样缓冲器202、三个采样网络(示为采样网络1202、1204和1206),以及三个保持缓冲器(示为缓冲器-21208,缓冲器-2 1210和缓冲器-2 1212)。每个采样网络都有一个专用的保持缓冲器来驱动跟随保持缓冲器的ADC。保持缓冲器(缓冲器-2 1208、缓冲器-2 1210和缓冲器-2 1212)从采样网络(示为采样网络1202、1204和1206)接收相应的保持信号。使用专用的保持缓冲器,如果需要,采样网络可以避免使用输出开关。保持缓冲器中的每一个可以产生相应的输出信号(示为Vs-h1、Vs-h2和Vs-h3)并驱动相应的ADC。
对于所示的这个特定示例,可以随机选择两个采样网络作为下一个采样网络,以对输入进行采样,以使采样网络之间的失配误差随机化。图12中所示的电路设计可以扩展到更多数量的采样网络,每个网络具有专用的保持缓冲器。
图12所示的具有多个专用保持缓冲器的随机时间交织设计的一个警告是每个专用保持缓冲器必须驱动M ADC片,与执行顺序时间交织的T/H电路相比,它可以消耗更多的功率(专用保持缓冲器只需要驱动M ADC片段的一小部分)。
斩波跟踪和保持电路
除了注入附加抖动之外,T/H电路还可以通过基于伪随机码“PN”随机改变极性来随机地切断输入信号。换句话说,T/H电路可以注入乘法抖动,其中抖动可以是+1或-1,如代码PN所选择的。图13A示出了根据本公开的一些实施例的具有斩波以注入乘法抖动的T/H电路1300。执行斩波功能的斩波器1302可以与采样网络中的开关集成,例如输入开关或输出开关。为了说明,斩波器1302被添加到图5中所示的实施例中。斩波器1302可以被添加到这里描述的其他采样网络。虽然在图13A中看到的该示例中的斩波器1302与输出开关(例如,输出开关506)相加/集成,但可以设想斩波器可以与输入开关(例如,输入开关504)相加/集成。斩波器1302可以与输出开关(例如,输出开关506)集成以注入乘法抖动。
图13B示出了根据本公开的一些实施例的将斩波器1302与采样网络中的开关集成。在数学上,斩波器1302将信号与由-1PN表示的抖动相乘,其中PN是伪随机码。为了说明,在图13B的左侧,示出了与相位相关联的输出开关S2,接着是由斩波器1302表示的斩波功能。这种斩波功能可以在图13B右侧所示的差分电路实现中实现。在差分电路中,图13B左侧的节点V1分别由图13B右侧的差分节点V1p和V1n表示。图13B左侧的节点V2分别由图13B右侧的差分节点V2p和V2n表示。在图13B的右手侧看到的电路具有直线前向路径和十字路径。这些路径中的开关能够在直线路径和十字路径之间进行随机切换。具有与相关联的开关的直接路径允许节点V1p和V1n处的差分信号分别直接通过到节点V2p和V2n。具有与相关联的开关的交叉路径(其中PN'是反转的PN)在节点V1p和V1n处反转差分信号并且将差分信号分别传递到节点V2n和V2p。换句话说,乘法抖动PN可以随机交换正输入路径和负输入路径。通过随机交换正和负输入路径,在图13B的右手侧看到的电路有效地实现斩波功能并随机地将信号乘以+1或-1。
通过随机交换正输入路径和负输入路径,输入信号的DC(直流)分量可以随机化,使得更容易校准不同切片之间的任何偏移失配。斩波功能可以通过采样网络的输入开关实现,该输入开关可以在采样阶段随机反转信号。斩波功能可以通过输出开关实现,输出开关可以在保持阶段随机反转信号。在某些情况下,可以使用不同的PN码使用输入开关和输出开关来实现斩波功能。
图14示出了根据本公开的一些实施例的具有斩波以注入乘法抖动的另一示例性T/H电路1400。执行斩波功能的斩波器1402可以与采样网络中的开关集成,例如输入开关或输出开关。为了说明,斩波器1402被添加到图6中所示的实施例中。斩波器1402可以被添加到这里描述的其他采样网络。虽然在图14中看到的该示例中的斩波器1402与输出开关(例如,输出开关610)相加/集成,但是可以设想斩波器可以与输入开关相加/集成(例如,输入开关604)。斩波器1402可以与输出开关(例如,输出开关506)集成以注入乘法抖动。
图15示出了根据本公开的一些实施例的示例性T/H电路1500,其具有多个采样网络,其中添加了斩波以注入乘法抖动。斩波被添加到图11的示例性T/H电路1100。具体地,作为示例,斩波功能与标记为S2的输出开关集成,该输出开关与和相关联。在替代方案中,斩波功能可以与标记为S1的输入开关集成,该输入开关与和相关联。前者具有额外的优点,如果需要,可以通过附加抖动来校准斩波器。然后,在偏移校准之后,可以在数字侧重新应用该斩波以恢复原始信号。
图16示出了根据本公开的一些实施例的具有多个采样网络的另一示例性T/H电路1600,其中添加了斩波以注入乘法抖动。具体地,作为示例,斩波功能与标记为S2的输出开关集成,该输出开关与和相关联。在替代方案中,斩波功能可以与标记为S1的输入开关集成,该输入开关与和相关联。前者具有额外的优点,如果需要,可以通过附加抖动来校准斩波器。然后,在偏移校准之后,可以在数字侧重新应用该斩波以恢复原始信号。
斩波对于偏移失配校准是有用的,其中斩波功能可以将任何输入偏移和/或信号在有问题的频率(例如fs/M和fs/2M,其中M是切片的数量)转换成噪声,例如,以免影响偏移收敛和偏移的去除。斩波还可以帮助进行偶数阶失真或减少信号路径中的偶次谐波。可以理解,虽然斩波功能可以与采样网络中的开关集成,但是可以在信号路径中的任何点处包括/集成斩波器,例如在缓冲器-1 202的输出处。
处理跟踪和保持电路上的输出路由寄生和负载
驱动M ADC切片并非易事。合适的开关和开关方案可以解决T/H电路上的寄生效应和负载效应。在以下示例中,考虑驱动8个ADC片。图17A示出了根据本公开的一些实施例的驱动8个切片的示例性T/H电路。对于从T/H电路到ADC片的每个信号路径,实现两个串联开关以管理跟踪和保持电路上的寄生和负载。第一组开关标记为“SW-A”,它们位于缓冲器-2的输出附近。第二组开关标记为“SW-B”,它们位于ADC切片的输入附近。当接通或闭合时,SW-A开关将缓冲器-2 206的输出耦合到SW-B开关(或者将信号从缓冲器-2 206的输出发送/传送到SW-B开关的端子)。当开启或关闭时,SW-B开关将SW-A开关耦合到ADC片的输入(或者将SW-A开关的端子处的信号传输/传导到ADC片的输入)。两个串联开关,SW-A和SW-B可以由一定长度的传输线或导线分开,用于将缓冲信号从缓冲器-2 206路由到相应的ADC片。
图17B中的时序图示出了当选择ADC片以执行转换时用于特定ADC片的SW-A开关和SW-B开关的时序。SW-A开关的时序如图17B中的时序图所示,快速接通并以fs的快速速率(数据转换器的总采样频率)快速关断。换句话说,SW-A开关用短脉冲打开,因为SW-A开关将数据从快速(全速)T/H电路切换到慢速ADC片。SW-B开关的时序也在上面的时序图中说明,可以以较慢的速度运行。在SW-A开关打开之前,SW-B开关可以打开,并且可以在SW-A开关关闭的同时或关闭时关闭。开关可以是简单的传输门(不是自举开关),因此具有两个开关的代价并不重要。
SW-A开关靠近(布局)放置在T/H电路上,可以帮助最小化由未连接到T/H电路的片引起的缓冲器-2上的寄生负载效应。由于SW-A开关不靠近ADC片,因此在没有SW-B开关的情况下,ADC片上的负载无法解决。SW-B开关靠近(布局)放置在ADC片上,通过一次将T/H电路连接到一个ADC片,可以帮助减少T/H电路的负载。SW-B最小化复位时ADC片和T/H电路所看到的布线。因此,SW-B可以最小化在不使用时重置该节点所需的寄生效应。通过使用两个串联开关和适当的时序,SW-A和SW-B开关确保每当选定的ADC片连接到T/H电路以接收保持的样本时,只有所选ADC片的寄生效应正在加载T/H电路的缓冲器-2 206(所有其他ADC片与缓冲器-2 206断开连接)。SW-A和SW-B开关一起有助于减少T/H电路和所选ADC片上的布线寄生负载。
对于从T/H电路到ADC切片的每个信号路径,最好同时使用SW-A和SW-B开关。可以设想,在一些不太优选的实施例中,可以省略两个开关中的一个。例如,在某些情况下,仅提供SW-A开关,而省略SW-B开关。
在时间交错的采样网络中寻址公共存储器
当并行采样网络是时间交织的时,采样网络的全局输入节点处的一些公共存储器可以存在于保持阶段到采样阶段之间。所有采样网络都可以看到这个公共存储器,这个公共存储器与通过添加复位阶段寻址的采样电容器内的存储器不同。为了解决公共存储器问题,驱动采样网络中的开关的时钟信号可以重叠,以允许允许全局输入节点的短暂复位。
时钟信号的重叠位于底板采样开关和抖动注入开关和输出开关(标记为“S2”)之间。可能是输出开关在底板采样开关打开之前关闭,或者底板采样开关在输出开关打开之前关闭。后一种情况是优选的,因为前一种情况会影响上限的采样值,但两者都是可行的。
参考图15和16,重叠将发生在与相位(包括抖动注入开关和输出开关)相关的时钟信号和用于顶部采样网络的(包括模拟采样开关)之间。在相位(包括抖动注入开关和输出开关)相关的时钟信号和中间采样网络的(包括模拟采样开关)之间也会发生重叠。在相位(包括抖动注入开关和输出开关)相关的时钟信号和底部采样网络的(包括模拟采样开关)之间会发生重叠。
以顶部采样网络为例,重叠意味着(1)在打开底板采样开关之前关闭抖动注入开关和输出开关,或者(2)关闭底板采样开关在之前打开抖动注入开关和输出开关。后者再次更好,因为前者可能会在采样前对样品产生负面影响。但两者都是可行的。
换句话说,重叠优选地发生在保持阶段结束和采样阶段开始时(当底板采样开关关闭时),并且在采样阶段结束时和保持阶段开始时(当抖动注入开关和输出开关关闭时)不太优选。这种重叠可以帮助重置此全局输入节点,以减少所有轨道看到的公共内存。
灵活的架构
可以改变T/H电路的设计和实现以适应不同的功能和特征。采样网络的数量、保持缓冲器的数量以及保持缓冲器正在驱动的ADC切片的数量都可以变化。
如前所述,T/H电路可以包括一个或多个并行的采样网络。T/H电路中采样网络的数量可根据设计而变化。例如,可以基于交织因子和随机化量来选择数量。例如,T/H电路可以具有一个采样网络和一个保持缓冲器(例如,图2-6)。在另一个例子中,T/H电路可以具有一个采样网络和X个保持缓冲器(例如,图7)。X至少是两个。在又一个例子中,T/H电路可以具有X个采样网络和一个保持缓冲器(例如,图8A、9-11、15、16和17A)。在另一个例子中,T/H电路可以具有X个采样网络和X个保持缓冲器(例如,图12)。
而且,T/H电路可以包括一个或多个保持缓冲器。在某些情况下,一个采样网络有一个缓冲区。例如,T/H电路可以具有一个采样网络,并且采样网络驱动一个保持缓冲器(例如,图2-6)。在另一个例子中,T/H电路可以具有X个采样网络和X个保持缓冲器(例如,图12)。在某些情况下,一个采样网络有多个缓冲区。例如,T/H电路可以具有一个采样网络和X个保持缓冲器(例如,图7)。在另一个例子中,T/H电路可以具有X个采样网络和X*N个保持缓冲器。N至少为2,表示每采样网络的保持缓冲器的数量。如果T/H电路有四个采样网络,则总共可以有8个保持缓冲器,每个采样网络有两个保持缓冲器。在又一个示例中,T/H电路可以具有X个采样网络和Y个保持缓冲器,其中Y大于X。每个采样网络可以驱动一个或多个保持缓冲器(其中每个采样网络的保持缓冲器的数量可能不相同)。
此外,T/H电路可以驱动一个或多个ADC片。ADC片可以并行操作,并且在一些情况下,ADC片可以以时间交错或随机时间交错的方式操作。例如,T/H电路可以驱动一个ADC片。在另一示例中,T/H电路可以驱动M ADC片(例如,图1和17A)。M至少为2,表示整个ADC的ADC片数。如果T/H电路具有一个保持缓冲器,则保持缓冲器可以驱动所有M ADC片(例如,图17A)。如果T/H电路具有M个保持缓冲器,则可以有几种变化。在第一示例中,每个保持缓冲器可以驱动相应的ADC切片。在第二个示例中,每个保持缓冲器可以驱动所有M ADC片。在第三示例中,每个保持缓冲器仅可以驱动M ADC切片的子集或部分。如果T/H电路具有N个保持缓冲器,其中N小于M,则也可以有几种变化。在第一示例中,每个保持缓冲器可以驱动所有MADC切片。在第一个例子的一个例子中,T/H电路可以具有四个采样网络和一个保持缓冲器。保持缓冲器可以驱动总共8个ADC片段。在第二示例中,每个保持缓冲器可以驱动M ADC切片的子集或部分。在第二示例的一个实例中,T/H电路可以具有四个采样网络和四个保持缓冲器(每个保持缓冲器耦合到相应的采样网络)。每个保持缓冲器都可以驱动两个ADC片。整个T/H电路可以驱动总共8个ADC片。
校准采样方法
图18示出了图示根据本公开的一些实施例的用于利用校准对输入信号进行采样的方法的流程图。在1802中,缓冲输入信号。在1804中,在第一阶段期间,缓冲输入信号被采样到采样网络中的电容器上。在1806中,在第二阶段期间,将附加抖动信号注入采样网络中的电容器,并输出具有在电容器上采样的输入信号和附加抖动信号的保持信号。在1808中,保持信号被缓冲以产生用于驱动一个或多个模数转换器的缓冲信号。
实施例
示例1001是跟踪和保持电路,包括采样缓冲器、从采样缓冲器接收缓冲输入的采样网络、以及从采样网络接收保持信号的保持缓冲器。
在示例1002中,示例1001的跟踪和保持电路还可以包括用于接收附加抖动的节点的采样网络。
在示例1003中,示例1001或1002的跟踪和保持电路还可以包括与采样网络集成的斩波器。
在示例1004中,示例1001-1003中任一示例的跟踪和保持电路还可以包括并行的一个或多个另外的采样网络。
在示例1005中,示例1004的跟踪和保持电路还可以包括采样网络以时间交错的方式从采样缓冲器采样缓冲输入。
在示例1006中,示例1004或1005的跟踪和保持电路还可以包括采样网络从采样缓冲器以随机时间交错的方式对缓冲输入进行采样。
在示例1007中,示例1004-1006中任一示例的跟踪和保持电路还可以包括采样网络,其可配置为以不同模式对缓冲输入进行采样。
在示例1008中,示例1001-1007中任一个的跟踪和保持电路还可以包括一个或多个另外的保持缓冲器。
在示例1009中,示例1004-1007中任一个的跟踪和保持电路还可以包括每个采样网络专用的一个或多个另外的保持缓冲器。
示例101是一种方法,包括:缓冲输入信号;在采样阶段,将缓冲输入信号采样到电容器上;在保持阶段,将具有抖动信号的节点连接到电容器,以输出具有抖动信号的保持信号;缓冲保持信号。
在示例102中,示例101的方法还可以包括在缓冲保持信号之前随机地切断保持信号。
在示例103中,示例101或102的方法还可以包括驱动以时间交错的方式操作的多个ADC。
在示例104中,示例101-103中任一个的方法可以进一步包括基于附加抖动校准以下非理想中的一个或多个:跟踪和保持电路的保持阶段的非线性,由跟踪和保持电路驱动的一个或多个模数转换器的非线性,由跟踪和保持电路驱动的多个时间交错的模数转换器之间的不匹配,多个时间交错的模数转换器间的偏移不匹配。
在示例105中,示例101-104中任一个的方法可以进一步包括基于乘法抖动校准由跟踪和保持电路驱动的多个时间交错的模数转换器之间的偏移失配。
示例A是一种装置,包括用于实现/执行本文描述的任何一种方法的装置。
示例1是低功耗跟踪和保持电路,跟踪和保持电路包括:采样缓冲器;具有抖动注入的采样网络,以从采样缓冲器接收缓冲输入;保持缓冲器,以从采样网络接收保持信号。采样缓冲器和/或保持缓冲器在某些情况下可以省略。
在示例2中,示例1可以可选地包括采样网络,其包括用于接收附加抖动的节点。
在示例3中,示例1或2可以可选地包括与采样网络集成的斩波器以注入乘法抖动。
在示例4中,示例1-3中的任何一个可以可选地包括采样网络,该采样网络包括开关电容器网络以将缓冲输入从采样缓冲器采样到一个或多个电容器上。
在示例5中,实施例1-4中的任何一个可任选地包括保持缓冲器(和/或采样缓冲器),其包括可变增益放大器。在某些情况下,在跟踪和保持电路前面增加了可变增益放大器。
在示例6中,示例5可以可选地包括信号电平检测器,以检测过载情况并生成可变增益放大器的增益控制信号。
在示例7中,示例2-6中的任何一个可以可选地包括采样网络,该采样网络包括:输入开关,用于从采样缓冲器接收缓冲输入;采样开关,在采样阶段将缓冲输入采样到电容器上;抖动注入开关,以将电容器连接到具有附加抖动的节点。
在示例8中,示例1-7中的任何一个可以可选地包括采样网络,该采样网络还包括输出开关,以在保持阶段期间将采样网络中的电容器连接到保持缓冲器。
在示例9中,示例1-8中的任何一个可以可选地包括与保持缓冲器并联的一个或多个另外的保持缓冲器,以从采样网络接收保持信号,其中保持缓冲器和一个或多个另外的保持缓冲器驱动相应的模数转换器。
在示例10中,示例1-9中的任何一个可任选地包括与所述采样网络并联的一个或多个另外的采样网络,其中采样网络和一个或多个另外的采样网络以随机时间交错的方式从采样缓冲器采样缓冲输入。
在示例11中,示例1-10中的任何一个可任选地包括与所述采样网络并联的一个或多个另外的采样网络,其中采样网络和一个或多个另外的采样网络以随机时间交错的方式从采样缓冲器采样缓冲输入。
在示例12中,示例1-11中的任何一个可任选地包括采样网络,并且一个或多个另外的采样网络可配置为以不同模式对缓冲输入进行采样。
在示例13中,示例10-12中的任何一个可任选地包括与保持缓冲器并联的一个或多个另外的保持缓冲器,其中一个或多个另外的保持缓冲器从一个或多个另外的采样网络接收一个或多个相应的保持信号。
在示例14中,示例1-13中的任何一个可以可选地包括两个串联开关,包括与第二开关串联的第一开关,其中第一开关将保持缓冲器的输出耦合到第二开关,第二开关将第一开关耦合到多个模数转换器中的第一个的输入,并且第二开关以比第一开关慢的速度操作。
示例15是用于通过校准对输入信号进行采样的方法,该方法包括:缓冲输入信号;在第一阶段,将缓冲输入信号采样到采样网络中的电容器上;在第二阶段,向采样网络中的电容器注入附加的抖动信号,并输出具有在电容器上采样的输入信号和附加抖动信号的保持信号;并缓冲保持信号以产生用于驱动一个或多个模数转换器的缓冲信号。
在示例16中,示例15可以可选地包括基于乘法抖动在采样网络中随机地斩波信号。
在示例17中,示例15或16可以可选地包括包含时间交错的模数转换器的一个或多个模数转换器。
在示例18中,示例15-17中的任何一个可以可选地包括交织另外采样网络以在第二阶段期间对缓冲输入信号进行采样。
在示例19中,示例18可以可选地包括从多个可用采样网络中随机选择的另外采样网络。
示例20是具有校准的时间交错的模数转换器,时间交错的模数转换器包括:多个模数转换器,以时间交错的方式操作;开环跟踪和保持电路,以时间交错的模数转换器的全速运行并驱动多个模数转换器,其中开环跟踪和保持电路包括至少一个缓冲器和具有抖动注入的采样网络。
变化和实施
这里,开关表示可以被控制以传导信号(例如,电流)或不传导信号(例如,电流)的电子电路。实际上,可以使用晶体管来实现开关。通过适当地偏置晶体管,晶体管可以传导电流或不传导电流(分别“接通”或“断开”)。当开关闭合或“接通”时,电流导通以完成电路路径。当开关接通或“关闭”时,电流不导通,电路路径打开。开关可以有效地将电路的一部分连接/耦合到电路的另一部分,或者将电路的一部分断开/断开到电路的另一部分。
注意,上面参考附图讨论的活动适用于涉及处理模拟信号并使用一个或多个ADC将模拟信号转换成数字数据的任何集成电路。在某些情况下,本文讨论的特征通常涉及ADC,包括例如各种类型的ADC、包括流水线ADC、Δ-ΣADC、逐次逼近寄存器ADC、多级ADC、时间交错的ADC、随机时间交错的ADC。这些特性对于高速ADC特别有利,其中输入频率在千兆赫兹范围内相对较高。ADC可应用于医疗系统、科学仪器、无线和有线通信系统(尤其是需要高采样率的系统)、雷达、工业过程控制、音频和视频设备、仪器仪表以及其他使用ADC的系统。高速ADC提供的性能水平特别有利于例如高速通信、医疗成像、合成孔径雷达、数字波束形成通信系统、宽带通信系统、高性能成像和高级测试/测量系统(示波器)等要求苛刻的市场中的产品和系统。
本公开包括可以执行本文描述的非理想的提取和校准的装置。各种装置的部件可包括执行本文所述功能的电子电路。该电路可以在模拟域、数字域或混合信号域中操作。在一些情况下,装置的一个或多个部分可以由专门配置用于执行本文描述的功能的处理器提供(例如,控制相关功能、定时相关功能)。在某些情况下,处理器可以是带有ADC的片上处理器。处理器可以包括一个或多个专用组件,或者可以包括可编程逻辑门,其被配置为执行本文描述的功能。在一些实例中,处理器可以被配置为通过执行存储在非暂时性计算机介质上的一个或多个指令来执行本文描述的功能。
注意,利用本文提供的众多示例,可以根据两个、三个、四个或更多个电子组件或部件来描述交互。然而,这仅出于清楚和示例的目的而进行。应该理解,系统可以以任何合适的方式合并。沿着类似的设计替代方案,附图中的任何所示组件、模块、块和元件可以以各种可能的配置组合,所有这些配置显然都在本说明书的宽范围内。在某些情况下,仅通过参考有限数量的电气元件来描述给定流程集的一个或多个功能可能更容易。应当理解,附图及其教导的电路易于扩展,并且可以容纳大量部件、以及更复杂/复杂的布置和配置。因此,所提供的示例不应限制范围或抑制可能应用于无数其他架构的电路的广泛教导。
注意,在本说明书中,对“一个实施例”、“示例实施例”、“实施例”、“另一个实施例”、“一些实施例”、“各种实施例”、“其他实施例”、“替代实施例”等中包括的各种特征(例如,元件、结构、模块、组件、步骤、操作、特性等)的引用旨在表示任何这样的特征包括在本公开的一个或多个实施例中,但是可以或可以不必在相同的实施例中组合。同样重要的是要注意,这里描述的功能仅示出了可由图中所示的系统/电路执行或在其内执行的一些可能功能。可以在适当的情况下删除或移除这些操作中的一些,或者可以在不脱离本公开的范围的情况下显着地修改或改变这些操作。此外,这些操作的时间可能会大大改变。出于示例和讨论的目的提供了前述操作流程。本文描述的实施例提供了实质的灵活性,因为可以提供任何合适的布置、时间顺序、配置和定时机制而不脱离本公开的教导。本领域技术人员可以确定许多其他改变、替换、变化、代替和修改、并且本公开旨在涵盖落入所附权利要求范围内的所有这些改变、替换、变化、代替和修改。注意,上述装置的所有可选特征也可以关于本文描述的方法或过程来实现,并且示例中的细节可以在一个或多个实施例中的任何地方使用。
Claims (20)
1.一种低功耗跟踪和保持电路,所述低功耗跟踪和保持电路包括:
采样缓冲器;
具有抖动注入的采样网络,用于接收所述采样缓冲器的缓冲输入;和
保持缓冲器,用于从所述采样网络接收保持信号。
2.权利要求1所述的低功耗跟踪和保持电路,其中所述采样网络包括接收附加抖动的节点。
3.权利要求1所述的低功耗跟踪和保持电路,还包括:
与所述采样网络集成的斩波器,用于注入乘法抖动。
4.权利要求1所述的低功耗跟踪和保持电路,其中所述采样网络包括开关电容器网络,用于将来自所述采样缓冲器的缓冲输入采样到一个或多个电容器上。
5.权利要求1所述的低功耗跟踪和保持电路,其中所述保持缓冲器包括可变增益放大器。
6.权利要求5所述的低功耗跟踪和保持电路,还包括:
信号电平检测器,用于检测过载情况并产生所述可变增益放大器的增益控制信号。
7.权利要求2所述的低功耗跟踪和保持电路,其中所述采样网络包括:
输入开关,用于从所述采样缓冲器接收缓冲输入;
采样开关,用于在采样阶段将所述缓冲输入采样到电容器上;和
抖动注入开关,用于将所述电容器连接到具有所述附加抖动的节点。
8.权利要求1所述的低功耗跟踪和保持电路,其中所述采样网络还包括输出开关,用于在保持阶段期间将所述采样网络中的电容器连接到所述保持缓冲器。
9.权利要求1所述的低功耗跟踪和保持电路,还包括:
一个或多个另外的保持缓冲器,与所述保持缓冲器并联以从所述采样网络接收保持信号,其中所述保持缓冲器和所述一个或多个另外的保持缓冲器驱动相应的模数转换器。
10.权利要求1所述的低功耗跟踪和保持电路,还包括:
与所述采样网络并联的一个或多个另外的采样网络,其中所述采样网络和所述一个或多个另外的采样网络以时间交错的方式从所述采样缓冲器中采样缓冲输入。
11.权利要求1所述的低功耗跟踪和保持电路,还包括:
与所述采样网络并联的一个或多个另外的采样网络,其中所述采样网络和所述一个或多个另外的采样网络以随机时间交错的方式从所述采样缓冲器采样缓冲输入。
12.权利要求10所述的低功耗跟踪和保持电路,其中所述采样网络和所述一个或多个另外的采样网络可配置为以不同模式对所述缓冲输入进行采样。
13.权利要求10所述的低功耗跟踪和保持电路,还包括:
与所述保持缓冲器并联的一个或多个另外的保持缓冲器,其中所述一个或多个另外的保持缓冲器从所述一个或多个另外的采样网络接收一个或多个相应的保持信号。
14.权利要求1所述的低功耗跟踪和保持电路,还包括:
两个串联开关,包括与第二开关串联的第一开关,其中所述第一开关将所述保持缓冲器的输出耦合到所述第二开关,所述第二开关将所述第一开关耦合到多个模数转换器中的第一个的输入,并且所述第二开关的运行速度低于所述第一开关。
15.一种使用校准对输入信号进行采样的方法,该方法包括:
缓冲输入信号;
在第一阶段期间,将所述缓冲输入信号采样到采样网络中的电容器上;
在第二阶段期间,向采样网络中的电容器注入附加的抖动信号,并输出具有在电容器上采样的输入信号的保持信号和附加的抖动信号;和
缓冲所述保持信号以产生用于驱动一个或多个模数转换器的缓冲信号。
16.权利要求15所述的方法,还包括:
基于乘法抖动随机切断所述采样网络中的信号。
17.权利要求15所述的方法,其中所述一个或多个模数转换器包括时间交错的模数转换器。
18.权利要求15所述的方法,还包括:
交错另外采样网络以在第二阶段期间对所述缓冲输入信号进行采样。
19.权利要求18所述的方法,其中所述另外采样网络从多个可用采样网络中随机选择。
20.具有校准的时间交错的模数转换器,所述时间交错的模数转换器包括:
以时间交错的方式操作的多个模数转换器;和
开环跟踪和保持电路,以所述时间交错的模数转换器的全速运行并驱动多个模数转换器,其中所述开环跟踪和保持电路包括至少一个缓冲器和具有抖动注入的采样网络。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762578110P | 2017-10-27 | 2017-10-27 | |
US62/578,110 | 2017-10-27 | ||
US16/119,186 | 2018-08-31 | ||
US16/119,186 US10608654B2 (en) | 2017-10-27 | 2018-08-31 | Track and hold circuits for high speed and interleaved ADCS |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109728818A true CN109728818A (zh) | 2019-05-07 |
CN109728818B CN109728818B (zh) | 2023-05-12 |
Family
ID=66244463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811253714.8A Active CN109728818B (zh) | 2017-10-27 | 2018-10-26 | 用于高速和交错的adc的跟踪和保持电路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10608654B2 (zh) |
CN (1) | CN109728818B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110221238A (zh) * | 2019-06-28 | 2019-09-10 | 深圳市锐能微科技有限公司 | 分压电路参数的检测电路、方法及电能计量芯片 |
CN110221240A (zh) * | 2019-06-28 | 2019-09-10 | 深圳市锐能微科技有限公司 | 分压电路参数的检测电路和电能计量芯片 |
CN110231587A (zh) * | 2019-06-28 | 2019-09-13 | 深圳市锐能微科技有限公司 | 分压电路参数的检测电路、方法及电能计量芯片 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10009036B2 (en) * | 2016-09-09 | 2018-06-26 | Samsung Electronics Co., Ltd | System and method of calibrating input signal to successive approximation register (SAR) analog-to-digital converter (ADC) in ADC-assisted time-to-digital converter (TDC) |
US10855302B2 (en) | 2017-10-27 | 2020-12-01 | Analog Devices, Inc. | Track and hold circuits for high speed and interleaved ADCs |
US10873336B2 (en) | 2017-10-27 | 2020-12-22 | Analog Devices, Inc. | Track and hold circuits for high speed and interleaved ADCs |
US10840933B2 (en) | 2017-12-06 | 2020-11-17 | Analog Devices, Inc. | Multi-input data converters using code modulation |
US10574250B1 (en) * | 2019-02-28 | 2020-02-25 | Nxp Usa, Inc. | Digital calibration systems and methods for multi-stage analog-to-digital converters |
US11646747B1 (en) | 2021-11-18 | 2023-05-09 | Caelus Technologies Limited | Multi-channel interleaved analog-to-digital converter (ADC) using overlapping multi-phase clocks with SAR-searched input-clock delay adjustments and background offset and gain correction |
CN116961655B (zh) * | 2023-09-21 | 2023-12-08 | 电子科技大学 | 一种应用于高精度adc的斩波采样电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101802927A (zh) * | 2007-09-13 | 2010-08-11 | Nxp股份有限公司 | 信号采样电路 |
CN102282837A (zh) * | 2008-12-12 | 2011-12-14 | 美国亚德诺半导体公司 | 减少多通道成像系统中的失配的抖动技术 |
CN103036396A (zh) * | 2011-09-30 | 2013-04-10 | 电力集成公司 | 用于功率转换器控制器的多级采样电路 |
CN103703688A (zh) * | 2011-06-03 | 2014-04-02 | 麦利尔公司 | 多层时间交错型模/数转换器(adc) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050249298A1 (en) | 2004-04-28 | 2005-11-10 | Taeyoon Kim | Multi-code multi-carrier code division multiple access (CDMA) system and method |
US7286075B2 (en) * | 2005-11-14 | 2007-10-23 | Analog Devices, Inc. | Analog to digital converter with dither |
WO2008112454A1 (en) | 2007-03-13 | 2008-09-18 | The Regents Of The University Of California | Code-modulated path-sharing multi-signal systems |
CN101802926B (zh) | 2007-09-12 | 2013-07-10 | Nxp股份有限公司 | 时间交织的跟踪和保持 |
US8537745B2 (en) | 2008-06-02 | 2013-09-17 | Qualcomm Incorporated | Multiplexing arrangements for multiple receive antennas |
US8320408B2 (en) | 2009-01-29 | 2012-11-27 | The Regents Of The University Of California | Multi-channel code-division multiplexing in front-end integrated circuits |
US8497790B1 (en) * | 2012-03-20 | 2013-07-30 | Crest Semiconductors, Inc. | Gain calibration |
US9294118B2 (en) | 2014-01-29 | 2016-03-22 | Analog Devices, Inc. | Multi-input analog-to-digital converter |
JP6195543B2 (ja) * | 2014-06-27 | 2017-09-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2018
- 2018-08-31 US US16/119,186 patent/US10608654B2/en active Active
- 2018-10-26 CN CN201811253714.8A patent/CN109728818B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101802927A (zh) * | 2007-09-13 | 2010-08-11 | Nxp股份有限公司 | 信号采样电路 |
CN102282837A (zh) * | 2008-12-12 | 2011-12-14 | 美国亚德诺半导体公司 | 减少多通道成像系统中的失配的抖动技术 |
CN103703688A (zh) * | 2011-06-03 | 2014-04-02 | 麦利尔公司 | 多层时间交错型模/数转换器(adc) |
CN103036396A (zh) * | 2011-09-30 | 2013-04-10 | 电力集成公司 | 用于功率转换器控制器的多级采样电路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110221238A (zh) * | 2019-06-28 | 2019-09-10 | 深圳市锐能微科技有限公司 | 分压电路参数的检测电路、方法及电能计量芯片 |
CN110221240A (zh) * | 2019-06-28 | 2019-09-10 | 深圳市锐能微科技有限公司 | 分压电路参数的检测电路和电能计量芯片 |
CN110231587A (zh) * | 2019-06-28 | 2019-09-13 | 深圳市锐能微科技有限公司 | 分压电路参数的检测电路、方法及电能计量芯片 |
Also Published As
Publication number | Publication date |
---|---|
US20190131990A1 (en) | 2019-05-02 |
CN109728818B (zh) | 2023-05-12 |
US10608654B2 (en) | 2020-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109728818A (zh) | 用于高速和交错的adc的跟踪和保持电路 | |
Razavi | Problem of timing mismatch in interleaved ADCs | |
Kull et al. | Implementation of low-power 6–8 b 30–90 GS/s time-interleaved ADCs with optimized input bandwidth in 32 nm CMOS | |
US9444479B2 (en) | Analogue-to-digital conversion circuitry | |
US10763878B2 (en) | Calibrating time-interleaved switched-capacitor track-and-hold circuits and amplifiers | |
CN105871376B (zh) | 开关电容器数模转换器中的电压采样和驱动器放大器闪烁噪声消除 | |
CN109889198B (zh) | 使用代码调制的多输入数据转换器 | |
US8704697B2 (en) | Integration and analog to digital conversion circuit with common capacitors and operating method thereof | |
CN102223148B (zh) | Ad转换器 | |
CN103701463B (zh) | 用于快速通道切换系统的输入电流抵消方案 | |
US10873336B2 (en) | Track and hold circuits for high speed and interleaved ADCs | |
US11342930B2 (en) | Track and hold circuits for high speed ADCS | |
Pan et al. | Frequency response mismatch calibration in 2-channel time-interleaved oscilloscopes | |
US10855302B2 (en) | Track and hold circuits for high speed and interleaved ADCs | |
EP3930196A1 (en) | Apparatus and method for time-interleaved analog-to-digital conversion | |
CN101594148B (zh) | 一种电流内插结构的Flash ADC | |
JP2008147922A (ja) | A/d変換装置 | |
Norouzpour-Shirazi et al. | A novel low power 1 GS/s S&H architecture with improved analog bandwidth | |
Pelgrom | Time-Interleaving | |
Manganaro | An improved phase clock generator for interleaved and double-sampled switched-capacitor circuits | |
CN115361017A (zh) | 基于相位插值器的时钟偏斜校准电路 | |
DE102018126602A1 (de) | Track-and-Hold Schaltungen für Hochgeschwindigkeits- und verschachtelte ADCS | |
Lee | A CMOS analog pulse compressor with a low-power analog-to-digital converter for MIMO radar applications | |
JP2017158043A (ja) | タイムインターリーブa/d変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |