DE102017120696B4

DE102017120696B4 - Bootstrapped-Schaltkreis

Info

Publication number: DE102017120696B4
Application number: DE102017120696.5A
Authority: DE
Inventors: Lawrence A. Singer; Siddharth Devarajan
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 2016-09-12
Filing date: 2017-09-07
Publication date: 2023-03-30
Anticipated expiration: 2037-09-08
Also published as: TWI780914B; TWI742544B; DE102017120696A1; TW202027140A; TW202220034A

Abstract

Bootstrapped-Schaltkreis mit beschleunigtem Einschalten, der Folgendes umfasst:einen Abtastschalter, der ein Spannungseingangssignal und eine Gate-Spannung empfängt;einen Bootstrapped-Spannung-Generator, der eine positive Rückkopplungsschleife umfasst, wobei die positive Rückkopplungsschleife durch ein Taktsignal aktiviert wird, um die Gate-Spannung zum Einschalten des Abtastschalters zu erzeugen, und die positive Rückkopplungsschleife einen Ausgangstransistor, der die Gate-Spannung des Abtastschalters ausgibt, und einen Eingangstransistor, der das Spannungseingangssignal empfängt und von der Gate-Spannung als positive Rückkopplung angesteuert wird, umfasst; undeine Jump-Start-Schaltung, um den Ausgangstransistor einzuschalten und zum Benden des Einschaltens des Ausgangstransistors nach einer begrenzten Zeitperiode, während eines Anlaufens der positiven Rückkopplungsschleife, damit die positive Rückkopplungsschleife den Ausgangstransistor weiterhin bei der Erzeugung der Gate-Spannung zum Einschalten des Abtastschalters unterstützt.

Description

PRIORITÄTSDATEN UND VERWANDTE ANMELDUNGEN
Diese Patentanmeldung erhält den Nutzen von und/oder beansprucht die Priorität der vorläufigen U.S.-Patentanmeldung mit der Serien-Nr. 62/393,529 , eingereicht am 12. September 2016, mit dem Titel „INPUT BUFFER AND BOOTSTRAPPED SWITCHING CIRCUIT“. Diese vorläufige U.S.-Patentanmeldung wird hiermit in ihrer Gesamtheit durch Bezugnahme aufgenommen.
TECHNISCHES GEBIET DER OFFENBARUNG
Die vorliegende Offenbarung betrifft das Gebiet integrierter Schaltungen, insbesondere eine Eingangsschaltungsanordnung für Analog-Digital-Umsetzer (ADCs: Analogto-Digital-Converters).
HINTERGRUND
Bei vielen elektronischen Anwendungen setzt ein Analog-Digital-Umsetzer (ADC) ein analoges Eingangssignal in ein digitales Ausgangssignal zum Beispiel zur weiteren digitalen Signalverarbeitung oder zur Speicherung durch digitale Elektronik um. Allgemein gesprochen können ADCs analoge elektrische Signale, die Phänomene der realen Welt repräsentieren, z. B. Licht, Schall, Temperatur, elektromagnetische Wellen oder Druck, für Datenverarbeitungszwecke übersetzen. Zum Beispiel nimmt bei Messsystemen ein Sensor Messungen vor und erzeugt ein analoges Signal. Das analoge Signal würde dann an einen Analog-Digital-Umsetzer (ADC) als Eingabe geliefert, um ein digitales Ausgangssignal zur weiteren Verarbeitung zu erzeugen. Bei einem anderen Fall erzeugt ein Sender ein analoges Signal unter Verwendung elektromagnetischer Wellen, um Informationen in der Luft zu tragen, oder überträgt ein Sender ein analoges Signal, um Informationen über ein Kabel zu tragen. Das analoge Signal wird dann bei einem Empfänger als Eingabe an einen ADC geliefert, um ein digitales Ausgangssignal zu erzeugen, z. B. zur weiteren Verarbeitung durch digitale Elektronik.
Aufgrund ihrer weiten Anwendungsmöglichkeiten können ADCs in Plätzen, wie etwa Breitbandkommunikationssystemen, Audiosystemen, Empfängersystemen usw., gefunden werden. Das Gestalten einer Schaltungsanordnung in einem ADC ist keine triviale Aufgabe, weil jede Anwendung unterschiedliche Anforderungen an Leistungsfähigkeit, Leistung, Kosten und Größe aufweisen kann. ADCs werden in einem breiten Spektrum von Anwendungen, einschließlich Kommunikationstechnik, Energie, Gesundheitswesen, Messausrüstung und Messung, Motor- und Leistungssteuerung, industrielle Automatisierung und Luft- und Raumfahrt/Verteidigung, verwendet. Da die Anwendungen, die ADCs benötigen, wachsen, wächst auch der Bedarf für eine schnelle, aber genaue Umsetzung. In US 7 397 284 B1 E wird eine Bootstrapping-Schaltung gezeigt, die in der Lage ist, Eingangssignale jenseits einer Versorgungsspannung abzutasten.
Figurenliste
Um ein vollständigeres Verständnis der vorliegenden Offenbarung und derer Merkmale und Vorteile bereitzustellen, wird Bezug auf die folgende Beschreibung im Zusammenhang mit den begleitenden Figuren genommen, wobei gleiche Bezugsziffern gleiche Teile repräsentieren, in denen gilt:

1 zeigt eine Eingangsseite eines Analog-Digital-Umsetzers gemäß manchen Ausführungsformen der Offenbarung;
2 zeigt einen Bootstrapped-Schaltkreis gemäß manchen Ausführungsformen der Offenbarung;
3 zeigt einen Bootstrapped-Schaltkreis mit beschleunigtem Einschalten gemäß manchen Ausführungsformen der Offenbarung;
4A-4B zeigen ein Implementierungsbeispiel für eine Jump-Start-Schaltung gemäß manchen Ausführungsformen der Offenbarung;
5A-5C zeigen ein anderes Implementierungsbeispiel für eine Jump-Start-Schaltung gemäß manchen Ausführungsformen der Offenbarung;
6 ist ein Flussdiagramm, das ein Verfahren zum beschleunigten Einschalten eines Abtastschalters veranschaulicht;
7 zeigt einen beispielhaften Eingangspuffer gemäß manchen Ausführungsformen der Offenbarung;
8 zeigt einen beispielhaften Pegelumsetzer gemäß manchen Ausführungsformen der Offenbarung;
9 zeigt einen anderen beispielhaften Eingangspuffer gemäß manchen Ausführungsformen der Offenbarung;
10 ist ein Flussdiagramm zum Puffern eines Eingangssignals gemäß manchen Ausführungsformen der Offenbarung.

BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN DER OFFENBARUNG
Übersicht
Die Entwicklung bei Drahtloskommunikationsempfängern geht dahin, immer mehr Bandbreite zu erfassen, um einen höheren Durchsatz zu unterstützen, und das Hochfrequenz(HF)-Signal direkt abzutasten, um eine Rekonfigurierbarkeit und niedrigere Kosten zu ermöglichen. Andere Anwendungen, wie Messausrüstung, erfordern auch die Fähigkeit, HF-Signale mit breiter Bandbreite zu digitalisieren. Diese Anwendungen profitieren von einer Eingangsschaltungsanordnung, die eine gute Leistungsfähigkeit bei Hochgeschwindigkeits-HF-Signalen mit breiter Bandbreite zeigt. Ein Eingangspuffer und Bootstrapped-Schalter sind so gestaltet, dass sie solchen Anwendungen dienen, und können mit 28-nm-CMOS-Technologie (CMOS: Complementary Metal-Oxid Semiconductor - sich ergänzender Metall-Oxid-Halbleiter) implementiert werden.
Hochgeschwindigkeits-Analog-Digital-Umsetzer
ADCs sind elektronische Vorrichtungen, die eine kontinuierliche physikalische Quantität, die durch ein analoges Signal getragen wird, in eine digitale Ausgabe oder eine Zahl, die die Amplitude der Quantität repräsentiert, (oder ein digitales Signal, das die digitale Zahl trägt) umsetzen. Ein ADC kann durch die folgenden Anwendungsanforderungen definiert werden: seine Bandbreite (der Frequenzbereich analoger Signale, die er ordnungsgemäß in ein digitales Signal umsetzen kann) und seine Auflösung (die Anzahl diskreter Niveaus, in die das maximale analoge Signal aufgeteilt werden kann und die in dem digitalen Signal repräsentiert werden können). Ein ADC weist auch verschiedene Spezifikationen zum Quantifizieren einer ADC-Dynamikleistungsfähigkeit auf, einschließlich eines Signal-Rausch- und-Verzerrung-Verhältnisses SINAD (Signal-to-Noise-And-Distortion ratio), einer effektiven Anzahl an Bits ENOB (Effective Number Of Bits), eines Signal-Rausch-Verhältnisses SNR (Signal to Noise Ratio), einer Gesamte-Harmonischen-Verzerrung THD (Total Harmonic Distortion), einer Gesamte-Harmonischen-Verzerrung plus Rauschen THD+N (Total Harmonic Distortion plus Noise) und eines störungsfreien Dynamikbereichs SFDR (Spurious Free Dynamic Range). Analog-Digital-Umsetzer (ADCs) weisen viele unterschiedliche Gestaltungen auf, die basierend auf den Anwendungsanforderungen und -spezifikationen gewählt werden können.
Hochgeschwindigkeitsanwendungen sind bei Kommunikationstechnik und Messausrüstung besonders wichtig. Das Eingangssignal kann eine Frequenz in dem Gigahertzbereich aufweisen und der ADC kann in dem Bereich von Giga-Abtastwerten pro Sekunde abtasten müssen. Hochfrequenzeingangssignale können den Schaltungen, welche das Eingangssignal empfangen, d. h. der „Eingangsseiten“-Schaltungsanordnung des ADC, viele Vorraussetzungen auferlegen. Die Schaltung muss nicht nur schnell sein, sondern für manche Anwendungen muss die Schaltung bestimmte Leistungsfähigkeitsanforderungen, wie etwa SNR und SFDR, erfüllen. Gestalten eines ADC, der sowohl die Geschwindigkeits- als auch Leistungsfähigkeitsanforderungen erfüllt, ist nicht trivial.
1 zeigt eine Eingangsseite eines Analog-Digital-Umsetzers gemäß manchen Ausführungsformen der Offenbarung. Typischerweise wird ein Eingangssignal V_IN (z. B. ein Hochfrequenzeingangssignal in dem Gigahertzbereich) an einen Eingangspuffer 102 geliefert. Die Ausgabe V_INX des Eingangspuffers wird dann an einen Abtaster 106 geliefert, wo das Eingangssignal in der Form von V_INX von dem Ausgang des Eingangspuffers auf einen Abtastkondensator Cs 112 abgetastet wird.
Ein Transistor MN 108 (z. B. ein n-Typ-CMOS(Complementary Metal-Oxide Field-Effect)-Transistor oder NMOS-Transistor) ist bereitgestellt, um zu ermöglichen, dass das Eingangssignal V_INX an den Abtastkondensator Cs geliefert wird. Der Transistor MN 108 wird hier manchmal als Abtastschalter bezeichnet. Während des Abtastens wird der Transistor MN 108 eingeschaltet und der Schalter 110 geschlossen. Die Ausgabe V_INX des Eingangspuffers kann durch eine Übertragungsleitung („Ü-LEITUNG“) 104 hindurchlaufen, die von dem Ausgang des Eingangspuffers 102 zu dem Abtaster 106 verläuft. In manchen Fällen, bei denen der ADC mehrere ADCs in Parallelschaltung beinhaltet (z. B., wenn der ADC ein zeitverschachtelter ADC oder randomisierter zeitverschachtelter ADC ist), gibt es mehrere (abgestimmte) Abtaster, einschließlich des Abtaster 106, in Parallelschaltung. Mehrere (abgestimmte) Übertragungsleitungen können enthalten sein, um das Ausgangssignal V_INX von einem gemeinsamen Eingangspuffer 102 an jeden Abtaster zu liefern. Zeitverschachtelte ADCs oder randomisierte zeitverschachtelte ADCs können das Eingangssignal V_INX einzeln abtasten. In manchen Fällen können ein Referenz-ADC und einer der zeitverschachtelten ADCs das Ausgangssignal V_INX im Wesentlichen gleichzeitig abtasten. Für zeitverschachtelte ADCs oder randomisierte zeitverschachtelte ADCs können manche der Abtaster zu einer beliebigen gegebenen Zeit ausgeschaltet sein, während ein oder mehrere Abtaster den Eingangspuffer laden. Um eine Verschlechterung des SFDR zu reduzieren, können Back-Gates der Transistoren in den Abtastern, die zum Empfangen des Eingangssignals V_INX gekoppelt sind (z. B. Transistor MN 108), mit einer negativen Spannung, wie etwa -1 Volt, verbunden werden, um die Nichtlinearität in jenen Transistoren zu minimieren.
BOOTSTRAPPED-SCHALTKREIS
Wieder unter Bezugnahme auf 1, ist das Timing des Transistors MN 108, der sich schnell genug einschaltet, um zu ermöglichen, dass V_INX auf den Abtastkondensator Cs 112 abgetastet wird, kritisch, insbesondere für Hochgeschwindigkeitsanwendungen. Unter Berücksichtigung eines Beispiels, bei dem ein ADC eine Abtastrate von 10 Giga-Abtastwerten pro Sekunde aufweist, muss sich der Transistor MN 108 schnell genug einschalten, um zu ermöglichen, dass das Eingangssignal V_INX auf den Abtastkondensator Cs 112 mit nur hundert Pikosekunden zwischen Abtastwerten abgetastet wird. Das Timing für das Einschalten des Transistors MN 108 kann von den inhärenten Transistorcharakteristiken des Transistors MN 108 abhängen und auch von dem Signal V_BSTRP, das MN 108 an dem Gate ansteuert, mit Bezug auf das Signal V_INX an der Source. Es sind hier Beispiele beschrieben, bei denen Signale als auf High übergehend oder auf Low übergehend bezeichnet werden, was auf unterschiedliche Logikniveaus der Signale verweist.
2 zeigt einen Bootstrapped-Schaltkreis 200 gemäß manchen Ausführungsformen der Offenbarung. Der Bootstrapped-Schaltkreis beinhaltet den Transistor MN 108 aus 1, der ein Eingangssignal V_INX an seiner Source empfängt und dessen Drain mit einer Platte des Abtastkondensators (z. B. des Abtastkondensators C_S 112 aus 1) verbunden ist. Der Bootstrapped-Schaltkreis beinhaltet auch einen Bootstraped-Gate-Spannung-Generator (-schaltung) zum Erzeugen eines Gate-Spannung-Signals V_BSTRP, das das Gate des Transistors MN 108 (des Abtastschalters) ansteuert. Der Bootstrapped-Gate-Spannung-Generator erzeugt das Gate-Spannung-Signal V_BSTRP auf eine Weise, die sicherstellt, dass der Transistor MN 108 schnell eingeschaltet wird.
Der Bootstrapped-Gate-Spannung-Generator kann V_INX empfangen und einen Boot-Kondensator C_BOOT zum Erzeugen einer erhöhten Spannung von V_INX + V_BOOT beinhalten. Der Bootstrapped-Gate-Spannung-Generator weist eine positive Rückkopplungsschleife auf. Die positive Rückkopplungsschleife benutzt V_INX als Eingabe für die positive Rückkopplungsschleife und die positive Rückkopplungsschleife beinhaltet den Boot-Kondensator in dem Pfad der positiven Rückkopplungsschleife. Eine Ausgabe der positiven Rückkopplungsschleife erzeugt das Gate-Spannung-Signal V_BSTRP, das das Gate des Transistors MN 108 (des Abtastschalters) ansteuert.
Die positive Rückkopplungsschleife dient dazu, das Gate-Spannung-Signal V_BSTRP schnell hochzufahren, um ein schnelles Einschalten des Transistors MN 108 sicherzustellen. Die positive Rückkopplungsschleife befindet sich in einer Bootstrap-Beziehung mit dem Eingangssignal V_INX, wobei das Ziel der positiven Rückkopplungsschleife darin besteht, das Gate-Spannung-Signal V_BSTRP so anzusteuern, dass es V_INX plus die Spannung V_BOOT (wobei V_BOOT die Spannung über den Boot-Kondensator C_BOOT ist) ist, um den Transistor MN 108 einzuschalten. Speziell steuert die positive Rückkopplungsschleife das Gate-Spannung-Signal V_BSTRP so an, dass es hoch genug ist, um eine ausreichende Spannung V_GS über das Gate und die Source zum Einschalten des Transistors MN 108 zu bewirken. Der Bootstrapped-Gate-Spannung-Generator wird durch ein Taktsignal CLK angesteuert, und wobei CLKB die invertierte Version von CLK ist. Der Bootstrapped-Gate-Spannung-Generator kann auch ein Ladungsphasentaktsignal CLKB_BST empfangen, das das Timing einer Ladephase des Boot-Kondensators C_BOOT steuert. Es wird erwartet, dass sich der Transistor MN 108 schnell einschaltet, wenn CLK auf High übergeht, und es wird erwartet, dass sich der Transistor MN 108 schnell ausschaltet, wenn CLK auf Low übergeht.
Während der Ladephase (CLKB und CLKB_BST sind beide auf High) sind der Transistor MN 224 und der Transistor MN 210 (z. B. NMOS-Transistoren) eingeschaltet, um eine Spannung V_BOOT über den Boot-Kondensator C_BOOT (z. B. V_BOOT = V_DD - Vss) zu laden. Das Einschalten des Transistors MN 224 verbindet die obere Platte des Kondensators C_BOOT mit V_DD. Das Einschalten des Transistors MN 210 verbindet die untere Platte des Kondensators C_BOOT mit Vss. Falls Vss Masse ist, dann wird der Boot-Kondensator C_BOOT auf V_DD geladen.
Kurz bevor die positive Rückkopplungsschleife aktiviert wird, war der Knoten X auf V_DD, da CLK in der vorherigen Phase (Ladephase) auf Low war. CLK steuert das Gate des Transistors MP 214 (z. B. eines p-Typ-CMOS(Complementary Metal-Oxide Field-Effect)-Transistors oder PMOS-Transistors) an. Dass CLK auf Low ist, würde den Transistor MP 214 einschalten. Wenn der Transistor MP 214 eingeschaltet war, war der Drain des Transistors MP 214 (was der Knoten X ist) auf V_DD. Wenn der Knoten X auf V_DD war und CLKB auf High war, ist der Transistor MP 202 (z. B. ein PMOS-Transistor) ausgeschaltet. Hier kann der Transistor MP 202 als der Ausgangstransistor bezeichnet werden, der V_BSTRP ausgibt, die das Gate des Transistors MN 108 (des Abtastschalters) ansteuert. V_BSTRP befand sich auf einem Low-Zustand, was den Abtastschalter, d. h. den Transistor MN 108, ausgeschaltet hält.
Ein Übergang von CLK von Low auf High (oder CLKB geht von High auf Low über) aktiviert die positive Rückkopplungsschleife. Wenn CLKB, der das Gate des Transistors MP 204 (z. B. eines PMOS-Transistors) ansteuert, auf Low übergeht (d. h. CLK geht auf High über), wird der Transistor MP 204 (z. B. ein PMOS-Transistor) eingeschaltet, wodurch der Drain von MN 208 (z. B. einem NMOS-Transistor) auf nahe zu V_DD gezogen wird (auf High übergeht) und der Drain von MN 206 (z. B. einem NMOS-Transistor) auf High (z. B. V_DD) gezogen wird, was wiederum bewirkt, dass der V_BSTRP-Knoten auf High übergeht.
V_BSTRP steuert die Gates der Transistoren MN 216 (z. B. eines NMOS-Transistors) und MN 212 (z. B. eines NMOS-Transistors) an. Der Transistor MN 212 kann als der Eingangstransistor bezeichnet werden, da der Transistor MN 212 das Eingangssignal V_INX empfängt. Ein Übergang von V_BSTRP auf High kann den Transistor MN 216 (z. B. einen NMOS-Transistor) und den Transistor MN 212 (z. B. einen NMOS-Transistor) einschalten. Währenddessen wurde der Transistor MP 214 ausgeschaltet, da CLK auf High übergegangen ist. Effektiv wird durch die eingeschalteten Transistoren MN 216 und MN 212 das Gate des Transistors MP 202, d. h. der Knoten X, mit V_INX verknüpft.
In einer vorherigen Phase (d. h. der Ladephase) wird der Boot-Kondensator C_BOOT geladen, so dass er V_BOOT über den Boot-Kondensator aufweist. Wenn die positive Rückkopplungsschleife aktiv ist, kann das Gate des Transistors MP 202 V_INX aufweisen, kann die Source des Transistors MP 202 eine Spannung von V_INX + V_BOOT aufweisen. Der Transistor MP 202 schaltet sich ein, wodurch bewirkt wird, dass V_BSTRP auf V_INX + V_BOOT ansteigt, was die Spannung über das Gate und die Source V_GS (d. h. V_BSTRP - V_INX = V_BOOT) des Abtastschalters, d. h. des Transistors MN 108, zum Einschalten erhöht. Wenn V_BSTRP ansteigt, schleift das Ansteigen der positiven Rückkopplung von V_BSTRP die Transistoren MN 216 und MN 212 durch, was wiederum ein weiteres Ansteigen von V_BSTRP fortsetzt, um den Transistor MN 108 einzuschalten. Infolgedessen ermöglicht die positive Rückkopplungsschleife ein schnelles Einschalten des Transistors MN 108.
In manchen Fällen können beim Anlaufen der positiven Rückkopplungsschleife, wenn das Gate des Transistors MP 202, d. h. der Knoten X, mit V_INX verknüpft wird, die zwei Transistoren MN 216 und MN 212 in der positiven Rückkopplungsschleife, die bei der Handlung des Bringens des Knotens X helfen, langsam beim Einschalten sein, was die positive Rückkopplungsschleife stark verlangsamt, wenn der Knoten X nicht schnell genug mit V_INX verknüpft wird.
Angenommen, dass V_INX (d. h. an der Source des Transistors MN 212) zu einem bestimmten Zeitpunkt nahe bei V_DD ist, und das Gate des Transistors MN 216 und das Gate des Transistors MN 212 (d. h. der V_BSTRP-Knoten) auch nahe bei V_DD sind, sobald CLKB beim Anlaufen (Anlaufen bedeutet, dass CLKB gerade auf Low übergangen ist oder CLK gerade auf High übergegangen ist) auf Low übergeht. Der Knoten X ist beim Anlaufen auch auf V_DD (da CLK auf Low war und der Knoten X über den Transistor MP 214 auf V_DD ist). Dieses Szenario kann bewirken, dass alle Anschlüsse des Transistors MN 216 grob auf V_DD sind. Die Transistoren MN 216 und MN 212 können keine ausreichende Spannung über das Gate und die Source (V_GS) der jeweiligen Transistoren sehen, um sich einzuschalten. Daher würden sich die Transistoren MN 216 und MN 212 kaum/schwach einschalten, da es keine ausreichende V_GS gibt, wodurch der positive Rückkopplungsvorgang der Schleife verlangsamt wird. Die Schleife arbeitet schließlich, wenn sich die Transistoren MN 216 und MN 212 vollständiger einschalten, so dass der Knoten X näher zu V_INX gezogen wird, um den Transistor MP 202 einzuschalten, was dazu dient, zu ermöglichen, dass V_INX + V_BOOT durch den Transistor MP 202 zu dem Gate des Transistors MN 108 hindurchläuft und bewirkt, dass V_BSTRP ansteigt.
Jump-Start der positiven Rückkopplungsschleife
Um diese Verlangsamung der positiven Rückkopplungsschleife zu behandeln, kann eine Jump-Start-Schaltung aufgenommen werden, um den Transistor MP 202 (den Ausgangstransistor) beim Anlaufen des positiven Rückkopplungsschleifenvorgangs einzuschalten, um zu ermöglichen, dass V_INX + V_BOOT durch den Transistor MP 202 zu dem Gate des Transistors MN 108 schneller hindurchläuft, wodurch bewirkt wird, dass V_BSTRP schneller ansteigt, was wiederum die Transistoren MN 216 und MN 212 schneller einschalten kann. Das Ergebnis ist ein viel schnellerer Bootstrapped-Schaltkreis.
3 zeigt einen Bootstrapped-Schaltkreis 300 mit beschleunigtem Einschalten gemäß manchen Ausführungsformen der Offenbarung. Der Bootstrapped-Schaltkreis 300 weist einen Abtastschalter, z. B. den Transistor MN 108, auf, der ein Spannungseingangssignal, z. B. V_INX, und eine Gate-Spannung, z. B. V_BSTRP, empfängt. Der Bootstrapped-Schaltkreis weist auch einen Bootstrapped-Spannung-Generator auf. Der Bootstrapped-Spannung-Generator erzeugt die Gate-Spannung, z. B. V_BSTRP, für den Abtastschalter.
Der Bootstrapped-Schaltkreis umfasst eine positive Rückkopplungsschleife, um die Gate-Spannung zum Einschalten des Abtastschalters zu erzeugen. Die positive Rückkopplungsschleife kann einen Eingangstransistor, z. B. den Transistor MN 212, der das Spannungseingangssignal, z. B. V_INX, empfängt, und einen Ausgangstransistor, z. B. den Transistor MP 202, der die Gate-Spannung des Abtastschalters ausgibt, beinhalten. Die positive Rückkopplungsschleife umfasst einen Boot-Kondensator, z. B. C_BOOT, der verwendet werden kann, um eine erhöhte Spannung, z. B. V_INX + V_BOOT, zu erzeugen. Weil der Abtastschalter, z. B. der Transistor MN 108, V_INX an seiner Source aufweist, würde die erhöhte Spannung, die an dem Gate des Abtastschalters vorliegt, den Abtastschalter einschalten. Mit anderen Worten schaltet die positive Rückkopplungsschleife den Abtastschalter, z. B. den Transistor MN 108, ein, indem sie die Gate-Spannung auf eine erhöhte Spannung bringt, die basierend auf dem Spannungseingangssignal V_INX und der Spannung über den Boot-Kondensator C_BOOT erzeugt wird. Der Eingangstransistor, z. B. die Source des Transistors MN 212, ist mit einer ersten Platte des Boot-Kondensators gekoppelt. Der Ausgangstransistor, z. B. die Source des Transistors MP 202, ist mit einer zweiten Platte des Boot-Kondensators gekoppelt.
Die positive Rückkopplungsschleife arbeitet durch Verwenden der Gate-Spannung als positive Rückkopplung, um die Transistoren in der Schleife, z. B. die Transistoren MN 212 und MN 216, anzusteuern. Diese Transistoren wiederum bringen die Gate-Spannung des Ausgangstransistors, z. B. des Transistors MP 202, auf V_INX und helfen dem Ausgangstransistor, z. B. dem Transistor MP 202, dabei, die erhöhte Spannung weiterzugeben oder die Gate-Spannung auf die erhöhte Spannung zu bringen. Die erhöhte Spannung kann den Abtastschalter, z. B. den Transistor MN 108, einschalten.
Für die gezeigte beispielhafte positive Rückkopplungsschleife wird der Eingangstransistor, z. B. der Transistor MN 212, durch die Gate-Spannung V_BSTRP des Abtastschalters, z. B. des Transistors MN 108, angesteuert. Die positive Rückkopplungsschleife umfasst ferner einen ersten Transistor, z. B. den Transistor MN 216, der mit dem Gate des Ausgangstransistors, z. B. des Transistors MP 202, und einem Drain des Eingangstransistors, z. B. des Transistors MN 212, gekoppelt ist. Der erste Transistor wird auch ebenfalls durch die Gate-Spannung des Abtastschalters angesteuert. Zusammen bringen der erste Transistor und der Eingangstransistor, wenn sie eingeschaltet werden, den Knoten X während des positiven Rückkopplungsschleifenvorgangs auf V_INX.
Der Bootstrapped-Schaltkreis beinhaltet auch eine Jump-Start-Schaltung 302, um den Ausgangstransistor für eine begrenzte Zeitperiode einzuschalten, während derer sich der Eingangstransistor MN 212 bei einem Anlaufen der positiven Rückkopplungsschleife einschaltet. Die Jump-Start-Schaltung 302 ist mit dem Knoten X gekoppelt, z. B. an dem Gate des Transistors MP 202, wobei der Transistor MP 202 der Ausgangstransistor der positiven Rückkopplungsschleife ist. Bei manchen Ausführungsformen stellt/gibt die Jump-Start-Schaltung 302 z. B. ein Signal an dem Knoten X bereit/aus, um den Transistor MP 202 vorübergehend einzuschalten, wenn CLKB auf Low übergeht, um einen Jump-Start des positiven Rückkopplungsschleifenvorgangs vorzunehmen. Die Jump-Start-Schaltung 302 beendet das Einschalten des Ausgangstransistors, z. B. des Transistors MP 202, nach der begrenzten Zeitperiode und ermöglicht, dass die positive Rückkopplungsschleife arbeitet.
Anders gesagt wirkt die Jump-Start-Schaltung 302 auf den Ausgangstransistor MP 202 für eine Zeit ein, wenn der positive Rückkopplungsschleifenvorgang beginnt, und löst sich von dem Ausgangstransistor MP 202, so dass der positive Rückkopplungsschleifenvorgang zum Ansteuern des Ausgangstransistors MP 202 einwirken kann (Ermöglichen, dass der positive Rückkopplungsschleifenvorgang den Knoten X auf V_INX bringt). Diese Jump-Start-Schaltung 302 kann dabei helfen, dass sich die positive Rückkopplungsschleife während der (kurzen Periode einer) Zeit, wenn die Transistoren MN 216 und MN 212 beim Einschalten langsam sind, schneller bewegt. Die Jump-Start-Schaltung 302 kann einen Jump-Start des positiven Rückkopplungsschleifenvorgangs vornehmen, indem der Knoten X zu einem Low-Logikpegel (z. B. Masse oder irgendeiner anderen Vorspannung), der vorübergehend am Gate des Transistors MP 202 vorhanden ist, hin gezogen wird, so dass sich der Transistor MP 202 einschaltet, um zu ermöglichen, dass V_INX + V_BOOT (d. h. die Spannung der oberen Platte des Boot-Kondensators C_BOOT) schneller durch den Ausgangstransistor MP 202 zu dem Gate des Transistors MN 108 hindurchläuft, wodurch bewirkt wird, dass V_BSTRP schneller ansteigt.
Es wird angemerkt, dass die Jump-Start-Schaltung 302 den Knoten X nur vorübergehend zu einem Low-Logikpegel hin zieht, aber bevorzugt den Knoten X Masse oder einen Low-Logikpegel nicht vollständig erreichen lässt. Ziehen des Knotens X vollständig auf Masse kann eine ungewollte Beanspruchung des Transistors MP 202 verursachen, da die Source des Transistors MP 202 V_INX + V_BOOT sieht. Des Weiteren „lässt“ die Jump-Start-Schaltung 302 den Knoten X schnell „frei“ (oder beendet das Ziehen des Knotens X zu dem Low-Logikpegel hin), um zu ermöglichen, dass die positive Rückkopplungsschleife arbeitet und „lässt frei“ bevorzugt bevor die Transistoren MN 216 und MN 212 vollständig einwirken, um den Knoten X mit V_INX zu verknüpfen. Das Timing der Jump-Start-Schaltung 302 kann in Abhängigkeit von der Implementierung variieren.
Bei dem Anlaufen der positiven Rückkopplungsschleife und bevor der CLKB auf Low übergeht, befindet sich der Knoten X auf V_DD, um den Ausgangstransistor MP 202 ausgeschaltet zu halten, wenn der Boot-Kondensator C_BOOT geladen wird, und um V_BSTRP auf Low zu halten. Wenn der Knoten X auf V_DD bei dem Anlaufen des positiven Rückkopplungsschleifenvorgangs beginnt, verlangsamt der Knoten X jedoch den Rückkopplungsmechanismus. Die Jump-Start-Schaltung 302 kann den Transistor MP 202 schnell einschalten, indem der Knoten X zu einem geeigneten Logikpegel hin gezogen wird, so dass der Knoten X, der auf V_DD beginnt, die Geschwindigkeit des Rückkopplungsschleifenvorgangs nicht mehr behindert.
In manchen Fällen kann ein zusätzlicher Transistor MN 218 (z. B. ein NMOS-Transistor) mit seinem Gate mit CLK verbunden, seiner Source mit dem Drain des Eingangstransistors, z. B. des Transistors MN 212, (und der Source des Transistors MN 216) verbunden und seinem Drain mit dem Knoten X (d. h. dem Gate des Ausgangstransistors MP 202) verbunden enthalten sein, um dabei zu helfen, den Knoten X während des positiven Rückkopplungsschleifenvorgangs mit V_INX zu verknüpfen. Der zusätzliche Transistor wird durch ein Taktsignal gesteuert, das die positive Rückkopplungsschleife aktiviert, z. B. CLK. Der Transistor MN 218 wird bei einem Versuch, das langsame Einschalten des Transistors MN 216 zu bewältigen, eingeschaltet, wenn CLK bei dem Anlaufen auf High übergeht, um dabei zu helfen, den Knoten X mit V_INX zu verknüpfen. Die Jump-Start-Schaltung 302 arbeitet anders als der zusätzliche Transistor MN 218 und die Jump-Start-Schaltung 302 kann eine größere Geschwindigkeitszunahmemenge des Bootstrapped-Schaltkreises als der zusätzliche Transistor MN 218 alleine bereitstellen.
Das Timing des Herabziehens des Knotens X zu einem Low-Logikpegel hin und das schnelle Freilassen berücksichtigen Faktoren, wie etwa die Schaltungsgestaltung, den Prozess, in dem die Schaltung gefertigt wird, und parasitäre Effekte in dem Bootstrapped-Schaltkreis, oder hängen von diesen ab. Das Timing kann aus Simulationen oder durch Testen der Schaltung bestimmt werden. Das Timing kann variabel oder steuerbar sein. In manchen Fällen kann das Timing von einem oder mehreren Spannungspegeln oder Signalen in dem Bootstrapped-Schaltkreis abhängen, welche Angeben können, wann die Jump-Start-Schaltung 302 den Herabziehvorgang beginnen und/oder den Herabziehvorgang beenden sollte.
Falls der Transistor MP 202 ein NMOS-Transistor ist (in einer komplementären/äquivalenten Implementierung), kann die Jump-Start-Schaltung 302 eine vorübergehende Hochziehfunktion bereitstellen, um einen schnellen Jump-Start der Rückkopplungsschleife vorzunehmen.
Implementierungsbeispiele für die Jump-Start-Schaltung
4A-4B zeigen ein Implementierungsbeispiel für eine Jump-Start-Schaltung gemäß manchen Ausführungsformen der Offenbarung. Bei diesem in 4A gezeigten Beispiel beinhaltet die Jump-Start-Schaltung einen Transistor MN 404 (z. B. einen NMOS-Transistor). Der Transistor MN 404 empfängt CLKB (das in der Form von CLK und CLKB zum Aktivieren der positiven Rückkopplungsschleife verwendet wird) an der Source und CLKB_DEL an dem Gate. CLKB geht bei dem Anlaufen der positiven Rückkopplungsschleife auf Low über. CLKB_DEL ist eine verzögerte Version von CLKB und dementsprechend verbleibt CLKB_DEL für eine kurze Zeitperiode auf High, wenn CLKB auf Low übergeht. Während dieser Zeitperiode schaltet CLKB_DEL, das auf High ist, wenn CLKB auf Low ist, den Transistor MN 404 ein und zieht den Knoten X zu dem Low-Logikpegel von CLKB (z. B. Masse) hin. Wenn die Verzögerungsperiode vorüber ist, geht CLKB_DEL auf Low über, um den Transistor MN 404 auszuschalten. Diese Jump-Start-Schaltung zieht den Knoten X effektiv zu einem Low-Logikpegel hin und lässt den Knoten X schnell frei, um zu ermöglichen, dass die positive Rückkopplungsschleife ihren Betrieb fortsetzt. Mit anderen Worten wird der Transistor durch eine verzögerte Version des Taktsignals eingeschaltet, um das Taktsignal zum Einschalten des Ausgangstransistors für eine begrenzte Zeitperiode auszugeben.
Wie in 4B veranschaulicht, kann die Jump-Start-Schaltung zwei Inverter zum Erzeugen der verzögerten Version des Taktsignals CLKB_DEL basierend auf dem Taktsignal CLKB beinhalten. Infolgedessen kann CLKB_DEL die gleiche Polarität wie CLKB aufweisen, aber mit zwei Inverterverzögerungen. Andere Implementierungen zum Erzeugen von CLKB_DEL mit einer gewünschten Verzögerungsmenge sind durch die Offenbarung vorgesehen, einschließlich der Verwendung eines Durchgangs-Gates von Widerstand-Kondensator-Verzögerungsschaltungen usw. Die in 4B gezeigte Implementierung soll nicht beschränkend sein.
5A-5C zeigen ein anderes Implementierungsbeispiel für eine Jump-Start-Schaltung gemäß manchen Ausführungsformen der Offenbarung. Bei diesem in 5A gezeigten Beispiel beinhaltet die Jump-Start-Schaltung einen Schalter 501, der durch ein Steuersignal CTRL gesteuert wird. Der Schalter 501 verbindet ein Gate des Ausgangstransistors (z. B. des Transistors MP 202) mit einer Vorspannung V_ON zum Einschalten des Ausgangstransistors. Die Steuersignale können einen Puls zum Schließen des Schalters 501 aufweisen. Der Puls kann dem Jump-Start des Ausgangstransistors für eine begrenzte Zeitperiode (Ziehen des Gates auf die Vorspannung und Freilassen des Gates, um zu ermöglichen, dass die positive Rückkopplungsschleife arbeitet) dienen. 5B ist eine beispielhafte Wellenform für das Steuersignal CTRL, das einen kurzen Puls aufweist, der verwendet wird, um den Schalter zu schließen und den Knoten X zu der Vorspannung V_ON hin zu ziehen, und lässt den Knoten X schnell frei (Öffnen des Schalters und Trennen des Knotens X von V_ON), um zu ermöglichen, dass die positive Rückkopplungsschleife ihren Betrieb fortsetzt. Die Spannung V_ON kann eine geeignete Vorspannung zum Einschalten des Transistors MP 202, z. B. Masse, oder ein anderer geeigneter Spannungspegel sein. Der Schalter 501 kann unter Verwendung eines Transistors/von Transistoren implementiert werden.
Bei manchen Ausführungsformen weist die Jump-Start-Schaltung eine Erfassungsschaltung 502 auf (wie in 5C gezeigt), so dass eine Verzögerung einer geschlossenen Schleife implementiert werden kann. Die Erfassungsschaltung aktiviert die Jump-Start-Schaltung basierend auf einer oder mehreren Bedingungen des Bootstrapped-Schaltkreises, die das Anlaufen der positiven Rückkopplungsschleife angeben. Eine Verzögerung einer geschlossenen Schleife bedeutet, dass das Steuersignal CTRL oder das Timing der Jump-Start-Schaltung zum Ziehen des Knotens X auf einen Low-Logikpegel und/oder zum Freilassen des Knotens X von einer oder mehreren Bedingungen des Bootstrapped-Schaltkreises abhängen kann. Bevorzugt geben die eine oder die mehreren Bedingungen das Anlaufen der positiven Rückkopplungsschleife an. Die Erfassungsschaltung 502 kann eine Spannung V_SENSE erfassen und das Steuersignal CTRL entsprechend erzeugen. Die Spannung V_SENSE kann einen Spannungspegel an einem beliebigen geeigneten Knoten in dem Bootstrapped-Schaltkreis repräsentieren. Der Knoten kann ein Knoten in der positiven Rückkopplungsschleife sein.
Bei einem Beispiel beinhaltet die Erfassungsschaltung 502 einen Komparator, der mit der Source des Transistors MP 202 gekoppelt ist, um die Spannung an der Source des Transistors MP 202 gegenüber einer vorbestimmten Schwelle zu bestimmen, oder einen anderen Knoten in der positiven Rückkopplungsschleife. Die Spannung, die die vorbestimmte Schwelle durchquert, kann das Anlaufen der positiven Rückkopplungsschleife angeben. Falls die Spannung (z. B. die Source des Transistors) auf oberhalb der vorbestimmten Schwelle ansteigt (was angibt, dass die positive Rückkopplungsschleife ihren Betrieb begonnen hat), kann die Ausgabe des Komparators das Steuersignal CTRL entsprechend auslösen, um den Jump-Start-Vorgang abzustellen.
Ein Verfahren für ein beschleunigtes Einschalten eines Abtastschalters
6 ist ein Flussdiagramm, das ein Verfahren zum beschleunigten Einschalten eines Abtastschalters veranschaulich. Bei 602 gibt ein Ausgangstransistor (z. B. der Transistor 202 aus 3) einer positiven Rückkopplungsschleife eine Ausgangsspannung (z. B. V_BSTRP aus 3) eines Bootstrapped-Spannung-Generators zum Ansteuern des Abtastschalters (z. B. des Transistors MN 108 aus 3) aus. Bei manchen Ausführungsformen empfängt der Abtastschalter ein Spannungseingangssignal (z. B. die abzutastende V_INX). Die positive Rückkopplungsschleife kann das Spannungseingangssignal an einem Eingangstransistor (z. B. dem Transistor MN 212 aus 3) empfangen, der durch die Ausgangsspannung (z. B. V_BSTRP aus 3) angesteuert wird, die durch den Ausgangstransistor ausgegeben wird. Die positive Rückkopplungsschleife kann ein erhöhtes Spannungssignal (z. B. eine Bootstrapped-Spannung von V_INX + V_BOOT) basierend auf dem Spannungseingangssignal als die Ausgangsspannung des Bootstrapped-Spannung-Generators erzeugen, um den Abtastschalter einzuschalten, wenn die positive Rückkopplungsschleife aktiv ist.
Bei 604 kann eine Jump-Start-Schaltung eine Gate-Spannung des Ausgangstransistors (z. B. Knoten X aus 3) auf einen Ein-Spannung-Pegel ziehen, um den Ausgangstransistor für eine Zeitperiode einzuschalten, nachdem die positive Rückkopplungsschleife aktiviert wurde. Bei manchen Ausführungsformen beinhaltet Ziehen der Gate-Spannung des Ausgangstransistors Ändern der Gate-Spannung von einem Aus-Spannung-Pegel auf einen Ein-Spannung-Pegel. Bevor der positive Rückkopplungsvorgang aktiv wird, kann die Gate-Spannung V_DD sein, wie in 2 und 3 veranschaulicht ist, die als ein „Aus-Spannung-Pegel“ für den Transistor MP 202 betrachtet wird. Die Jump-Start-Schaltung kann die Gate-Spannung vorübergehend auf einen „Ein-Spannung-Pegel“, wie etwa einen logischen Low-Spannungspegel, ziehen, um den Ausgangstransistor für eine kurze Zeitperiode einzuschalten.
Bei 606 kann die Jump-Start-Schaltung das Ziehen der Gate-Spannung nach der Zeitperiode beenden oder anhalten. Zum Beispiel kann die Jump-Start-Schaltung die Gate-Spannung des Ausgangskondensators nach der Zeitperiode zurück zu einer Spannung freigeben, die durch die positive Rückkopplungsschleife bereitgestellt wird. Zum Beispiel kann die Jump-Start-Schaltung die positive Rückkopplungsschleife arbeiten lassen und die Gate-Spannung nahe zu dem abzutastenden Eingangssignal V_INX bringen. Bei manchen Ausführungsformen beinhaltet Beenden des Ziehens der Gate-Spannung nach der Zeitperiode oder Freigeben der Gate-Spannung des Ausgangstransistors nach der Zeitperiode Ermöglichen, dass die positive Rückkopplungsschleife die Gate-Spannung auf einen Spannungspegel eines Spannungseingangssignals (z. B. V_INX) bringt, das an den Bootstrapped-Spannung-Generator und den Abtastschalter geleifert wird.
Bei manchen Ausführungsformen kann eine Erfassungsschaltung (z. B. die Erfassungsschaltung 502 aus 5C) eine oder mehrere Bedingungen erfassen, die angeben, dass die positive Rückkopplungsschleife aktiviert wurde. Die Erfassungsschaltung kann ein Steuersignal als Reaktion auf das Erfassen einer oder mehrerer Bedingungen erzeugen. Das Steuersignal kann das Ziehen der Gate-Spannung des Ausgangstransistors auslösen.
Eine Einrichtung für ein beschleunigtes Einschalten eines Abtastschalters
Zum beschleunigten Einschalten eines Abtastschalters kann eine Einrichtung ein Abtastmittel (z. B. den Transistor MN 108 aus 3) enthalten, der ein abzutastendes Eingangssignal (z. B. V_INX aus 3) und ein Steuersignal (z. B. V_BSTRP aus 3), welches das Abtastmittel ein- und ausschaltet, empfängt. Die Einrichtung kann ferner ein Mittel (z. B. den Transistor MN 210, C_BOOT und den Transistor MN 224 aus 3) zum Erzeugen eines erhöhten Spannungssignals basierend auf dem Eingangssignal (z. B. einer Bootstrapped-Spannung von V_INX + V_BOOT) beinhalten. Die Einrichtung kann ein Ausgabemittel zum Ausgeben des Steuersignals (z. B. den Transistor MP 202 aus 3) beinhalten. Die Einrichtung kann ein Mittel beinhalten, um das Steuersignal durch einen positiven Rückkopplungsvorgang des Steuersignals auf die erhöhte Spannung zu bringen, wie in 2 und 3 veranschaulicht ist. Die Einrichtung kann ein Mittel (zum Beispiel die Jump-Start-Schaltung 302 aus 3 und in 4A-B und 5A-C gesehenen assoziierten Beispielen) zum Einschalten des Ausgabemittels für eine begrenzte Zeitperiode bei einem Anlaufen des positiven Rückkopplungsvorgangs beinhalten.
Eingangspuffer
CMOS-Eingangspuffer (unsymmetrisch) können einen Stapel aus NMOS-Transistoren und eine Stromquelle beinhalten. Der Spannungseingang zu dem Eingangspuffer kann direkt mit einem Gate des NMOS-Transistors verbunden sein (dessen Source mit der Stromquelle verbunden ist) und die Source des NMOS-Transistors ist der Ausgang. Bei dieser Art von Eingangspuffer wird die Ausgabe durch eine Spannung über das Gate und die Source V_GS über den NMOS-Transistor abwärts verschoben, der die Spannungseingabe von seinem Gate zu seiner Source, d. h. die Ausgabe, puffert. Diese Spannungsverschiebung von dem Eingang zu dem Ausgang bedeutet, dass der Ausgangsspannungsbereich von dem Eingangsspannungsbereich abhängt. Anders gesagt gibt es einen Versatz zwischen der Eingangsspannung und der Ausgangsspannung. Falls der Eingangspuffer Schaltungen ansteuert, die einen bestimmten Spannungsbereich erfordern, kann es unerwünscht oder mühsam sein, diesen Versatz bei der Schaltungsgestaltung zu behandeln.
7 zeigt einen beispielhaften Eingangspuffer gemäß manchen Ausführungsformen der Offenbarung. Der Eingangspuffer kann auf die in 1 veranschaulichte Weise verwendet werden. Der Eingangspuffer weist einen Eingang V_IN zum Empfangen eines Spannungseingangssignals auf. Das Spannungseingangssignal kann ein Hochfrequenzdatensignal sein, das durch einen Datenumsetzer, wie etwa einen Hochgeschwindigkeits-ADC, umzusetzen ist. Der Eingangspuffer beinhaltet eine Gegentaktschaltung, die ein Spannungsausgangssignal an einem Ausgang V_INX ausgibt. Die Gegentaktschaltung umfasst einen ersten Transistor eines ersten Typs und einen zweiten Transistor eines zu dem ersten Typ komplementären zweiten Typs. Zum Beispiel kann der erste Transistor ein Transistor MN 702 (z. B. ein NMOS-Transistor) sein und kann der zweite Transistor ein Transistor MP 704 (z. B. ein PMOS-Transistor) sein. Die Sources der zwei Transistoren sind miteinander gekoppelt und die Sources dienen auch als der Ausgang V_INX des Eingangspuffers, der ein Ausgangssignal V_INX bereitstellt.
Für diesen Eingangspuffer sind die Transistoren MN 702 und MP 704 nicht direkt mit dem Eingang V_IN verbunden. Stattdessen ist das Gate des Transistors MN 702 mit dem Eingang V_IN über einen Pegelumsetzer 703 verbunden und ist das Gate des Transistors MP 704 mit dem Eingang V_IN über einen Pegelumsetzer 705 verbunden. Bei manchen Ausführungsformen kann der Eingangspuffer einen ersten Pegelumsetzer beinhalten, der mit dem Eingang zum Verschieben eines Spannungspegels des Spannungseingangssignals um eine erste Spannungsverschiebungsmenge über den ersten Pegelumsetzer und zum Erzeugen eines ersten pegelverschobenen Spannungssignals zum Vorspannen des ersten Transistors gekoppelt ist. Zum Beispiel kann der Pegelumsetzer 703 V_IN um eine erste Spannungsverschiebungsmenge (z. B. aufwärts um eine gewissen Spannungsmenge) über den Pegelumsetzer 703 verschieben und eine erste pegelverschobene Spannung V₁ erzeugen, um den ersten Transistor, d. h. den Transistor MN 702, vorzuspannen. Bei manchen Ausführungsformen kann der Eingangspuffer einen zweiten Pegelumsetzer beinhalten, der mit dem Eingang zum Verschieben des Spannungspegels des Spannungseingangssignals um eine zweite Spannungsverschiebungsmenge über den zweiten Pegelumsetzer und zum Erzeugen eines zweiten pegelverschobenen Spannungssignals zum Vorspannen des zweiten Transistors gekoppelt ist. Zum Beispiel kann der Pegelumsetzer 705 V_IN um eine zweite Spannungsverschiebungsmenge (z. B. abwärts um eine gewisse Spannungsmenge) über den Pegelumsetzer 705 verschieben und eine zweite pegelverschobene Spannung V₂ erzeugen, um den zweiten Transistor, d. h. den Transistor MP 704, vorzuspannen.
Bei diesem in 7 gesehenen Eingangspuffer weist der Eingangspuffer eine Gegentaktarchitektur auf. Die Gegentaktarchitektur weist wenigstens einen NMOS-Transistor MN 702 und einen PMOS-Transistor MP 704 auf, dessen Source mit der Source eines PMOS-Transistors MP 704 verbunden ist. Die Sources sind miteinander gekoppelt und bilden den Ausgang V_INX. Für einen 28-nm-CMOS-Prozess sind PMOS- und NMOS-Vorrichtungen im Verhalten, einschließlich Bandbreite, Kapazitäten, Transkonduktanz pro Stromeinheit usw., komplementär. Bei manchen anderen Prozessen können die PMOS-Transistoren ein von den NMOS-Transistoren drastisch unterschiedliches Verhalten aufweisen. Diese komplementäre Gegentaktarchitektur, die (einen) NMO-Transistor(en) auf einer Seite und (einen) PMOS-Transistor(en) auf der anderen Seite verwenden, ermöglicht, dass ein komplementärer Puffer in einem Prozess wie dem 28-nm-CMOS-Prozess das gleiche Verhalten auf der PMOS-Seite und der NMOS-Seite aufweist. Die Struktur bietet symmetrische Hochzieh- und Herabzieheigenschaften, unabhängig davon, welche Seite einen Strom an den Ausgang V_INX zum Ansteuern der Last liefert. Die zwei Seiten sind gleich in Stärke, weswegen ein symmetrisches Hochziehen und Herabziehen erreicht wird. Aus einer Verzerrungsperspektive bedeutet die komplementäre Struktur, dass es weniger Verzerrungen gerader Ordnung geben kann (zum Beispiel werden Harmonische zweiter Ordnung reduziert).
Außer dem symmetrischen Verhalten ist der Eingangspuffer effizient, weil der NMOS-Transistor MN 702 und der PMOS-Transistor MP 704 die Transkonduktanz des Eingangspuffers für eine gegebene Strommenge, die durch die Transistoren hindurchgeht, effektiv verdoppeln. Für die gleiche Strommenge ermöglichen der NMOS-Transistor MN 702 und der PMOS-Transistor MP 704, dass der Eingangspuffer zwei parallele Transkonduktanzen erhält.
Für diesen Eingangspuffer ist es nicht möglich, die Gates des NMOS-Transistors MN 702 und des PMOS-Transistors MP 704 miteinander zu verknüpfen, da sich aufgrund des Kurzschließens des Gate des NMOS-Transistors MN 702 und des PMOS-Transistors MP 704 keiner der Transistoren einschalten würde, weil es keinerlei Spannung über das Gate und die Source von beiden Transistoren geben würde (ungenügende V_GS). Daher ist wenigstens einer der zwei Pegelumsetzer 703 und 705 zwischen den Gates des NMOS-Transistors MN 702 und des PMOS-Transistors MP 704 bereitgestellt. Die Pegelumsetzer ziehen die Gates der zwei Transistoren mit ausreichender Spannungsdifferenz über das Gate und die Source auseinander, um die Transistoren eingeschaltet zu halten.
Der Pegelumsetzer 703 und der Pegelumsetzer 705, die mit V_IN verbunden sind, können als (programmierbare) Spannungsverschiebungen zum Vorspannen des NMOS-Transistors 702 und des PMOS-Transistors MP 704 an den Gates der jeweiligen Transistoren betrachtet werden. Mit anderen Worten kann die erste Spannungsverschiebungsmenge programmierbar sein und kann die zweite Spannungsverschiebungsmenge programmierbar sein. Wie hier verwendet, ist ein Pegelumsetzer eine Schaltung, die einen Spannungspegel eines Eingangs des Pegelumsetzers um eine Menge verschiebt, um einen pegelverschobenen Spannungspegel an dem Ausgang des Pegelumsetzers zu erzeugen.
Vorspannen des NMOS-Transistors MN 702 und des PMOS-Transistors 704, d. h. Einstellen von geeigneten Spannungen V₁ und V₂, ist nicht trivial. Falls die zwei Gates zu weit auseinander sind, kann zu viel Strom durch die zwei Transistoren fließen. Sind die zwei Gates aber nicht weit genug auseinander (ohne ausreichend V_GS für beide Transistoren, d. h. weniger als zwei V_GS), werden die Transistoren möglicherweise nicht genügend eingeschaltet. Bevorzugt fließt eine gewünschte Strommenge durch die Transistoren. Um sicherzustellen, dass die Transistoren die gewünschte Strommenge aufweisen, die durch die Transistoren fließt, kann ein Kopievorspannungsblock verwendet werden, um die Spannung des Pegelumsetzers 703 und des Pegelumsetzers 705 einzustellen, um sicherzustellen, dass der NMOS-Transistor MN 702 und der PMOS-Transistor MP 704 mit dem gewünschten Strom arbeiten.
Bevorzugt muss die Spannungsdifferenz zwischen dem Gate des NMOS-Transistors MN 702 und dem Gate des PMOS-Transistors MP 704 wenigstens zwei V_GS betragen, z. B. die Schwellenspannung V_GS des NMOS-Transistors MN 702 und die Schwelle V_GS des PMOS-Transistors MP 704, und so eingestellt werden, dass eine gewünschte Strommenge durch den NMOS-Transistor MN 702 und den PMOS-Transistor MP 704 hindurchläuft. Bei manchen Ausführungsformen ist eine Summe der ersten Spannungsverschiebungsmenge (z. B. des Pegelumsetzers 703) und der zweiten Spannungsverschiebungsmenge (z. B. des Pegelumsetzers 705) wenigstens eine Summe einer ersten Schwellenspannung des ersten Transistors (z. B. des Transistors MN 702) und einer zweiten Schwellenspannung des zweiten Transistors (z. B. des Transistors MP 704).
Eingang-zu-Ausgang-Versatz und Gestaltungsüberlegungen für die Pegelumsetzer
Infolge des/der Pegelumsetzer(s) sind der Eingang V_IN und der Ausgang V_INX unabhängig und müssen der Spannungsbereich für den Eingang und der Spannungsbereich für den Ausgang nicht mehr voneinander abhängen oder gleich sein. Ein beliebiger Versatz zwischen dem Eingang und dem Ausgang kann durch Implementieren geeigneter Pegelumsetzer (d. h. durch geeignetes Implementieren der Pegelumsetzer 703 und 705) gewählt werden. Durch Wählen einer geeigneten ersten Spannungsverschiebungsmenge und zweiten Spannungsverschiebungsmenge kann das Spannungsausgangssignal bei V_INX zu dem Spannungseingangssignal bei V_IN versetzt sein oder einen Versatz zu diesem aufweisen. Bei einem Beispiel kann das Spannungseingangssignal bei 0,5 Volt zentriert sein und kann das Spannungsausgangssignal bei 0,25 Volt zentriert sein. Der Eingangspuffer ist flexibler.
In manchen Fällen können die Eingangsspannung bei V_IN und die Ausgangsspannung bei V_INX grob die gleiche Spannung sein. Beispielsweise steigt V_IN mit dem Pegelumsetzer 703 an und sinkt mit einer Gate-zu-Source-Spannung V_GS des Transistors MN 702 an dem Ausgang V_INX ab. V_IN sinkt mit dem Pegelumsetzer 705 ab und steigt mit einer Gate-zu-Source-Spannung V_GS des Transistors MP 704 bei dem Ausgang V_INX an. Es gibt keinen Eingang-zu-Ausgang-Versatz, falls geeignete Pegelumsetzer verwendet werden. Dieses Merkmal ist bei anderen Eingangspuffern, die einen Folger mit einer einzigen Source implementieren, nicht verfügbar.
Jedoch muss der Eingang-zu-Ausgang-Versatz auch nicht null sein. Das Vorhandensein der zwei Pegelumsetzer bedeutet, dass der Spannungsbereich des Eingangs V_IN von dem Spannungsbereich des Ausgangs V_INX verschieden sein kann. Mit den zwei Pegelumsetzern können die Eingang-zu-Ausgang-Spannungen so lange, wie die Spannungsdifferenz zwischen dem Gate des NMOS-Transistors MN 702 und dem Gate des PMOS-Transistors MP 704 geeignet ist (d. h. solches Vorspannen der Transistoren, dass der gewünschte Strom durch sie hindurchläuft), so angepasst werden, dass sie der Anwendung entsprechen (z. B., falls der Versatz erwünscht ist).
Der Eingang-zu-Ausgang-Versatz kann variabel sein. Wie hier verwendet, bedeutet variabel unterschiedlich mit der Zeit oder unterschiedlich von einer Anwendung zu einer anderen Anwendung. Die durch die Pegelumsetzer bereitgestellten Spannungsverschiebungen können auch variabel (und umgekehrt) sein. Ein Freiheitsgrad des Eingangspuffers besteht darin, dass die Pegelumsetzer 703 und 705 so angepasst werden können, dass sie einen bestimmten Ausgangsspannungsbereich oder einen bestimmten Ausgangspegel aufweisen.
Bei manchen Ausführungsformen sind die Pegelumsetzer 703 und die Pegelumsetzer 705 (und andere hier offenbarte Pegelumsetzer) variabel oder programmierbar. Bei manchen Ausführungsformen kann eine Spannungsverschiebungsmenge durch einen Pegelumsetzer von einer anderen Spannungsverschiebungsmenge durch einen anderen Pegelumsetzer in dem Eingangspuffer abweichen. Die Spannungsverschiebungsmenge kann durch einen Benutzer anpassbar und/oder on-Chip-steuerbar sein. Die Spannungsverschiebungsmenge kann für andere Faktoren einschließlich Verzerrungen, elektrostatischer Entladung (ESD: Electrostatic Discharge) usw. optimiert werden.
In manchen Fällen kann einer der Pegelumsetzer 703 und der Pegelumsetzer 705 komplett weggelassen werden, wobei entweder die Spannung an dem Gate des NMOS-Transistors MN 702 oder die Spannung an dem Gate des PMOS-Transistors MP 704 pegelverschoben wird, um die geeignete Spannungsdifferenz zwischen den Gates der zwei Transistoren zu erreichen.
Implementieren eines Pegelumsetzers
Ein Aspekt des Pegelumsetzers ist seine Fähigkeit, eine Spannungsverschiebungsmenge von dem Eingang zu dem Gate der Transistoren unabhängig von der Eingangsfrequenz oder über den gesamten Bereich bis zu DC (d. h. eine Frequenz von null oder ein konstanter Eingang V_IN) bereitzustellen. Mit anderen Worten würde das pegelverschobene Signal dem Eingang V_IN über alle Frequenzen des Eingangs folgen. Manche andere Pegelumsetzer würden keinen solchen Frequenzgang aufweisen.
Der Pegelumsetzer kann auf verschiedene Arten implementiert werden. Beispielsweise kann ein Pegelumsetzer eines oder mehreres von dem Folgenden beinhalten: eine oder mehrere Stromquellen, einen oder mehrere Widerstände, einen oder mehrere Transistoren, eine oder mehrere Dioden, einen oder mehrere diodenverbundene Transistoren, einen oder mehrere Kondensatoren, eine oder mehrere Batterien und einen oder mehrere nichtlineare Widerstände. Bei manchen Ausführungsformen beinhaltet der Pegelumsetzer ein Mittel zum Bereitstellen einer Spannungsverschiebung, die durch eine Strommenge gesteuert wird, die durch den Pegelumsetzer fließt, und kann unabhängig von der Eingangsfrequenz sein. Beispielsweise kann ein diodenverbundener Transistor eine Spannungspegelverschiebung bereitstellen, die von einem Strom abhängt, der durch den diodenverbundenen Transistor fließt (der Strom kann durch eine oder mehrere Stromquellen bereitgestellt werden). Bei manchen Ausführungsformen kann der Pegelumsetzer Schaltungen mit geschaltetem Kondensator beinhalten. Bevorzugt wird ein Pegelumsetzer unter Verwendung passiver Schaltungselemente implementiert (im Gegensatz zu aktiven Elementen, die komplementäre Transistoren als Folger einschließen, die von dem Eingang aufwärts oder abwärts verschieben). Passive Schaltungselemente verwenden weniger Strom und können weniger laut und linearer als aktive Schaltungselemente sein. Passive Schaltungselemente können (einen) diodenverbundene(n) Transistor(en), (einen) Widerstand/Widerstände, (eine) Kondensatorschaltung(en) und eine geeignete Kombination von diesen beinhalten.
8 zeigt einen beispielhaften Pegelumsetzer gemäß manchen Ausführungsformen der Offenbarung. Der beispielhafte Pegelumsetzer beinhaltet Stromquellen mit einem Widerstand und einem Kondensator in Parallelschaltung zwischen den Stromquellen. Beispielsweise kann ein hier erwähnter Pegelumsetzer eine oder mehrere Stromquellen (z. B. I₁ und I₂) und einen Widerstand (oder ein resistives Element, z. B. R) und einen Kondensator (oder ein kapazitives Element, z. B. C) in Parallelschaltung mit dem Widerstand beinhalten. Der Widerstand und der Kondensator in Parallelschaltung mit dem Widerstand befinden sich zwischen den Stromquellen I₁ und I₂. Andere Konfigurationen dieser Schaltungselemente sind durch die Offenbarung vorgesehen. Ein beliebiger durch die Stromquellen bereitgestellter Strom würde parallel durch den Widerstand und den Kondensator fließen. Der Widerstand und die Strommenge, die durch den Widerstand fließt, legen die Spannungsverschiebung über den Pegelumsetzer fest (die Spannungsverschiebung kann gleich der Strommenge multipliziert mit dem Widerstandswert sein). Mit anderen Worten legt eine Strommenge, die durch den Widerstand fließt und durch die Stromquellen bereitgestellt wird, eine Spannungsverschiebungsmenge über den Pegelumsetzer fest. Für einen programmierbaren Pegelumsetzer kann die Strommenge programmierbar sein oder kann die Widerstandswertmenge des Widerstands programmierbar sein. Ein beliebiger der Pegelumsetzer kann auf die hier beschriebene und veranschaulichte Weise implementiert werden. In Abhängigkeit von der bestimmten Anwendung oder dem Pegelumsetzer können die Werte der unterschiedlichen Komponenten innerhalb der Pegelumsetzer variieren.
Bootstrapping von Back-Gates der Haupttransistoren
Das Erreichen einer hohen Leistungsfähigkeit für einen Eingangspuffer, wie etwa eine gute Linearität, ist nicht trivial. Bei manchen Ausführungsformen sind ein erstes Back-Gate des ersten Transistors (z. B. des Transistors MN 702) und ein zweites Back-Gate des zweiten Transistors mit dem Ausgang V_INX gekoppelt oder folgen dem Spannungsausgangssignal V_INX. Beispielsweise sind die Back-Gates (Körper) des NMOS-Transistors MN 702 und des PMOS-Transistors MP 704 direkt mit dem Ausgang V_INX verknüpft, d. h. die Back-Gates befinden sich in einer Bootstrap-Beziehung mit dem Ausgangsknoten V_INX. Falls die Back-Gates des NMOS-Transistors MN 702 und des PMOS-Transistors MP 704 mit irgendeiner festen Spannung, z. B. Masse und V_DD, verknüpft sind, würde, wenn der Eingang V_IN variiert, die V_GS der zwei Transistoren ebenfalls variieren. Die Spannungsänderung zwischen der Source und dem Back-Gate würde die V_GS der Transistoren ändern. Die Variation könnte auch die Schwellenspannung V_GS und die Kapazität des Transistors modulieren. Die Variation(en) kann/können Verzerrungen verursachen. Um dieses Problem zu vermeiden, werden das Back-Gate des NMOS-Transistors MN 702 und des PMOS-Transistors MP 604 mit dem Ausgang V_INX verknüpft oder mit diesem in eine Bootstrap-Beziehung gebracht. Für alle Werte des Eingangssignals V_IN (und V_INX, das V_IN folgt) ist die Spannung zwischen dem Back-Gate und der Source des Transistors null. V_GS variiert nicht mehr, wenn das Eingangssignal V_IN variiert. Die Kapazität in dem Transistor kann überbrückt werden. Die Leistungsfähigkeit wird verbessert. Der in 7 gesehene Eingangspuffer kann zusammen mit wenigstens manchen der bisher beschriebenen Merkmalen manche der Nichtlinearitäten oder Variationen (erster Ordnung) reduzieren.
Minimieren von Kapazitäten zur Leistungsfähigkeitsverbesserung
Wenn der Eingangspuffer ein Hochfrequenzeingangssignal V_IN ansteuert, wird es bevorzugt, alle Kapazitäten, die von Bedeutung sind, zu minimieren oder wenigstens die Kapazität konstant zu machen. Oder, falls die Kapazitäten variierend sind, wird es bevorzugt, den Übergang, der die Kapazitäten verursacht, so weit wie möglich in Sperrrichtung vorzuspannen, so dass die Variation der Kapazität klein ist, oder wenigstens die Spannung über den Kondensator konstant zu machen, um die Variation zu reduzieren. Vorspannen des Übergangs, d. h. des spannungsabhängigen Übergangskondensators, in Sperrrichtung so weit wie möglich kann die Kapazität kleiner und weniger nichtlinear machen.
Verknüpfen des Back-Gate mit der Source (und dem Ausgang V_INX) des Transistors MN 702 erschafft eine Kapazität zwischen dem Back-Gate und der tiefen n-Wanne. Die n-Wanne befindet sich auf einem festen Potential und das Back-Gate bewegt sich mit dem Signal. Der NMOS-Transistor MN 702 kann sich in seiner eigenen isolierten p-Wanne (Back-Gate) befinden, die sich innerhalb eines Tiefe-n-Wanne-Isolationsgebietes befinden kann. Eine Kapazität zwischen einem Back-Gate und einer tiefen n-Wanne eines ersten Transistors (z. B. des Transistors MN 702) kann in Sperrrichtung vorgespannt sein. Beispielsweise kann die tiefe n-Wanne mit einem hohen Potential verknüpft werden, so dass die Kapazität zwischen dem Back-Gate (p) und der tiefen n-Wanne (n) (aus oben genannten Gründen) so stark wie möglich in Sperrrichtung vorgespannt ist. Infolgedessen kann der unerwünschte Effekt der Kapazität reduziert werden (z. B. kann sie linearer gemacht werden). Der in 7 gesehene Eingangspuffer kann zusammen mit wenigstens manchen der bisher beschriebenen Merkmale manche der Nichtlinearitäten oder Variationen (erster Ordnung) reduzieren.
Bootstrapped-Kaskoden zur Leistungsfähigkeitsverbesserung
Falls der Eingangspuffer unter Verwendung einer 28-nm-CMOS-Prozess-Technologie gefertigt wird, ist der elektrische Ausgangsleitwert oder das Verhältnis des elektrischen Leitwertes G_DS zu dem elektrischen Leitwert G_M klein und in hohem Maß nichtlinear. Dies kann es unerwünscht machen, den Drain des NMOS-Transistors MN 702 und den Drain des PMOS-Transistors MP 704 mit einer festen Versorgung zu verknüpfen, weil, wenn sich das Signal V_IN oder V_INX, welches variiert, aufwärts und abwärts bewegt, sich die Spannung über den Transistor, d. h. V_DS (Drain-zu-Source-Spannung), aufwärts und abwärts bewegt. Dies kann eine Verzerrung von z. B. 25-40 dBs verursachen. Eine Möglichkeit, diese Verzerrung zu beheben, besteht darin, den Drain des NMOS-Transistors MN 702 und den Drain des PMOS-Transistors MP 704 (z. B. den Eingang V_IN oder den Ausgang V_INX) in eine Bootstrap-Beziehung zu bringen, so dass sie nicht mehr auf irgendeine Versorgungsspannung festgelegt ist.
9 zeigt einen anderen beispielhaften Eingangspuffer gemäß manchen Ausführungsformen der Offenbarung. Die Gegentaktschaltung des Eingangspuffers beinhaltet ferner einen dritten Transistor des ersten Typs (z. B. den Transistor MN 706) in einer Kaskodenkonfiguration mit dem ersten Transistor (z. B. dem Transistor MN 702) und einen vierten Transistor des zweiten Typs (z. B. den Transistor MP 708) in einer Kaskodenkonfiguration mit dem zweiten Transistor (z. B. dem Transistor MP 704). Eine oder mehrere Bootstrapped-Kaskoden, z. B. Transistoren in einer Kaskodenkonfiguration mit dem ersten/zweiten Transistor, können bereitgestellt werden, um die effektive Ausgangsimpedanz und damit SFDR zu erhöhen. Die Kaskoden können die Verwendung von höheren Versorgungsspannungen erfordern, um die Leistungsfähigkeit des Eingangspuffers zu verbessern. Zusätzliche Kaskoden verbessern die Leistungsfähigkeit weiter.
Die erste Kaskode ist der Transistor MN 706 (z. B. ein NMOS-Transistor), der ein anderer mit dem Eingang V_IN verknüpfter Folger ist. Das Gate des Transistors MN 706 kann über einen Pegelumsetzer 707 und einen Pegelumsetzer 703 in Reihe (wie gezeigt) mit dem Eingang V_IN verknüpft werden. Bei manchen Ausführungsformen kann der Pegelumsetzer 707 direkt mit dem Eingang V_IN gekoppelt werden. Der Pegelumsetzer 707 oder die Pegelumsetzer 707 und 703 in Reihe können als ein dritter Pegelumsetzer, der mit dem Eingang V_IN gekoppelt ist, zum Verschieben des Spannungspegels des Spannungseingangssignals um eine dritte Spannungsverschiebungsmenge über den dritten Pegelumsetzer und zum Erzeugen eines dritten pegelverschobenen Spannungssignals V₃ dienen, um den dritten Transistor, z. B. den Transistor MN 706, vorzuspannen. Die erste Kaskode MN 706, deren Gate durch den Eingang V_IN (der sich aufwärts und abwärts bewegt) angesteuert wird, weist einen speziellen Pegelumsetzer 707 auf, so dass die Ausgangsspannung (die Source von MN 706) ausreichend V_DS für den Transistor MN 702 bereitstellt, so dass dieser unter allen Bedingungen in einer Sättigung arbeitet. DerTransistor MN 706 befindet sich in einer Bootstrap-Beziehung mit dem Eingang V_IN, um den Transistor MN 702 von einer Variation von V_DS zu isolieren. Falls der Drain des Transistors MN 706 (genau) dem Eingang oder dem Ausgang folgt, dann würde V_DS im Wesentlichen konstant sein (keine Variation).
In Abhängigkeit von dem tolerierten Verzerrungspegel können (eine) weitere Kaskode(n) hinzugefügt werden, um dieser Funktion zu dienen, wie etwa ein Transistor MN 710 (z. B. ein NMOS-Transistor). Jede Kaskode kann zusätzliche 20 dB der Leistungsfähigkeit bereitstellen. Da der Eingangspuffer eine komplementäre Gestaltung aufweist, wird/werden (eine) Kaskode(n), die zu der NMOS-Seite hinzugefügt wird/werden, auch zu der PMOS-Seite hinzugefügt. Entsprechend kann ein Transistor MP 708 (z. B. ein PMOS-Transistor) hinzugefügt werden, um V_DS des Transistors MP 704 in eine Bootstrap-Beziehung zu bringen und festzulegen. Das Gate des Transistors MP 708 kann über einen Pegelumsetzer 709 und einen Pegelumsetzer 705 in Reihe mit dem Eingang V_IN verknüpft werden. Bei manchen Ausführungsformen kann der Pegelumsetzer 709 direkt mit dem Eingang V_IN gekoppelt werden. Der Pegelumsetzer 709 oder die Pegelumsetzer 709 und 705 in Reihe können als ein vierter Pegelumsetzer, der mit dem Eingang V_IN gekoppelt ist, zum Verschieben des Spannungspegels des Spannungseingangssignals um eine vierte Spannungsverschiebungsmenge über den vierten Pegelumsetzer und zum Erzeugen eines vierten pegelverschobenen Spannungssignals V₄ dienen, um den vierten Transistor, z. B. den Transistor MN 708, vorzuspannen.
Bei dem gezeigten Beispiel beinhaltet die Gegentaktschaltung des Eingangspuffers ferner einen fünften Transistor des ersten Typs (z. B. den Transistor MN 710) in einer Kaskodenkonfiguration mit dem dritten Transistor (z. B. dem Transistor MN 706) und einen sechsten Transistor des zweiten Typs (z. B. den Transistor MP 712) in einer Kaskodenkonfiguration mit dem vierten Transistor (z. B. dem Transistor MP 708) beinhalten. Mit anderen Worten wird die zweite Kaskode auf der NMOS-Seite, d. h. der Transistor MN 710, schließlich mit einer Versorgung verbunden. Außerdem wird eine zweite Kaskode auf der PMOS-Seite, d. h. der Transistor MP 712 (z. B. ein PMOS-Transistor) schließlich mit einer Versorgung verbunden.
Das Gate der obersten Kaskode MN 710 wird von der Source der ersten Kaskode auf der NMOS-Seite, z. B. über einen Pegelumsetzer 711, angesteuert. Der Pegelumsetzer 711 kann ein fünfter Pegelumsetzer sein, der mit einer Source des dritten Transistors (z. B. des Transistors MN 706) zum Verschieben einer Spannung an der Source des dritten Transistors um eine fünfte Spannungsverschiebungsmenge über den fünften Pegelumsetzer und zum Erzeugen eines fünften pegelverschobenen Spannungssignals Vs zum Vorspannen des fünften Transistors (z. B. des Transistors MN 710) gekoppelt ist. Das Gate der untersten Kaskode MN 712 wird von der Source der ersten Kaskode auf der PMOS-Seite, z. B. über einen Pegelumsetzer 713, angesteuert. Der Pegelumsetzer 716 kann ein sechster Pegelumsetzer sein, der mit einer Source des vierten Transistors (z. B. des Transistors MP 708) zum Verschieben einer Spannung an der Source des vierten Transistors um eine sechste Spannungsverschiebungsmenge über den sechsten Pegelumsetzer und zum Erzeugen eines sechsten pegelverschobenen Spannungssignals V₆ zum Vorspannen des sechsten Transistors (z. B. des Transistors MN 710) gekoppelt ist. Dieses Bootstrapping-Schema (z. B. Bootstrapping an die Sources des dritten/vierten Transistors und Drains des ersten/zweiten Transistors) entlastet den Puffereingang und -ausgang (die beide Kandidaten für eine Bootstrap-Beziehung von diesen sind) von der Nicht-Bootstrapped-Gate-Drain-Kapazität der oberen Kaskode, die mit der Versorgung verbunden ist, die eine signifikante Verzerrungsquelle sein könnte.
Bei den in 7 und 9 gezeigten Beispielen wird das Bootstrapping primär vorgenommen, indem die Gates der Transistoren mit dem Eingang (oder irgendeinem anderen Knoten, der dem Eingang folgt) verknüpft werden. Dieses Merkmal wurde gewählt, um mögliches Einschwingen (Ringing) zu reduzieren, das durch Bootstrapping der Gates an den Ausgang verursacht werden kann. Während das Bootstrapping an den Eingang den Eingang belasten kann und zusätzliche parasitäre Effekte hinzufügt, können Hochgeschwindigkeitsanwendungen einen Eingangspuffer bevorzugen, der unter weniger Einschwingen leidet. Während möglicherweise etwas Einschwingen von der oberen Kaskode vorhanden sein könnte, da sie sich in einer Bootstrap-Beziehung mit der Source der ersten Kaskode befindet, kann das Einschwingen gegenüber einer alternativen Lösung geduldet werden, bei der die Verzerrungen bei der Source der oberen Kaskode den Eingang V_IN und den Ausgang V_INX verzerren könnten, falls sie sich in einer Bootstrap-Beziehung mit dem Eingang oder dem Ausgang befände.
Ferner befinden sich die Back-Gates der verschiedenen Kaskodentransistoren in dem Eingangspuffer in einer Bootstrap-Beziehung, wie in 9 gezeigt, um den SFDR zu verbessern. Ähnlich der Beschreibung der Back-Gates der Transistoren MN 702 und MP 704, befinden sich die Back-Gates der Kaskoden bevorzugt ebenfalls in einer Bootstrap-Beziehung (d. h., es ist nicht wünschenswert, eine Spannung über das Back-Gate und die Source aufzuweisen, die variiert). Leider ist Vss bei manchen Implementierungen negativ, was bedeutet, dass der Drain des Transistors MP 708 ins Negative schwingt. Bei einer 28-nm-CMOS-Prozess-Technologie sitzt die n-Wanne des PMOS-Transistors in dem Substrat und befindet sich das Substrat auf 0 Volt. Falls die n-Wanne negativ wird, spannt sie die Diode zwischen dem p-Substrat (auf 0 Volt) und sämtlichen n-Wannen (Kathodenende der Diode) in Vorwärtsrichtung vor. Falls der n-Anschluss auf unterhalb von Masse übergeht, spannt er die Diode in Vorwärtsrichtung vor und verursacht Verzerrungen. Verknüpfen der Back-Gates der Kaskoden auf der PMOS-Seite mit den Sources der jeweiligen Kaskoden (gleiche Kaskode) bedeutet, dass Verzerrungen verursacht werden können. Die Lösung liegt darin, die Back-Gates der Kaskoden miteinander zu verknüpfen, d. h. das Back-Gate einer NMOS-Kaskode ist mit einer Source einer entsprechenden/komplementären PMOS-Kaskode verbunden und umgekehrt. Die Sources folgen dem Eingang und dementsprechend hilft das Verknüpfen von ihnen miteinander dabei, die Back-Gates der Kaskoden in eine Bootstrap-Beziehung (mit dem Eingang) zu bringen. Bezeichnet durch V_BGN1 ist ein Back-Gate des dritten Transistors (z. B. des Transistors MN 706) mit einer Source des vierten Transistors (z. B. des Transistors MP 708) gekoppelt. Bezeichnet durch V_BGP1 ist ein Back-Gate des vierten Transistors (z. B. des Transistors MP 708) mit einer Source des dritten Transistors (z. B. des Transistors MN 706) gekoppelt. Bezeichnet durch V_BGN2 ist ein Back-Gate des fünften Transistors (z. B. des Transistors MN 710) mit einer Source des sechsten Transistors (z. B. des Transistors MP 712) gekoppelt. Bezeichnet durch V_BGP2 ist ein Back-Gate des sechsten Transistors (z. B. des Transistors MP 712) mit einer Source des fünften Transistors (z. B. des Transistors MN 710) gekoppelt.
Verknüpfen des Back-Gate mit dem Ausgang ist weniger wünschenswert, weil es diesen mit einer nichtlinearen Kapazität belasten würde. Eine Linearität wird verbessert, da es nun eine hohe Spannung über den Übergang gibt. Während die Kaskoden auf der NMOS-Seite die Back-Gates mit ihren jeweiligen Sources verknüpfen können, ist die komplementäre Gestaltung des Verknüpfens der Back-Gates mit den Sources der komplementären Kaskode bevorzugt, um eine komplementäre Gestaltung zu erzielen und eine Belastung für ein symmetrisches Heraufzieh- und Herabziehverhalten auszugleichen.
Verfahren zum Puffern eines Spannungseingangssignals
10 ist ein Flussdiagramm zum Puffern eines Eingangssignals gemäß manchen Ausführungsformen der Offenbarung. Bei 1002 verschiebt eine erste Spannungsverschiebung, die durch (eine oder mehrere Stromquellen eines) einen ersten Pegelumsetzer festgelegt wird, das Spannungseingangssignal, um ein erstes Signal zu erzeugen. Bei 1002 verschiebt eine zweite Spannungsverschiebung, die durch (eine oder mehrere Stromquellen eines) einen zweiten Pegelumsetzer festgelegt wird, das Spannungseingangssignal, um ein zweites Signal zu erzeugen. Die erste Spannungsverschiebung und die zweite Spannungsverschiebung können die Pegelumsetzer 703 und 705 aus 7 und 9 repräsentieren. Das erste Signal und das zweite Signal können V₁ und V₂ aus 7 und 9 repräsentieren. Bei 1004 spannt das erste Signal einen ersten Transistor eines ersten Typs vor. Bei 1004 spannt das zweite Signal einen zweiten Transistor eines zu dem ersten Typ komplementären zweiten Typs vor. Der erste Transistor und der zweite Transistor sind in einer Gegentaktarchitektur gekoppelt, wie durch den Transistor MN 702 und den Transistor MP 704 aus 7 und 9 veranschaulicht ist. Bei 1006 geben der erste Transistor und der zweite Transistor ein Spannungsausgangssignal, z. B. V_INX aus 7 und 9, aus.
Bei manchen Ausführungsformen spannt ein drittes Signal einen ersten Kaskodentransistor vor, der mit dem ersten Transistor gekoppelt ist. Das dritte Signal kann dem Spannungseingangssignal folgen. Bei manchen Ausführungsformen spannt ein viertes Signal einen zweiten Kaskodentransistor vor, der mit dem zweiten Transistor gekoppelt ist. Das vierte Signal kann dem Spannungseingangssignal folgen. Beispielsweise kann das dritte/vierte Signal das Signal V₃ oder V₄ aus 9 sein.
Bei manchen Ausführungsformen spannt ein fünftes Signal einen dritten Kaskodentransistor vor, der mit dem ersten Kaskodentransistor gekoppelt ist. Das fünfte Signal kann ebenfalls dem Spannungseingangssignal folgen. Bei manchen Ausführungsformen spannt ein sechstes Signal einen vierten Kaskodentransistor vor, der mit dem ersten Kaskodentransistor gekoppelt ist. Das fünfte Signal kann ebenfalls dem Spannungseingangssignal folgen. Beispielsweise kann das fünfte/sechste Signal das Signal V₅ oder V₆ aus 9 sein.
Einrichtung zum Puffern eines Eingangssignals
Eine Einrichtung zum Puffern eines Eingangssignals kann ein Mittel zum Implementieren der hier beschriebenen Verfahren beinhalten. Bei manchen Ausführungsformen beinhaltet die Einrichtung ein Mittel zum Empfangen eines Eingangssignals. Beispielsweise kann ein Eingangsknoten bereitgestellt sein, um ein Eingangssignal (z. B. V_IN aus 1, 7 und 9), wie etwa ein Hochfrequenzsignal, das durch einen Datenwandler umzuwandeln ist, zu empfangen. Die Einrichtung kann ferner ein Gleichtaktmittel zum Erzeugen eines Ausgangssignals beinhalten. Ein Gleichtaktmittel kann die Gleichtaktschaltung und die Gleichtaktarchitektur, die hier beschrieben sind (z. B. die in 7 und 9 gesehenen Transistoren) beinhalten. Die Einrichtung kann ferner ein Mittel zum Erzeugen eines ersten Signals zum Vorspannen eines ersten Transistors des Gegentaktmittels beinhalten. Das erste Signal folgt dem Eingangssignal über alle Frequenzen des Eingangssignals. Weitere Mittel können zum Erzeugen anderer Signale zum Vorspannen anderer Transistoren des Gegentaktmittels enthalten sein. Die Mittel zum Erzeugen von Signalen zum Vorspannen von Transistoren können in Bezug auf 7-9 beschriebene Pegelumsetzer beinhalten.
Die Mittel zum Erzeugen von Signalen zum Vorspannen von Transistoren (Bootstrapping der Transistoren an den Eingang) sind von anderen Schaltungen unterscheidbar, die ein Vorspannungssignal basierend auf festen/vorbestimmten Vorspannungen erzeugen. Die Mittel zum Erzeugen von Signalen zum Vorspannen von Transistoren folgen dem Eingangssignal oder befinden sich in einer Bootstrap-Beziehung mit dem Eingangssignal über alle Frequenzen des Eingangssignals, d. h. über den ganzen Bereich bis zu DC. Im Gegensatz dazu folgen die anderen Schaltungen, die ein Vorspannungssignal basierend auf festen/vorbestimmten Vorspannungen erzeugen, dem Eingangssignal nicht über alle Frequenzen des Eingangssignals.
Für jene anderen Schaltungen können Signale zum Vorspannen von Transistoren unter Verwendung einer festen Vorspannung und eines Widerstands und eines Kondensators in Reihe mit dem Eingang erzeugt werden. Solche Signale zum Vorspannen von Transistoren puffern das Eingangssignal bei niedriger Frequenz nicht oder folgen diesem nicht, weil der Kondensator eine hohe Impedanz bei niedrigen Frequenzen aufweist und der Widerstand dominiert. Daher würde das Nicht-Bootstrapped-Vorspannungssignal durch die feste Vorspannung und den Widerstand bei niedrigen Frequenzen festgelegt (und reagiert nicht auf das Eingangssignal). Im Gegensatz dazu können die hier als Mittel zum Erzeugen der (Bootstrapped-) Signale zum Vorspannen von Transistoren beschriebenen Pegelumsetzer auf das Eingangssignal über alle Frequenzen (bei niedrigen und hohen Frequenzen) reagieren, da die hier beschriebenen Pegelumsetzer einen unterschiedlichen Frequenzgang aufweisen.
Beispiele
Beispiel 1 ist ein Eingangspuffer, der Folgendes umfasst: einen Eingang, der ein Spannungseingangssignal empfängt; eine Gegentaktschaltung, die ein Spannungsausgangssignal an einem Ausgang ausgibt, wobei die Gegentaktschaltung einen ersten Transistor eines ersten Typs, einen zweiten Transistor eines zu dem ersten Typ komplementären zweiten Typs umfasst; und einen ersten Pegelumsetzer, der mit dem Eingang zum Verschieben eines Spannungspegels des Spannungseingangssignals um eine erste Spannungsverschiebungsmenge über den ersten Pegelumsetzer und zum Erzeugen eines ersten pegelverschobenen Spannungssignals zum Vorspannen des ersten Transistors gekoppelt ist, wobei die erste Spannungsverschiebungsmenge, die durch den ersten Pegelumsetzer bereitgestellt wird, unabhängig von einer Frequenz des Spannungseingangssignals ist.
In Beispiel 2 kann das Beispiel 1 ferner Folgendes beinhalten: einen zweiten Pegelumsetzer, der mit dem Eingang zum Verschieben des Spannungspegels des Spannungseingangssignals um eine zweite Spannungsverschiebungsmenge über den zweiten Pegelumsetzer und zum Erzeugen eines zweiten pegelverschobenen Spannungssignals zum Vorspannen des zweiten Transistors gekoppelt ist.
In Beispiel 3 können die Beispiele 1 oder 2 ferner Folgendes beinhalten: dass die erste Spannungsverschiebungsmenge programmierbar ist.
In Beispiel 4 kann eines der Beispiele 1-3 ferner Folgendes beinhalten: dass eine Strommenge, die durch ein resistives Element fließt und durch eine oder mehrere Stromquellen bereitgestellt wird, die erste Spannungsverschiebungsmenge über den Pegelumsetzer festlegt.
In Beispiel 5 kann eines der Beispiele 1-4 ferner Folgendes beinhalten: dass eine Summe der ersten Spannungsverschiebungsmenge und der zweiten Spannungsverschiebungsmenge wenigstens eine Summe einer ersten Schwellenspannung des ersten Transistors und einer zweiten Schwellenspannung des zweiten Transistors ist.
In Beispiel 6 kann eines der Beispiele 1-5 ferner Folgendes beinhalten: dass die erste Spannungsverschiebungsmenge verschieden von der zweiten Spannungsverschiebungsmenge ist.
In Beispiel 7 kann eines der Beispiele 1-6 ferner Folgendes beinhalten: dass das Spannungsausgangssignal von dem Spannungseingangssignal versetzt ist.
In Beispiel 8 kann eines der Beispiele 1-7 ferner Folgendes beinhalten: dass ein erstes Back-Gate des ersten Transistors und ein zweites Back-Gate des zweiten Transistors mit dem Ausgang gekoppelt sind oder dem Ausgangsspannungssignal folgen.
In Beispiel 9 kann eines der Beispiele 1-8 ferner Folgendes beinhalten: dass eine Kapazität zwischen einem Back-Gate und einer tiefen n-Wanne eines ersten Transistors in Sperrrichtung vorgespannt ist.
In Beispiel 10 kann eines der Beispiele 1-9 ferner Folgendes beinhalten: dass die Gegentaktschaltung ferner Folgendes umfasst: einen dritten Transistor des ersten Typs in einer Kaskodenkonfiguration mit dem ersten Transistor; und einen vierten Transistor des zweiten Typs in einer Kaskodenkonfiguration mit dem zweiten Transistor.
In Beispiel 11 kann eines der Beispiele 1-10 ferner Folgendes beinhalten: einen dritten Pegelumsetzer, der mit dem Eingang zum Verschieben des Spannungspegels des Spannungseingangssignals um eine dritte Spannungsverschiebungsmenge über den dritten Pegelumsetzer und zum Erzeugen eines dritten pegelverschobenen Spannungssignals zum Vorspannen des dritten Transistors gekoppelt ist.
In Beispiel 12 kann eines der Beispiele 1-11 ferner Folgendes beinhalten: dass die Gegentaktschaltung ferner Folgendes umfasst: einen fünften Transistor des ersten Typs in einer Kaskodenkonfiguration mit dem dritten Transistor; und einen sechsten Transistor des zweiten Typs in einer Kaskodenkonfiguration mit dem vierten Transistor.
In Beispiel 13 kann eines der Beispiele 1-12 ferner Folgendes beinhalten: einen vierten Pegelumsetzer, der mit einer Source des dritten Transistors zum Verschieben einer Spannung an der Source des dritten Transistors um eine vierte Spannungsverschiebungsmenge über den vierten Pegelumsetzer und zum Erzeugen eines vierten pegelverschobenen Spannungssignals zum Vorspannen des fünften Transistors gekoppelt ist.
In Beispiel 14 kann eines der Beispiele 1-12 ferner Folgendes beinhalten: dass ein Back-Gate des dritten Transistors mit einer Source des vierten Transistors gekoppelt ist; und dass ein Back-Gate des vierten Transistors mit einer Source des dritten Transistors gekoppelt ist.
In Beispiel 15 kann eines der Beispiele 1-14 ferner Folgendes beinhalten: dass ein Back-Gate des fünften Transistors mit einer Source des sechsten Transistors gekoppelt ist; und dass ein Back-Gate des sechsten Transistors mit einer Source des fünften Transistors gekoppelt ist.
Beispiel 16 ist ein Verfahren zum Puffern eines Eingangsspannungssignals, wobei das Verfahren Folgendes umfasst: Pegelverschieben des Spannungseingangssignals um eine erste Spannungsverschiebung eines ersten Pegelumsetzers, um ein erstes Signal zu erzeugen, wobei die erste Spannungsverschiebung unabhängig von einer Frequenz des Spannungseingangssignals ist; Vorspannen eines ersten Transistors eines ersten Typs durch das erste Signal; Vorspannen eines zweiten Transistors eines zu dem ersten Typ komplementären zweiten Typs durch ein zweites Signal, wobei der erste Transistor und der zweite Transistor in einer Gegentaktarchitektur gekoppelt sind; und Ausgeben eines Spannungsausgangssignals durch den ersten Transistor und den zweiten Transistor.
In Beispiel 17 kann das Beispiel 16 ferner Folgendes beinhalten: Pegelverschieben des Spannungseingangssignals um eine zweite Spannungsverschiebung durch einen zweiten Pegelumsetzer, um das zweite Signal zu erzeugen.
In Beispiel 18 können die Beispiele 16 oder 17 ferner Folgendes beinhalten: Vorspannen eines ersten Kaskodentransistors, der mit dem ersten Transistor gekoppelt ist, durch ein drittes Signal, wobei das dritte Signal dem Spannungseingangssignal folgt.
In Beispiel 19 kann eines der Beispiele 16-18 ferner Folgendes beinhalten: Vorspannen eines zweiten Kaskodentransistors, der mit dem ersten Kaskodentransistor gekoppelt ist, durch ein viertes Signal, wobei das vierte Signal dem Spannungseingangssignal folgt.
Beispiel 20 ist eine Einrichtung, die Folgendes umfasst: ein Mittel zum Empfangen eines Eingangssignals; ein Gegentaktmittel zum Erzeugen eines Ausgangssignals; und ein (passives) Mittel zum Erzeugen eines ersten Signals zum Vorspannen eines ersten Transistors des Gegentaktmittels, wobei das erste Signal dem Eingangssignal über alle Frequenzen des Eingangssignals folgt.
Beispiel 21 ist eine Einrichtung, die Folgendes umfasst: ein Mittel zum Implementieren/Ausführen eines der Verfahren in den Beispielen 16-19.
Beispiel 101 ist ein Bootstrapped-Schaltkreis mit beschleunigtem Einschalten, der Folgendes umfasst: einen Abtastschalter, der ein Spannungseingangssignal und eine Gate-Spannung empfängt; einen Bootstrapped-Spannung-Generator, der eine positive Rückkopplungsschleife umfasst, um die Gate-Spannung zum Einschalten des Abtastschalters zu erzeugen, wobei die positive Rückkopplungsschleife einen Eingangstransistor, der das Spannungseingangssignal empfängt, und einen Ausgangstransistor, der die Gate-Spannung des Abtastschalters ausgibt, umfasst; und eine Jump-Start-Schaltung, um den Ausgangstransistor für eine begrenzte Zeitperiode einzuschalten, während derer sich der Eingangstransistor bei einem Anlaufen der positiven Rückkopplungsschleife einschaltet.
In Beispiel 102 kann Beispiel 101 ferner Folgendes beinhalten: dass die Jump-Start-Schaltung mit einem Gate des Ausgangstransistors gekoppelt ist.
In Beispiel 103 können die Beispiele 101-102 ferner Folgendes beinhalten: dass die Jump-Start-Schaltung das Einschalten des Ausgangstransistors nach der begrenzten Zeitperiode beendet und ermöglicht, dass die positive Rückkopplungsschleife arbeitet.
In Beispiel 104 kann eines der Beispiele 101-103 ferner Folgendes beinhalten: dass die Jump-Start-Schaltung einen Transistor umfasst, der ein Taktsignal empfängt, das zum Aktivieren der positiven Rückkopplungsschleife verwendet wird; und dass der Transistor durch eine verzögerte Version des Taktsignals eingeschaltet wird, um das Taktsignal zum Einschalten des Ausgangstransistors für eine begrenzte Zeitperiode auszugeben.
In Beispiel 105 kann eines der Beispiele 101-104 ferner Folgendes beinhalten: dass die Jump-Start-Schaltung ferner zwei Inverter zum Erzeugen der verzögerten Version des Taktsignals basierend auf dem Taktsignal umfasst.
In Beispiel 106 kann eines der Beispiele 101-105 ferner Folgendes beinhalten: dass die Jump-Start-Schaltung einen Schalter zum Verbinden eines Gates des Ausgangstransistors mit einer Vorspannung zum Einschalten des Ausgangstransistors umfasst; und dass der Schalter durch ein Steuersignal mit einem Puls zum Schließen des Schalters gesteuert wird.
In Beispiel 107 kann eines der Beispiele 101-106 ferner Folgendes beinhalten: dass die Jump-Start-Schaltung eine Erfassungsschaltung zum Aktivieren der Jump-Start-Schaltung basierend auf einer oder mehreren Bedingungen des Bootstrapped-Schaltkreises, die das Anlaufen der positiven Rückkopplungsschleife angeben, umfasst.
In Beispiel 108 kann eines der Beispiele 101-107 ferner Folgendes beinhalten: dass die Erfassungsschaltung eine Spannung erfasst, die einen Spannungspegel an einem Knoten in dem Bootstrapped-Schaltkreis repräsentiert.
In Beispiel 109 kann eines der Beispiele 101-108 ferner Folgendes beinhalten: dass der Knoten ein Knoten in der positiven Rückkopplungsschleife ist.
In Beispiel 110 kann eines der Beispiele 101-109 ferner Folgendes beinhalten: dass die Erfassungsschaltung einen Komparator umfasst, der die Spannung gegenüber einer vorbestimmten Schwelle vergleicht, die das Anlaufen der positiven Rückkopplungsschleife angibt.
In Beispiel 111 kann eines der Beispiele 101-110 ferner Folgendes beinhalten: dass die positive Rückkopplungsschleife einen Boot-Kondensator umfasst; und dass die positive Rückkopplungsschleife den Abtastschalter einschaltet, indem sie die Gate-Spannung auf eine erhöhte Spannung bringt, die basierend auf dem Spannungseingangssignal und einer Spannung über den Boot-Kondensator erzeugt wird.
In Beispiel 112 kann eines der Beispiele 101-111 ferner Folgendes beinhalten: dass der Eingangstransistor mit einer ersten Platte des Boot-Kondensators gekoppelt ist; und dass der Ausgangstransistor mit einer zweiten Platte des Boot-Kondensators gekoppelt ist.
In Beispiel 113 kann eines der Beispiele 101-112 ferner Folgendes beinhalten: dass der Eingangstransistor durch die Gate-Spannung des Abtastschalters angesteuert wird; und dass die positive Rückkopplungsschleife ferner einen ersten Transistor umfasst, der mit einem Gate des Ausgangstransistors und einem Drain des Eingangstransistors gekoppelt ist, wobei der erste Transistor durch die Gate-Spannung des Abtastschalters angesteuert wird.
In Beispiel 114 kann eines der Beispiele 101-113 ferner Folgendes beinhalten: dass die positive Rückkopplungsschleife ferner Folgendes umfasst: einen zusätzlichen Transistor, der mit einem Gate des Ausgangstransistors und einem Drain des Eingangstransistors gekoppelt ist, wobei der zusätzliche Transistor durch ein Taktsignal gesteuert wird, das die positive Rückkopplungsschleife aktiviert.
Beispiel 115 ist ein Verfahren zum beschleunigten Einschalten eines Abtastschalters, das Folgendes umfasst: Ausgeben einer Ausgangsspannung eines Bootstrapped-Spannung-Generators zum Ansteuern des Abtastschalters durch einen Ausgangstransistor einer positiven Rückkopplungsschleife; Ziehen einer Gate-Spannung des Ausgangstransistors auf einen Ein-Spannung-Pegel, um den Ausgangstransistor für eine Zeitdauer einzuschalten, nachdem die positive Rückkopplungsschleife aktiviert wurde; und Beenden des Ziehens der Gate-Spannung nach der Zeitperiode.
In Beispiel 116 kann das Beispiel 115 ferner Folgendes beinhalten: dass der Abtastschalter ein Spannungseingangssignal empfängt; und dass die positive Rückkopplungsschleife das Spannungseingangssignal an einem Eingangstransistor empfängt, der durch die Ausgangsspannung angesteuert wird, die durch den Ausgangstransistor ausgegeben wird, und ein erhöhtes Spannungssignal basierend auf dem Spannungseingangssignal als die Ausgangsspannung des Bootstrapped-Spannung-Generators erzeugt, um den Abtastschalter einzuschalten, wenn die positive Rückkopplungsschleife aktiv ist.
In Beispiel 117 kann das Beispiel 115 oder 116 ferner Folgendes beinhalten: dass Ziehen der Gate-Spannung des Ausgangstransistors Ändern der Gate-Spannung von einem Aus-Spannung-Pegel auf einen Ein-Spannung-Pegel umfasst.
In Beispiel 118 kann eines der Beispiele 115-117 ferner Folgendes beinhalten: Ermöglichen, dass die positive Rückkopplungsschleife die Gate-Spannung auf einen Spannungspegel eines Spannungseingangssignals bringt, das nach der Zeitperiode an den Bootstrapped-Spannung-Generator und den Abtastschalter geliefert wird.
In Beispiel 119 kann eines der Beispiele 115-118 ferner Folgendes beinhalten: Erfassen einer oder mehrerer Bedingungen, die angegeben, dass die positive Rückkopplungsschleife aktiviert wurde; und Erzeugen eines Steuersignals als Reaktion auf das Erfassen der einen oder der mehreren Bedingungen, wobei das Steuersignal das Ziehen der Gate-Spannung des Ausgangstransistors auslöst.
Beispiel 120 ist eine Einrichtung, die Folgendes umfasst: ein Abtastmittel, das ein abzutastendes Eingangssignal und ein Steuersignal, das das Abtastmittel ein- und ausschaltet, empfängt; ein Mittel zum Erzeugen einer erhöhten Spannung basierend auf dem Eingangssignal; ein Ausgabemittel zum Ausgeben des Steuersignals; ein Mittel, um das Steuersignal durch einen positiven Rückkopplungsvorgang des Steuersignals auf die erhöhte Spannung zu bringen; und ein Mittel zum Einschalten des Ausgabemittels für eine begrenzte Zeitperiode bei einem Anlaufen des positiven Rückkopplungsvorgangs.
Beispiel 121 ist eine Einrichtung, die Folgendes umfasst: ein Mittel zum Implementieren/Ausführen eines der Verfahren in den Beispielen 115-119.
Variationen und Implementierungen
Eine Source eines Transistors, z. B. eines Metall-Oxid-Halbleiter-Feldeffekttransistors (MOSFET), ist der Ort, wo Ladungsträger einen Kanal eines Transistors betreten. Ein Drain eines Transistors ist der Ort, wo Ladungsträger den Kanal verlassen. In manchen Fällen können die Source und der Drain als zwei Anschlüsse des Transistors betrachtet werden. Ein Gate eines Transistors kann als ein Steueranschluss des Transistors betrachtet werden, weil das Gate die Leitfähigkeit des Kanals (z. B. eine Strommenge durch einen Transistor) steuern kann. Ein Back-Gate (Körper) eines Transistors kann auch als ein Steueranschluss des Transistors betrachtet werden. Gates und Back-Gates können als Anschlüsse zum Vorspannen eines Transistors verwendet werden.
Es wird angemerkt, dass die oben unter Bezugnahme auf die FIGUREN besprochenen Handlungen auf beliebige integrierte Schaltungen zutreffen, die Verarbeiten analoger Signale und Umsetzen der analogen Signale in digitale Daten unter Verwendung eines oder mehrerer ADCs einschließen. In bestimmten Zusammenhängen betreffen die hier besprochenen Merkmale ADCs allgemein, die z. B. ADCs verschiedener Arten einschließlich Pipeline-ADCs, Delta-Sigma-ADCs, Sukzessive-Approximation-Register-ADCs, mehrstufigen ADCs, zeitverschachtelten ADCs, randomisierten zeitverschachtelten ADCs usw beinhalten. Die Merkmale können insbesondere für Hochgeschwindigkeits-ADCs vorteilhaft sein, bei denen Eingangsfrequenzen relativ hoch in dem Gigahertzbereich liegen. Der ADC kann auf medizinische Systeme, wissenschaftliche Messausrüstung, drahtlose und drahtgebundene Kommunikationssysteme (insbesondere Systeme, die eine hohe Abtastrate erfordern), Radar, Industrieprozesssteuerung, Audio- und Videoausrüstung, Messausrüstung und andere Systeme, die ADCs verwenden, anwendbar sein. Der Grad der Leistungsfähigkeit, der durch Hochgeschwindigkeits-ADCs geboten wird, kann insbesondere für Produkte und Systeme in anspruchsvollen Märkten vorteilhaft sein, wie etwa Hochgeschwindigkeitskommunikationstechnik, medizinischer Bildgebung, Radar mit synthetischer Apertur, digitalen Strahlformungskommunikationssystemen, Breitbandkommunikationssystemen, Bildgebung mit hoher Leistungsfähigkeit und fortschrittlichen Test-Messsystemen (Oszilloskopen).
Die vorliegende Offenbarung umschließt Einrichtungen, die die verschiedenen hier beschriebenen Verfahren durchführen können. Solche Einrichtungen können eine durch die FIGUREN veranschaulichte und hier beschriebene Schaltungsanordnung beinhalten. Teile von verschiedenen Einrichtungen können eine elektronische Schaltungsanordnung zum Durchführen der hier beschriebenen Funktionen beinhalten. Die Schaltungsanordnung kann im analogen Bereich, im digitalen Bereich oder in einem Gemischtes-Signal-Bereich arbeiten. In manchen Fällen können ein oder mehrere Teile der Einrichtung durch einen Prozessor bereitgestellt werden, der dazu konfiguriert ist, die hier beschriebenen Funktionen auszuführen (z. B. Funktionen, die eine Steuerung betreffen, Funktionen, die ein Timing betreffen). In manchen Fällen kann dieser Prozessor ein On-Chip-Prozessor mit dem ADC sein. Der Prozessor kann eine oder mehrere anwendungsspezifische Komponenten beinhalten oder kann programmierbare logische Gates beinhalten, die dazu konfiguriert sind, die hier beschriebenen Funktionen auszuführen. In manchen Fällen kann der Prozessor dazu konfiguriert sein, die hier beschriebenen Funktionen auszuführen, indem er eine oder merhere in einem nichtflüchtigen Computermedium gespeicherte Anweisungen ausführt.
In den vorstehenden Erörterungen der Ausführungsformen können die Teile und Komponenten problemlos ausgetauscht, ersetzt oder anderweitig modifiziert werden, um bestimmten Anforderungen bezüglich einer Schaltungsanordnung gerecht zu werden. Es versteht sich außerdem von selbst, dass die Verwendung von komplementären elektronischen Einrichtungen, Hardware, usw. eine ebenso umsetzbare Option zum Implementieren der Lehren der vorliegenden Offenbarung bieten. Beispielsweise sind komplementäre Konfigurationen, die (einen) PMOS-Transistor(en) (p-Typ-Metall-Oxid-Halbleiter-Transistor(en)) zum Ersetzen eines/von NMOS-Transistors/Transistoren (n-Typ-Metall-Oxid-Halbleiter-Transistor(en)) verwenden oder umgekehrt, durch die Offenbarung vorgesehen. Beispielsweise umschließen die vorliegende Offenbarung/Ansprüche Implementierungen, bei denen alle NMOS-Vorrichtungen durch PMOS-Vorrichtungen ersetzt sind und umgekehrt. Verbindungen und die Schaltung können rekonfiguriert werden, um die gleiche Funktion zu erzielen. Diese Implementierungen sind äquivalent zu den offenbarten Implementierungen, die komplementäre Transistorvorrichtungen verwenden, weil die Implementierungen im Wesentlichen die gleiche Funktion auf im Wesentlichen die gleiche Weise durchführen würde, um im Wesentlichen das gleiche Ergebnis zu erhalten. Es versteht sich für einen Fachmann, dass eine Transistorvorrichtung als eine Vorrichtung mit drei (Haupt-) Anschlüssen generalisiert werden kann. Des Weiteren versteht es sich für einen Fachmann, dass ein Schalter, ein Transistor oder eine Transistorvorrichtung während des Betriebs ein charakteristisches Verhalten von Transistoren, die Vorrichtungen, wie etwa NMOS-, PMOS-Vorrichtungen (und beliebigen anderen äquivalenten Transistorvorrichtungen) entsprechen, aufweisen können.
Bei einem Ausführungsbeispiel kann eine beliebige Anzahl von Komponenten der FIGUREN auf einer Platine einer zugehörigen elektronischen Vorrichtung implementiert sein. Die Platine kann eine allgemeine Leiterplatte sein, die verschiedene Komponenten des internen Elektroniksystems der elektronischen Vorrichtung aufnehmen und ferner Verbinder für andere Peripheriegeräte bereitstellen kann. Insbesondere kann die Platine die elektrischen Verbindungen bereitstellen, durch welche die anderen Komponenten des Systems elektrisch kommunizieren können. Es können beliebige geeignete Prozessoren (einschließlich Digitalsignalprozessoren, Mikroprozessoren, unterstützender Chipsätze usw.), computerlesbare nichtflüchtige Speicherelemente usw. basierend auf speziellen Konfigurationserfordernissen, Verarbeitungsanforderungen, Computerdesigns usw. in geeigneter Weise mit der Platine gekoppelt sein. Andere Komponenten, wie etwa ein externer Speicher, zusätzliche Sensoren, Steuerungen für die Audio-/Video-Anzeige und Peripherievorrichtungen können als Steckkarten, über Kabel an der Platine angeschlossen oder in der Platine selbst integriert sein. Bei verschiedenen Ausführungsformen können die vorliegend beschriebenen Funktionalitäten in Emulationsform als Software oder Firmware, die in einem oder mehreren konfigurierbaren (z. B. programmierbaren) Elementen laufen, das bzw. die in einer diese Funktionen unterstützenden Struktur angeordnet sind, implementiert werden. Die die Emulation bereitstellende Software oder Firmware kann auf einem nichtflüchtigen computerlesbaren Speichermedium bereitgestellt sein, das Anweisungen umfasst, die einem Prozessor ermöglichen, diese Funktionalitäten auszuführen.
Bei einer anderen beispielhaften Ausführungsform können die Komponenten der FIGUREN als eigenständige Module (z. B. eine Einrichtung mit zugehörigen Komponenten und Schaltungsanordnung, die zum Ausführen einer speziellen Anwendung oder Funktion konfiguriert sind) oder als Steckmodule in anwendungsspezifischer Hardware von elektronischen Vorrichtungen implementiert sein. Es wird angemerkt, dass bestimmte Ausführungsformen der vorliegenden Offenbarung entweder als Teile oder als Ganzes problemlos in einem System-On-Chip(SOC)-Paket aufgenommen werden können. Ein SOC stellt eine IC dar, die Komponenten eines Computers oder eines anderen elektronischen Systems in einem einzigen Chip integriert. Es kann digitale, analoge und Mischsignale und häufig Hochfrequenzfunktionen enthalten, die alle auf einem einzigen Chipsubstrat bereitgestellt werden können. Andere Ausführungsformen umfassen ein Mehrchipmodul (MCM) mit mehreren separaten ICs, die sich innerhalb eines einzelnen elektronischen Pakets befinden und so konfiguriert sind, dass sie durch das elektronische Paket in enger Wechselwirkung miteinander interagieren. Bei verschiedenen anderen Ausführungsformen können die Fehlerkalibrierungsfunktionalitäten in einem oder mehreren Siliciumkernen in anwendungsspezifischen integrierten Schaltungen (ASICs), feldprogrammierbaren Gate-Arrays (FPGAs) und anderen Halbleiterchips implementiert sein.
Es ist außerdem unbedingt anzumerken, dass alle der hier dargelegten Spezifikationen, Abmessungen und Beziehungen (z. B. die Anzahl an Prozessoren, logischen Operationen usw.) lediglich zum Zwecke der Veranschaulichung und Belehrung dargebracht wurden. Derartige Informationen können erheblich geändert werden, ohne vom Wesen der vorliegenden Offenbarung oder dem Schutzbereich der angehängten Ansprüche oder (gegebenenfalls) hier beschriebener Beispiele abzuweichen. Diese Spezifikationen gelten nur für ein nichtbeschränkendes Beispiel und sollten daher entsprechend ausgelegt werden. In der vorstehenden Beschreibung wurden beispielhafte Ausführungsformen unter Bezugnahme auf bestimmte Prozessor- und/oder Komponentenanordnungen beschrieben. Es können verschiedene Modifikationen und Änderungen an solchen Ausführungsformen vorgenommen werden, ohne vom Schutzbereich der angehängten oder (gegebenenfalls) hier beschriebener Beispiele abzuweichen. Die Beschreibung und die Zeichnungen sind demgemäß vielmehr in einem veranschaulichenden als in einem beschränkenden Sinne zu betrachten.
Es wird angemerkt, dass bei den zahlreichen, hier bereitgestellten Beispielen eine Wechselwirkung in Bezug auf zwei, drei, vier oder mehr elektrische Komponenten beschrieben sein kann. Dies erfolgte jedoch lediglich zum Zwecke der Klarheit und als Beispiel. Es versteht sich, dass das System in jeder geeigneten Weise konsolidiert werden kann. Zusammen mit ähnlichen Designalternativen können alle der veranschaulichten Komponenten, Module, Blöcke und Elemente der FIGUREN in verschiedenen möglichen Konfigurationen kombiniert werden, welche allesamt eindeutig innerhalb des allgemeinem Schutzbereichs dieser Spezifikation liegen. In bestimmten Fällen kann es leichter sein, eine oder mehrere der Funktionalitäten eines bestimmten Satzes von Abläufen nur durch Erwähnen einer begrenzten Anzahl von elektrischen Elementen zu beschreiben. Es versteht sich, dass die elektrischen Schaltungen der FIGUREN und ihre Lehren problemlos skaliert werden können und eine große Anzahl an Komponenten sowie komplexere/anspruchsvollere Anordnungen und Konfigurationen unterbringen können. Demgemäß sollten die bereitgestellten Beispiele weder den Schutzbereich beschränken noch verhindern, dass die allgemeinen Lehren der elektrischen Schaltungen möglicherweise auf eine Vielzahl von anderen Architekturen angewendet werden.
Es ist zu erwähnen, dass in dieser Spezifikation Bezugnahmen auf verschiedene Merkmale (z. B. Elemente, Strukturen, Module, Komponenten, Schritte, Handlungen, Charakteristiken usw.), die in „einer Ausführungsform“, „einem Ausführungsbeispiel“, „einer anderen Ausführungsform“, „manchen Ausführungsformen“, „verschiedenen Ausführungsformen“, „anderen Ausführungsformen“, „einer alternativen Ausführungsform“ und dergleichen enthalten sind, so zu verstehen sind, dass solche Merkmale in einer oder mehreren Ausführungsformen der vorliegenden Offenbarung enthalten sind und in den gleichen Ausführungsformen kombiniert sein können, aber nicht unbedingt müssen. Es ist auch wichtig, anzumerken, dass die hier beschriebenen Funktionen nur manche der möglichen Funktionen veranschaulichen, die durch oder innerhalb von Systemen/Schaltungen, die in den FIGUREN veranschaulicht sind, ausgeführt werden können. Manche dieser Arbeitsvorgänge können, wenn angemessen, gelöscht oder entfernt werden oder diese Arbeitsvorgänge können modifiziert oder wesentlich geändert werden, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Zusätzlich dazu kann das Timing dieser Arbeitsvorgänge wesentlich abgeändert werden. Die vorstehenden betrieblichen Abläufe sind für Beispiels- und Diskussionszwecke dargeboten worden. Eine erhebliche Flexibilität wird durch die hier beschriebenen Ausführungsformen bereitgestellt, insofern, dass jegliche geeigneten Anordnungen, Chronologien, Konfigurationen und Timing-Mechanismen bereitgestellt werden können, ohne von den Lehren der vorliegenden Offenbarung abzuweichen. Fachleute können zahlreiche andere Änderungen, Ersetzungen, Varianten, Abwandlungen und Modifikationen feststellen und es ist beabsichtigt, dass die vorliegende Offenbarung alle solchen Änderungen, Ersetzungen, Varianten, Abwandlungen und Modifikationen als in den Schutzbereich der angehängten Ansprüche und (gegebenenfalls) der hier beschriebenen Beispiele fallend umschließt. Es wird angemerkt, dass alle optionalen Merkmale der oben beschriebenen Einrichtung auch bezüglich des hier beschriebenen Verfahrens oder Prozesses implementiert werden können und Einzelheiten in den Beispielen anderweitig in einer oder mehreren Ausführungsformen verwendet werden können.

Claims

Bootstrapped-Schaltkreis mit beschleunigtem Einschalten, der Folgendes umfasst: einen Abtastschalter, der ein Spannungseingangssignal und eine Gate-Spannung empfängt; einen Bootstrapped-Spannung-Generator, der eine positive Rückkopplungsschleife umfasst, wobei die positive Rückkopplungsschleife durch ein Taktsignal aktiviert wird, um die Gate-Spannung zum Einschalten des Abtastschalters zu erzeugen, und die positive Rückkopplungsschleife einen Ausgangstransistor, der die Gate-Spannung des Abtastschalters ausgibt, und einen Eingangstransistor, der das Spannungseingangssignal empfängt und von der Gate-Spannung als positive Rückkopplung angesteuert wird, umfasst; und eine Jump-Start-Schaltung, um den Ausgangstransistor einzuschalten und zum Benden des Einschaltens des Ausgangstransistors nach einer begrenzten Zeitperiode, während eines Anlaufens der positiven Rückkopplungsschleife, damit die positive Rückkopplungsschleife den Ausgangstransistor weiterhin bei der Erzeugung der Gate-Spannung zum Einschalten des Abtastschalters unterstützt.
Bootstrapped-Schaltkreis nach Anspruch 1, wobei die Jump-Start-Schaltung mit einem Gate des Ausgangstransistors gekoppelt ist.
Bootstrapped-Schaltkreis nach einem vorhergehenden Anspruch, wobei: die Jump-Start-Schaltung einen Transistor umfasst, der ein Taktsignal empfängt, das zum Aktivieren der positiven Rückkopplungsschleife verwendet wird; und der Transistor durch eine verzögerte Version des Taktsignals eingeschaltet wird, um das Taktsignal zum Einschalten des Ausgangstransistors für die begrenzte Zeitperiode auszugeben.
Bootstrapped-Schaltkreis nach Anspruch 3, wobei die Jump-Start-Schaltung ferner zwei Inverter zum Erzeugen der verzögerten Version des Taktsignals basierend auf dem Taktsignal umfasst.
Bootstrapped-Schaltkreis nach den Ansprüchen 1 oder 2, wobei: die Jump-Start-Schaltung einen Schalter zum Verbinden eines Gates des Ausgangstransistors mit einer Vorspannung zum Einschalten des Ausgangstransistors umfasst; und der Schalter durch ein Steuersignal mit einem Puls zum Schließen des Schalters gesteuert wird.
Bootstrapped-Schaltkreis nach einem vorhergehenden Anspruch, wobei: die Jump-Start-Schaltung eine Erfassungsschaltung zum Aktivieren der Jump-Start-Schaltung basierend auf einer oder mehreren Bedingungen des Bootstrapped-Schaltkreises, die das Anlaufen der positiven Rückkopplungsschleife angeben, umfasst.
Bootstrapped-Schaltkreis nach Anspruch 6, wobei die Erfassungsschaltung eine Spannung erfasst, die einen Spannungspegel an einem Knoten in dem Bootstrapped-Schaltkreis repräsentiert.
Bootstrapped-Schaltkreis nach Anspruch 7, wobei sich der Knoten bei einem Knoten in der positiven Rückkopplungsschleife befindet.
Bootstrapped-Schaltkreis nach Anspruch 7 oder 8, wobei die Erfassungsschaltung einen Komparator umfasst, der die Spannung gegenüber einer vorbestimmten Schwelle vergleicht, die das Anlaufen der positiven Rückkopplungsschleife angibt.
Bootstrapped-Schaltkreis nach einem vorhergehenden Anspruch, wobei: die positive Rückkopplungsschleife einen Boot-Kondensator umfasst; und die positive Rückkopplungsschleife den Abtastschalter einschaltet, indem sie die Gate-Spannung auf eine erhöhte Spannung bringt, die basierend auf dem Spannungseingangssignal und einer Spannung über den Boot-Kondensator erzeugt wird.
Bootstrapped-Schaltkreis nach Anspruch 10, wobei: der Eingangstransistor mit einer ersten Platte des Boot-Kondensators gekoppelt ist; und der Ausgangstransistor mit einer zweiten Platte des Boot-Kondensators gekoppelt ist.
Bootstrapped-Schaltkreis nach Anspruch 1 oder 2, wobei: der Eingangstransistor durch die Gate-Spannung des Abtastschalters angesteuert wird; und die positive Rückkopplungsschleife ferner einen ersten Transistor umfasst, der mit einem Gate des Ausgangstransistors und einem Drain des Eingangstransistors gekoppelt ist, wobei der erste Transistor durch die Gate-Spannung des Abtastschalters angesteuert wird.
Bootstrapped-Schaltkreis nach Anspruch 1 oder 2, wobei die positive Rückkopplungsschleife ferner Folgendes umfasst: einen zusätzlichen Transistor, der mit einem Gate des Ausgangstransistors und einem Drain des Eingangstransistors gekoppelt ist, wobei der zusätzliche Transistor durch ein Taktsignal gesteuert wird, das die positive Rückkopplungsschleife aktiviert.
Verfahren zum beschleunigten Einschalten eines Abtastschalters, das Folgendes umfasst: Ausgeben einer Ausgangsspannung eines Bootstrapped-Spannung-Generators zum Ansteuern des Abtastschalters durch einen Ausgangstransistor einer positiven Rückkopplungsschleife zur Ansteuerung eines Eingangstransistors der positiven Rückkopplungsschleife als positive Rückkopplung und zum Einschalten des Abtastschalters; Ziehen einer Gate-Spannung des Ausgangstransistors auf einen Ein-Spannung-Pegel, um den Ausgangstransistor für eine Zeitdauer einzuschalten, nachdem die positive Rückkopplungsschleife aktiviert wurde; und Beenden des Ziehens der Gate-Spannung nach der Zeitperiode, um die Gate-Spannung wieder auf eine vom Eingangstransistor der positiven Rückkopplungsschleife gelieferte Spannung freizugeben und der positiven Rückkopplungsschleife zu ermöglichen, den Abtastschalter weiter einzuschalten.
Verfahren nach Anspruch 14, wobei: der Abtastschalter ein Spannungseingangssignal empfängt; und die positive Rückkopplungsschleife das Spannungseingangssignal an dem Eingangstransistor empfängt, die durch den Ausgangstransistor ausgegeben wird, und ein erhöhtes Spannungssignal basierend auf dem Spannungseingangssignal als die Ausgangsspannung des Bootstrapped-Spannung-Generators erzeugt, um den Abtastschalter einzuschalten, wenn die positive Rückkopplungsschleife aktiv ist.
Verfahren nach Anspruch 14 oder 15, wobei: Ziehen der Gate-Spannung des Ausgangstransistors Ändern der Gate-Spannung von einem Aus-Spannung-Pegel auf einen Ein-Spannung-Pegel umfasst.
Verfahren nach einem der Ansprüche 14, 15 oder 16, das ferner Folgendes umfasst: Ermöglichen nach der Zeitperiode, dass die positive Rückkopplungsschleife die Gate-Spannung auf einen Spannungspegel eines Spannungseingangssignals bringt, das an den Bootstrapped-Spannungsgenerator und den Abtastschalter geliefert wird.
Verfahren nach einem der Ansprüche 14, 15, 16 oder 17, das ferner Folgendes umfasst: Erfassen einer oder mehrerer Bedingungen, die angegeben, dass die positive Rückkopplungsschleife aktiviert wurde; und Erzeugen eines Steuersignals als Reaktion auf das Erfassen der einen oder der mehreren Bedingungen, wobei das Steuersignal das Ziehen der Gate-Spannung des Ausgangstransistors auslöst.
Einrichtung, die Folgendes umfasst: ein Abtastmittel, das ein abzutastendes Eingangssignal und ein Steuersignal, das das Abtastmittel ein- und ausschaltet, empfängt; ein Mittel zum Erzeugen einer erhöhten Spannung basierend auf dem Eingangssignal; einen Ausgangstransistor zum Ausgeben des Steuersignals; ein Mittel, um das Steuersignal durch einen positiven Rückkopplungsvorgang des Steuersignals auf die erhöhte Spannung zu bringen; und ein Mittel zum Einschalten des Ausgabemittels für eine begrenzte Zeitperiode bei einem Anlaufen des positiven Rückkopplungsvorgangs und nach der begrenzten Zeitperiode den positiven Rückkopplungsvorgang die Gate-Spannung des Ausgangstransistors auf den Spannungspegel des Eingangssignals bringen zu lassen.