TW518831B - Digital to analog converter employing sigma-delta loop and feedback DAC model - Google Patents

Description

518831 A7 ______B7 五、發明說明（/ ) 本發明大致係有關於轉換數位輸入信號至類比輸出信 號。更特定地，本發明係有關於利用一個ΣΔ迴圏以及其它 的數位信號處理技術來增進用於自動化測試設備之工業用 的數位至類比轉換器之效能。 本發明之背景 一項需求通常地出現在自動化測試設備(ATE)之中， 以利用類比波形來激勵一個待測元件（DUT)。在習知的 ATE範例中，測試程式係指定將被施加至一個DUT的類 比波形。測試系統係施加該波形、並且監視由該DUT響應 於該波形所產生之信號。該測試程式係根據來自該DUT之 被監視的信號是否符合預期的、正確的響應達到一個充分 的正確性位準來通過或是失敗。 一般用途的ATE系統較佳的是被配備用於測試涵蓋廣 範圍的頻率之多種類型的裝置。然而，習知的數位至類比 轉換器(DACs) —般係只在有限的頻率範圍上提供高的精確 性。在高頻爲精確的DACs易於在低頻爲不精確的，而在 低頻爲精確的DACs易於在高頻爲不精確的。這些限制已 經引起ATE開發者來提供不同的電路拓撲用於產生涵蓋不 同的頻率範圍之類比波形。例如，一種ATE系統可以利用 一個用於產生低頻信號的電路拓撲、以及另一個用於產生 較高頻信號的電路拓撲。 開發者已經嘗試藉由利用簡單、高速、低解析度的藉 由ΣΔ迴圏所驅動之DACs來克服這些在DAC效能上的限 制。圖1係顯示一種利用一個ΣΔ迴圏的DAC拓撲100之 4 本紙張尺度適用中國國家標準（CNS)A4規^· (210 X 297公爱)' --------------------訂---------線— (請先閱讀背面之注意事項再填寫本頁) 518831 A7 ___B7__ 五、發明說明（i ) 一個例子。如圖1中所不，'—個DAC 116係被配置來從一 個8位元的數位輸入信號產生一個類比輸出信號。該DAC 116係被取樣在一個足夠快的速率下(亦即，至少該奈奎斯 特(Nyquist)速率），以產生一個具有充分的傳真度之輸出信 號，並且一個低通濾波器124係平滑化該DAC 116的輸出 以減少取樣的僞跡(artifacts)。 儘管該DAC只有8位元的解析度之事實，但是該電 路1〇〇之有效的解析度係遠超過8位元，這是由於該Σ△迴 圏的動作之緣故。在該ΣΔ迴圈中，一個具有相當高數値的 解析度(例如，25位元）之數位輸入信號“數位輸入，，係被提 供至一個加法器110的一輸入。該加法器110係從該數位 輸入信號減去一個回授信號以產生一個誤差信號Es。該誤 差信號係接著被饋送至一個迴圏濾波器112。該迴圈濾波 器係助於穩定化該Σ△回授迴圏，並且一般係在時間上積分 該誤差信號(例如，其係累積在不同的樣本上之Es)。一個 量化器114接著係藉由簡單的捨位(truncation)來使得該迴 圏濾波器112的輸出成爲一個8位元的信號。在時間上的 任何瞬間，該誤差信號係代表在該數位輸入信號以及被輸 入至該DAC 116之量化後的信號之間的差値。藉由回授的 動作，該Σ△迴圈係易於驅使該誤差信號至0，使得至該 DAC之8位元的輸入精確地符合(在時間上)該高解析度的 數位輸入信號。於是，來自該DAC 116的輸出信號係複製 該數位輸入信號至一個遠高於該DAC 116的解析度之有效 的解析度位準。 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------I---訂·-------I ---Awi (請先閱讀背面之注意事項再填寫本頁) 518831 A7 _ _ _ _B7__ 五、發明說明（3 ) 因爲該DAC 116固有地具有低解析度，因此其可以被 建構只是來在一個廣範圍的頻率之上以相當高的準確性運 作。因爲它係與一個ΣΔ迴圈結合，因此它也可以達到高的 有效解析度。 儘管有這些優點，吾人已經體認到該DAC本身係仍 然受到超過對於自動化測試設備爲所要的位準之誤差的影 響。這些誤差包含例如是DC誤差、非線性、以及暫態誤 差。儘管該Σ△迴圏大大地增進該DAC的有效解析度，但 其不必然改進該DAC的準確性。因此，仍然需要有多種 DAC拓撲，每種DAC拓撲係用於其本身特定的頻率範圍 〇 所需要的是用於從一個數位輸入信號產生一個類比輸 出信號的單一種拓撲，其係可以在高的有效解析度以及高 準確性之下涵蓋一個廣的頻率範圍。 本發明之槪要 在理解了先前的背景之下，本發明之一目的係爲在一 個廣的頻率範圍之上，利用單一種電路拓撲來從數位輸入 信號產生精確的類比輸出信號。 爲了達到該先前之目的及其它之目的與優點，一種用 於轉換一個數位輸入信號至一個類比輸出信號的電路係包 含一個DAC以及一個Σ△迴圏，該ΣΔ迴圈係在其回授迴圈 中具有一種DAC模型。該ΣΔ迴圏係比較一個高解析度的 數位輸入信號與一個回授信號以產生一個誤差信號，並且 一個迴圏濾波器係處理該誤差信號。該迴圈濾波器的輸出 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂---------線丨—t (請先閲讀背面之注意事項再填寫本頁) 518831 A7 __B7 ___ 五、發明說明（^ ) 係被量化，並且該量化後的信號係被饋送至該DAC。該量 化後的信號係也被饋送至該DAC模型，其係處理該量化後 的信號並且產生該回授信號。響應於所儲存的有關該DAC 之行爲資訊，該DAC模型係調整該回授信號來符合該 DAC響應於該量化後的信號之預期的値。因此，該DAC 模型係有效地模擬該DAC，其係包含預期由該DAC所帶 來的誤差。透過回授的動作，該等預期的誤差係實質上被 降低，因而準確性係被改進。 圖式之簡要說明 本發明另外之目的、優點、以及新穎的特點從考量接 下來的說明以及圖式將會變得明白，其中： 圖1係爲一種利用一個ΣΔ迴圏，用於轉換一個數位輸 入信號至一個類比輸出信號之先前技術的電路之簡化的方 塊圖； 圖2係爲根據本發明之一種用於轉換一個數位輸入信 號至一個類比輸出信號的電路之簡化的方塊圖； 圖3係爲可以根據圖2的電路被使用之一種DAC模 型槪要的圖示； 圖4係爲可以根據圖2的電路被使用之一種逆DAC 模型槪要的圖示； 圖5係爲一種適合用於圖2的電路之雜訊成型的再次 量化器之方塊圖；並且 圖6係爲一種適合用於圖2的電路之迴圈濾波器的方 塊圖。 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂---------線— (請先閱讀背面之注意事項再填寫本頁) 518831 ΚΙ _Β7_ 五、發明說明（t ) 主要部份代表符號之簡要說明 100 DAC拓撲 110加法器 112迴圏濾波器 114量化器 116 DAC 124低通濾波器 200拓撲 210加法器 212迴圈濾波器 214量化器 216 DAC 218逆DAC模型 220加法器 222 DAC模型 224低通濾波器 310查看表 410查看表 610加法器 612暫存器 較佳實施例之說明 槪要 圖2係描繪根據本發明之一種用於從一個數位輸入信 號產生一個類比輸出信號的拓撲200。圖2的拓撲係在許 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------訂---------線— (請先閱讀背面之注意事項再填寫本頁) 518831 A7 -----B7 五、發明說明（A ) 多方面類似於圖1的拓撲。例如，一個數位輸入信號“數位 輸入”係被提供至一個加法器210的輸入。該加法器21〇係 產生一個等於在該數位輸入信號以及一個回授信號之間的 差値之誤差信號。該誤差信號係被饋送至一個迴圏濾波器 212的輸入，並且該迴圈濾波器212的輸出係耦接至一個 量化器214的輸入。一個OAC： 216係轉換該量化後的信號 成爲一個類比柄號’並且一個低通濾波器224係平滑化該 DAC 216的輸出以減少取樣的僞跡。因此，圖2的加法器 210、迴圏濾波器212 '量化器214、DAC 216、以及濾波 器224係在功能上類似於圖1之對應的單元u〇、n2、 114、116、以及 124。 在其它方面，圖2的拓撲係不同於圖1的拓撲。例如 ，圖2係包含一個DAC模型222、一個逆DAC模型218、 以及一個加法器220，其係爲圖1所沒有的。該DAC模型 222係耦接至該量化器214的輸出並且提供該回授信號至 該加法器210。該逆DAC模型係接收該數位輸入信號，並 且產生一個經由該額外的加法器220來加到該迴圏濾波器 的輸出之輸出信號。如同將會在以下更加詳細地討論，這 些與該習知的ΣΔ之DAC拓撲的差異處係提供了顯著的益 處。 吾人已經體認到在利用ΣΔ迴圏的DAC電路中之不精 確性一般而言係起源於在該DACs本身中的不精確性。回 到圖1之習知的拓撲，該量化器114係產生該數位輸入信 號之一個幾乎完美的代表，就和該ΣΔ迴圈的回授可以做成 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------— II----訂·----III» --SAW— (請先閱讀背面之注意事項再填寫本頁) 518831 A7 ____B7 __ -- 五、發明說明（7 ) 的一樣完美。吾人已經發現到誤差主要係起源於該DAC 116產生該量化後的信號之一個有瑕疵的類比代表之事實 〇 然而，該電路100整體欠缺準確性之原因係不只是該 DAC爲不精確的。吾人已經發現到一個更基本的原因是來 自該DAC 116的類比信號並未完全地符合來自該量化器的 回授信號。吾人已經推測出若該類比輸出信號以及該回授 信號先以某種方式來加以相時，則來自該DAC 116的誤差 將變成無關係的，因爲該2△迴圏將易於驅使該DAC至該 正確的輸出。在瞭解此之下，吾人已經做出結論爲該電路 100的誤差可以不只是藉由使得該DAC符合該回授信號( 亦即，藉由使得該DAC完美的），而且也藉由使得該回授 信號符合該DAC而被降低。 爲此目的，圖2的DAC模型222已經被導入該項調 整該回授信號以精確地符合該DAC 216的輸出之意圖。該 DAC模型222具有與該DAC 216相同的輸入(亦即，該量 化器214的輸出），並且理想地產生相同的輸出(只是以數 位形成地）。 該ΣΔ迴圏的動作係確保該DAC 216的輸出精確地等於 由該數位輸入信號所代表之位準，而不論DAC誤差爲何。 如同以圖1的拓撲，該ΣΔ迴圏係驅使該回授信號至一個在 時間上精確地等於該數位輸入信號的値。然而，因爲該回 授信號符合該DAC 216的輸出，該迴圏也驅使該DAC的 輸出精確地爲由該數位輸入信號所代表的値，此使得該 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱) ' -- (請先閱讀背面之注意事項再填寫本頁) i 訂---------線丨L· 518831 A7 __ B7 ______- 五、發明說明（）？） DAC的輸出實質上沒有誤差。 儘管該DAC模型222可以校正由該DAC 216所帶來 的誤差，它所能達到的校正係受限於該Σ△迴圈的頻寬。對 於在該迴圈頻寬之外的頻率而言，該ΣΔ迴圈欠缺足夠的增 益來校正在該回授信號中之誤差、以及因此在該DAC 216 的輸出中之誤差。 該逆DAC模型218以及該加法器220已經被導入到 圖2的電路以校正在高於該迴圈頻寬的頻率下的DAC之誤: 差。如在圖2中所示，該逆DAC模型218係直接注入一個 前饋信號至該量化器214的輸入。該逆DAC模型的輸出係 等於該數位輸入信號，但是被故意地失真以對抗預期之 DAC 216的誤差。例如，若該DAC 216係已知響應於一個 特定的數位輸入，來產生一個稍微過高的輸出位準’則該 逆DAC模型係被配置來產生一個稍微過低的輸出。該降低 的値稍微地降低該量化後的輸入至該DAC 216,因而使得 該DAC在實質上降低的誤差下產生輸出。 除了該DAC 216以及低通濾波器224之外，該整個電 路200較佳的是被施行在單一的場可程式化閘極陣列 (FPGA)之中。或者是，包含該DAC以及低通濾波器之整 個電路200可以被施行在單一的特殊應用積體電路(ASIC) 之中。 DAC模型 圖3係以槪要的型式描繪一種適用於該Σ△的DAC電 路200之DAC模型220的一個例子。在圖3所示的例子中 11 ， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------·--------訂---------線！_ (請先閱讀背面之注意事項再填寫本頁) 518831 A7 _____B7_ ____ 五、發明說明（） ，該DAC模型220係由一個簡單的查看表310所組成。該 查看表310較佳的是對於該DAC 216的每個輸入碼係具有 一個不同的位址。例如，假設該DAC 216具有16位元的 解析度，該查看表310較佳的是具有範圍從〇至65,535(亦 即，216-1)的位址。對於該DAC 216的每個輸入碼，該查 看表310較佳的是儲存一個對應於該DAC 216響應於該輸 入碼之預期的輸出之値。 由於各種的DAC誤差，該DAC 216 —般係產生不是 均勻分布的輸出位準。該等輸出位準典型地係從其理想的 1個LSB(最低有效位元)之間隔偏離1個LSB的分數，並 且有時偏離超過1個LSB。爲了精確地模擬該DAC 116的 行爲，該DAC模型222較佳的是提供具有解析度遠大於該 DAC本身的解析度之輸出値。在該較佳實施例中，被儲存 在該DAC模型中之値係具有25位元的解析度，以精確地 解析一個16位元的DAC之LSB。 被儲存在該DAC模型中之値較佳的是範圍從〇至225-1(33,554,431)，並且對應於範圍從0至216-1(65,535)之16 位元的DAC碼。這些25位元的値可以被視爲包括一個涵 蓋與該DAC碼相同的範圍之16位元的部分，加上一個代 表該DAC模型施加至該DAC 216的每個LSB之解析度的 9位元之分數的部分。 因爲在該DAC輸出中之誤差可能是正的或是負的， 一個超過該25位兀的範圍之小的額外範圍(未顯示)較佳的 是被提供，其係容許該DAC模型來產生稍微小於〇以及稍 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公ϋ " " -------------up·-------訂---------線--AW1 (請先閱讀背面之注意事項再填寫本頁) 518831 A7 ______ B7 __ _ --國__ 五、發明說明（f ) 微大於最大的範圍之値。或者是，該DAC模型的25位元 的範圍之部分可以專門用於代表負數，因而該DAC的範圍 之最上面的部分可以被削減。 該DAC模型並不限於是一個簡單的查看表。例如， 該DAC模型可以被配備有處理功能用於根據該DAC 216 的一種數學模型來計算模擬的値。該DAC模型也可以被配 備有額外的記憶體用於儲存DAC先前的狀態。藉由針對於 目前的狀態以及先前的狀態，該DAC模型可以預測並且模 擬該DAC 216的暫態誤差。 被儲存在該DAC模型中之資料較佳的是源自於該電 路200所利用之特定的DAC 216。較佳的是，一種校準程 序係在運作時間被執行，並且有關該DAC的行爲資訊係自 動地被量測且被儲存在該DAC模型220之中。該校準程序 較佳的是在定期的基礎上、或是經要求地被執行以確保高 準確性，而不管該DAC的特性在時間以及溫度上之漂移爲 何。或者是，行爲資訊可以在過去的特性描述期間從該 DAC 216被取出並且永久地被儲存在一個該DAC模型可使 用的非揮發性的記憶體之中。 吾人已經體認到該DAC 216的行爲係高度地依據 DAC被取樣的速率而定。因此，該DAC 216較佳的是被運 作在一個固定的取樣速率下，並且該校準程序較佳的是被 執行在此固定的取樣速率之下。若使用者希望程式化利用 到一個可變的取樣速率之電路2〇〇，較佳的是一個習知的 取樣速率轉換器被包含來在該可變的取樣速率被施加至該 13 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） (請先閱讀背面之注意事項再填寫本頁) i - I · I I I I ! I 1 * — — — — — — — — I I — — — — 1— — — — — — — — — — — — — — — — · 518831 A7 ---- B7___ 五、發明說明（W ) ΣΔ的DAC電路200之前，轉換該可變的取樣速率至一個 固定的取樣速率。 逆DAC樽型 圖4係描繪一種適用於該Σ△的DAC電路200之逆 DAC模型218的一個例子。如同該DAC模型222，在圖4 中所示的逆DAC模型係由一個簡單的查看表410所組成。 該查看表410具有一個位址範圍對應於該數位輸入信號“數 位輸入”的範圍。例如，該逆DAC模型218較佳的是提供 225個不同的位址，該數位輸入信號之每個可能的値係對應 一個位址，該位址較佳的是25個位元。 對於每個位址，該逆DAC模型218係儲存一個大約 等於該數位輸入信號的値，但是被失真來針對在該DAC 216中之誤差。例如，若該DAC 216被預期產生一個稍微 低的輸出信號，則該逆DAC模型將會提供一個稍微高的値 。該DAC 216接著回應於該稍微高的値以產生一個對於此 輸入之DAC的誤差而被校正之輸出信號。 如同該DAC模型222，該逆DAC模型218可以是任 意複雜的，以針對一個寬範圍的靜態與動態兩者的DAC行 爲。因此，該逆DAC不應該被視爲限於一個簡單的查看表 。例如，該逆模型可以被配備有處理能力來提供在作 業中的計算。這些計算可以被使用來根據描述該DAC 216 的行爲之數學函數以失真該逆DAC模型的輸出。此外，該 逆DAC模型可以被配備有額外的記億體以針對該DAC 216 先前的狀態，並且因此對於預期的暫態誤差提供校正。 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -· ϋ n n n n n n 一 s，fl n n n n n n n I n 518831 A7 _____B7___ 五、發明說明（Q ) 對於該逆DAC模型218的行爲資訊較佳的是在運作 時間利用一種自動化校準程序而被取得，該自動化校準程 序係量測將被使用之實際的DAC 216之行爲特性，並且儲 存這些特性在一個記憶體之中。或者是，該行爲資訊可以 在過去的特性描述期間從該DAC 216被取出並且永久地被 儲存在一個該逆DAC模型可使用的非揮發性的記憶體之中 〇 量化器 圖5係描繪適用於圖2之ΣΔ的DAC電路之量化器214 的一個例子。相對於圖1之簡單的捨位量化器114，圖5 的量化器較佳的是一個雜訊成型的再次量化器或是“雜訊成 型器”。 如同已知的，雜訊成型器係被使用來在不犧牲信號傳 真度之下，轉換相當高解析度的數位信號至相當低解析度 的數位信號。透過雜訊成型，捨位誤差係被儲存，並且接 著被加至隨後的樣本、或是從隨後的樣本中減去。其淨效 果係爲重新分配一個再次被量化的信號之雜訊頻譜，從一 個相當平的特性至一個在所專注的頻率具有大大減少的雜 訊，而在更高的頻率則具有增加的雜訊之特性。該更高的 .頻率之雜訊一般而言可以被濾除，而留下具有整體雜訊爲 遠低於沒有提供雜訊成型的整體雜訊之信號。 雜訊成型至該DAC 216的輸入係容許該電路200受惠 於來自該逆DAC模型218的値之高解析度。因爲該雜訊成 型器214有效地增加解析度藉由分佈量化誤差在許多樣本 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注音J事項再填寫本頁) --------訂-------- !線-Φ---------------------- 518831 五、發明說明⑴） 之上，該雜訊成型器係容許來自該逆DAC模型218之較高 的解析度位元影響該DAC 216的輸出。因此，該雜訊成型 器係藉由確保來自該逆DAC模型218之高解析度的校正並 非只是被捨去來增進該電路200的準確性。 雜訊成型器是眾所週知，因而該雜訊成型器之特定的 型式對於本發明而言並不重要。然而，吾人已經發現到一 種例如是在圖5中所示之二階的雜訊成型器係提供了充足 的效能，而無增加顯著的複雜性。帶有改良的效能之較高 階的雜訊成型器可以被使用，但是也在複雜性上帶來相當 的增加。 儘管該雜訊成型的再次量化器係改良了該電路200的 效能，但是它對於本發明而言並不是完全必要的，因爲它 只影響到該電路200對於在該Σ△迴圈的頻寬之外的頻率之 效能。 g圏濾波器 圖6係描繪適用於圖2之Σ△的DAC電路之迴圏濾波 器212的一個例子。在該迴圏濾波器212中，該誤差信號 Es係被提供至一個加法器610的一個輸入。該誤差信號係 經由該加法器610被加至來自一個暫存器612的輸出之一 個累加後的信號。在一個取樣時脈的每個有效的邊緣之上 ，該暫存器612係被更新來反映該暫存器之先前的內容之 所累加以及該誤差信號目前的値之和。因爲該ΣΔ迴圈的回 授易於驅使該誤差信號至0，因此該暫存器612的輸出易 於歸零校正在一個穩定的値之上。藉由在該取樣時脈的每 16 度適用中國國家標準（CNS)A4規格（210 X 297公爱1 ' (請先閱讀背面之注意事項再填寫本頁) - 丨訂 n n I H n n n n n n n n 518831 A7 __B7_____ 五、發明說明（W ) 個邊緣上累加該誤差信號，該迴圏濾波器212係以一種類 似於類比積分器的方式表現行爲，其係在時間上積分該誤 差信號。 優點 從先前的說明，明顯可知的是根據本發明之Σ△的DAC 電路200可以達到明顯大於圖1之習知的拓撲之準確性。 因爲DAC的誤差係有效地被補償，價錢相當低廉的DACs 可以被使用來在一個寬的頻率範圍之上提供精確的效能。 單一拓撲可以被使用來涵蓋一個廣的頻率範圍，該頻率範 圍在從前係需要多個拓撲。因此，本發明降低ATE系統的 成本並且較先前技術佔有較少的空間。 替代例 除了上述的較佳實施例以及變化之外，其它的實施例 以及變化也可以達成。. 例如，該迴圏濾波器212已經在以上被描述爲一個簡 單的數位累加器。然而，這只是一個例子。多個累加器也 可以被串聯來有效地達成多個對於該誤差信號之積分。也 可以對於該迴圏濾波器212做成其它的調整以增進穩定性 以及迴圏效能。 如上所述的，該ΣΔ的DAC電路200較佳的是運作在 一個固定的取樣速率下。或者是，該電路200可以被設置 有不同的取樣速率之選擇性，因而不同的資訊可以被儲存 在該DAC模型222以及逆DAC模型218之中’以在每個 不同的取樣速率下對於DAC的行爲提供精確的校正。作爲 π 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

· I I — II 線丨鲁 518831 A7 _____B7____ 五、發明說明（K ) 仍是另一種替代例，該DAC 216可以被操作在可變的取樣 速率下，其中一組行爲資訊係在不同的取樣速率下提供充 足的（雖然不是最佳的)效能。 該Σ△的DAC電路200在以上被描述爲包含一個DAC 模型222以及一個逆DAC模型218兩者，其中該逆DAC 模型218係提供在該Σ△迴圏的頻寬之外的校正。若在該迴 圏的頻寬之外的校正是不必要的，則該逆DAC模型218可 以被省略，因而該雜訊成型的再次量化器214可以用一個 簡單的捨位量化器加以取代。吾人也已經發現到當通過該 電路200的管線延遲被降低時，該逆DAC模型218的貢獻 係較不重要的。例如，若在該電路200中之管線延遲的數 目被降至〇，則該DAC模型222將會在DAC誤差被產生 之際，校正所有的DAC誤差。該逆DAC模型218可以因 此被省略，因而該雜訊成型器可以用一個簡單的量化器加 以取代。 此外，在圖中所描繪並且在以上所述之特定的結構係 欲在槪念上的程度下顯示被執行在信號之上的動作以及信 號流程。根據用於實施數位電路之習知的規則以及實務， 實際的硬體實施可能會實質上與所指出的結構不同。 每個這些替代例與變化以及其它的替代例與變化都已 經由發明人所思及，因而係欲落在本發明的範疇之中。因 此，應瞭解的是先前的說明是藉由舉例，並且本發明應該 只被所附的申請專利範圍之精神與範疇所限制。 18 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)

· n l i n n n n ^ J > MW MM Μ·· 騰 ϋ I n 1_1 ϋ n n I

Claims (1)

1. 經濟部智慧財產局員工消費合作社印製 518831 __§_ 六、申請專利範圍 1. 一種用於從一個數位輸入信號產生一個類比輸出信 號之電路，該數位輸入信號係代表該類比輸出信號，該電 路係包括： 一個迴圈濾波器，其係具有一個傳遞響應於在該數位 輸入信號以及一個回授信號之間的差値而變化之一個濾波 後的信號之輸出； 一個DAC’其係具有~個耦接至該迴圏濾波器的輸出 之輸入並且產生一個類比輸出信號；以及 一個DAC模型，其係儲存有關該DAC之複數個行爲 資訊，該DAC模型係具有一個耦接至該迴圈濾波器的輸出 之輸入、響應於該複數個行爲資訊來產生該回授信號、並 且模擬該類比輸出信號。 2·如申請專利範圍第1項所述之電路，其中該回授信 號係包括具有一個解析度大於該DAC的解析度之數位値。 3·如申請專利範圍第2項所述之電路，其中被儲存在 該DAC模型中之複數個行爲資訊係針對該DAC的線性誤 差。 4·如申請專利範圍第2項所述之電路，其中被儲存在 該DAC模型中之複數個行爲資訊係針對該daC的暫態誤 差。 5·如申請專利範圍第2項所述之電路，其中被儲存在 該DAC模型中之複數個行爲資訊係針對該daC之至少一 個先前的狀態。 6·如申請專利範圍第1項所述之電路，其更包括： 1 本紙張尺度適用中國國家標準（CNS)A4規格（21G X 297公爱） " "一 ----I--— — — — —— I I — III » I I I I I I--I I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制取 518831 C8 D8 __ 六、申請專利範圍 一個量化器，其係耦接在該迴圈濾波器的輸出以及該 DAC與DAC模型的輸入之間。 7. 如申請專利範圍第6項所述之電路，其中該量化器 係爲一個雜訊成型的再次量化器。 8. 如申請專利範圍第7項所述之電路，其中該雜訊成 型的再次量化器係具有2的階數。 9. 如申請專利範圍第7項所述之電路，其更包括： 一個逆DAC模型，其係具有一個接收該數位輸入信 號的輸入以及一個輸出，該輸出係提供一個被失真以補償 該DAC的複數個誤差之信號；以及 一個加法器，其係提供該逆DAC模型的輸出以及該 迴圏濾波器的輸出之一個和至該量化器的輸入。 10. 如申請專利範圍第9項所述之電路，其中該逆 DAC模型係儲存影響該類比輸出信號之相反於該DAC的 複數個誤差之數位値，以有效地抵消該DAC的複數個誤差 〇 11. 如申請專利範圍第1項所述之電路，其中該迴圏濾 波器係包含至少一個數位累加器，其係用於成比例於一個 在該數位輸入信號以及回授信號之間的差値之累加後的和 來改變該濾波後的信號。 12. 如申請專利範圍第1項所述之電路，其更包括一個 耦接至該DAC的輸出之低通濾波器。 13. 如申請專利範圍第1項所述之電路，其係以數位電 路來實施之。 2__— 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂---------線--Awi (請先閱讀背面之注意事項再填寫本頁) 518831 § D8 ______ 〜 ---------- " 六、申請專利範圍 I1 2·如申請專利範圍第13項所述之電路，其中該數位 電路係被實施在至少一個fpGa中。 15· —種用於從一個數位輸入信號產生一個類比輸出信 號之方法，該數位輸入信號係代表該類比輸出信號，該方 法係包括： 響應於一個在該數位輸入信號以及一個回授信號之間 的差値來產生一個濾波後的信號； 量化該濾波後的信號； 轉換該量化後的信號成爲該類比輸出信號；並且 賦予該轉換步驟模型以產生該回授信號，其係包含改 變該回授信號以針對由該轉換步驟所帶來的誤差。 16.如申請專利範圍第15項所述之方法，其中該量化 後的信號係具有一個解析度低於該數位輸入信號的解析度 〇 17·如申請專利範圍第16項所述之方法，其中該回授 信號係具有一個解析度大於該量化後的信號之解析度。 18·如申請專利範圍第16項所述之方法，其中該量化 的步驟係包含雜訊成型該濾波後的信號。 19. 如申請專利範圍第18項所述之方法，其更包括： 產生該數位輸入信號之一個失真的版本， 其中該量化步驟係運作在該濾波後的信號以及該數位 輸入信號之失真的版本之一個和之上。 20. 如申請專利範圍第19項所述之方法，其中產生該 失真的數位輸入信號之步驟係包含應用有關該轉換步驟的 (請先閱讀背面之注意事項再填寫本頁) 訂· -線 經濟部智慧財產局員工消費合作社印製 1 ____ 2 ^紙張尺度適用中國國家標準（CNS)A4規格⑽X 297公f 518831 SI _ 六、申請專利範圍 行爲資訊以校正在該轉換步驟中之誤差。 (請先閱讀背面之注意事項再填寫本頁) 21·如申請專利範圍第15項所述之方法，其中該產生 步驟係包含一個累加在時間上不同的瞬間所取之數位輸入 信號以及回授信號之間的差値之和的步驟。 22·如申請專利範圍第15項所述之方法，其中該賦予 模型的步驟係包含應用所儲存之有關該轉換步驟的行爲資 訊來賦予該轉換步驟模型。 23·如申請專利範圍第22項所述之方法，其中該行爲 資訊係包含有關於該轉換步驟的線性之資訊。 24·如申請專利範圍第22項所述之方法，其中該行爲 資訊係包含有關於該轉換步驟的暫態行爲之資訊。 25·如申請專利範圍第22項所述之方法，其中該行爲 資訊係包含有關於藉由該轉換步驟所產生之先前的位準之 資訊。 26.如申請專利範圍第15項所述之方法，其更包括低 通濾波該類比輸出信號。 經濟部智慧財產局員工消費合作社印製 ______4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）