KR100631872B1

KR100631872B1 - 아날로그-디지털 변환기의 비아이에스티 및 비아이에스씨장치

Info

Publication number: KR100631872B1
Application number: KR1020040022376A
Authority: KR
Inventors: 윤홍일; 이경민; 이충근
Original assignee: 윤홍일; 이충근; 이경민
Priority date: 2004-03-31
Filing date: 2004-03-31
Publication date: 2006-10-04
Also published as: KR20050096714A

Abstract

본 발명은 시그마-델터 방식 아날로그-디지털 변환기의 BIST 및 BISC 장치에 관한 것으로서, 시그마-델타 모듈레이터(23)에서 변환된 신호가 디지털필터(25)로 입력되기 전에 직접적으로 테스트 및 조정(test & calibration)을 행한다. 본 발명에 따르면, 소정의 파형을 생성하여 파형신호로써 출력하는 파형 발생기; 상기 파형 발생기에서 출력되는 파형신호를 PCM방식으로 변환하는 시그마-델타 모듈레이터; 상기 변환된 PCM 신호를 사전에 저장되어 있는 정상 파형과 비교하고 분석하는 비교기와, 비교기에서 출력되는 신호를 정상 파형에 매핑한 디코딩 정보를 저장하는 수단과, 이 매핑된 디코딩정보를 참고하여 상기 비교기에서 출력되는 신호를 이진수 데시멀 값으로 변환시키는 프로그램가능한 디코더로 구성되는 프로그램가능한 디지털필터를 포함한다. 상기 파형 발생기는 적어도 두 개의 파형신호를 발생하고, 상기 프로그램가능한 디코더는 제1의 파형신호에 의해 최초에 한번 프로그램되고 나서, 이후의 후속 파형신호가 입력되는 동안 이를 이진수 데시멀값으로 변환시키며, 적절하게 아날로그에서 디지털로 변환된 파형신호 중 하나를 다시 상기 비교기로 피드백하는 것을 특징으로 한다.

BIST, BISC, ADC, 시그마-델타, 아날로그-디지털 변환기

Description

아날로그-디지털 변환기의 비아이에스티 및 비아이에스씨 장치{BIST and BISC apparatus for analog-to-digital converter}

도1a는 종래의 시그마-델타 방식 ADC의 BIST 회로를 나타내는 블록도.

도1b는 종래의 시그마-델타 방식 ADC의 BIST 및 BISC 개념을 개략적으로 나타내는 도면.

도2a는 본 발명에 따른 시그마-델타 방식 ADC의 BIST 및 BISC 개념을 개략적으로 나타내는 도면.

도2b는 본 발명에 따른 시그마-델타 방식 ADC의 BIST 및 BISC 구현예.

본 발명은 아날로그-디지털 변환기에 관한 것으로서, 보다 구체적으로는, 시그마-델터 방식 아날로그-디지털 변환기의 BIST 및 BISC 장치에 관한 것이다.

반도체소자의 자체테스트(BIST, built-in self test)란, 인쇄회로기판(PCB)의 상호연결선 (interconnection)을 테스트하기 위한 기법의 하나로서 IEEE 1149.1 표준인 경계주사(boundary scan)라는 테스트용이화 설계기법(DFT: design for testability)을 의미한다. IEEE-standard 1149.1은 경계주사셀(boundary scan cell)을 소자의 입출력 단자에 연결하여 경계주사 체인을 구성함으로써, 소자의 입출력 단자에서의 제어도와 관측도를 향상시키는 것을 내용으로 하고 있다.

도1a는 Intersil사의 논문[John Kornblum, "Intersil Sigma-Delta Calibration Technique", May 1995]에 공표되어 있는 것으로서, 시그마-델타 방식(sigma-delta) 아날로그-디지털 변환기(ADC)의 BIST 및 BISC(Built-in Self Calibration)를 구현한 예를 나타내고 있다. ADC를 통과한 신호의 디지털 변환값을 점검하고 선형성(linearity)이나 이득(gain)에 문제가 있을 경우 이를 수정하는 역할을 하는 장치들이 디지털필터의 출력 이후 부분에 연결되어 있다.

도1a에서 보는 것과 같이, 시그마-델타 방식 ADC는 시그마-델타 모듈레이터(sigma-delta modulator)와 디지털 10진화 필터(digital filter)의 두 개의 유닛으로 구성되어 있다. 시그마-델타 모듈레이터는 입력된 아날로그값을 PCM(Pulse Coded Modulation) 방식으로 모듈레이션하며, 디지털필터는 이를 이진수의 데시멀(Decimal)값으로 변환시켜 준다.

여기서, 시그마-델타 모듈레이터는 아날로그 회로이기 때문에 제조공정상 발생할 수 있는 내부 정전용량 값 등의 문제에 의해 이득(gain)이나 직선성(linearity)에 문제가 생기기 쉽지만, 디지털필터는 디지털회로이기 때문에 그렇지 않다.

종래에, 시그마-델타 모듈레이터에 문제가 있을 경우에는 도1b와 같이, 시그마-델타 모듈레이터(11) 및 디지털필터(13)를 통과한 신호를 테스트 및 조정(test & calibration)하여 문제를 해결하고 있지만, 이러한 방법은 직접적이지 못하며 신 호의 오버헤드(overhead)가 커질 뿐만 아니라 속도도 느려진다. 또한 오류를 정정하는 것보다는 아예 정정할 필요 없이 PCM-to-Decimal decoding 과정 자체를 프로그램가능하게(programmable) 변환시키는 것이 보다 효율적이고 빠른 방법이 될 수도 있다.

본 발명은 상기한 바와 같은 종래의 시그마-델타 방식 ADC의 BIST 및 BISC를 개선하여, 시그마-델타 모듈레이터에서 변환된 신호가 디지털필터로 입력되기 전에 직접적으로 테스트 및 조정(test & calibration)함으로써 상술한 종래의 문제점을 해결하고자 한다.

<발명의 개요>

본 발명은 도2a에서와 같이, 시그마-델타 모듈레이터(23)에서 변환된 신호가 디지털필터(25)로 입력되기 전에 직접적으로 테스트 및 조정(test & calibration)함으로써 상술한 종래의 문제점을 해결하고자 한다. 이를 위하여, 본 발명에 따르면, 소정의 파형을 생성하여 파형신호로써 출력하는 파형 발생기; 상기 파형 발생기에서 출력되는 파형신호를 PCM방식으로 변환하는 시그마-델타 모듈레이터; 상기 변환된 PCM 신호를 사전에 저장되어 있는 정상 파형과 비교하고 분석하는 비교기와, 비교기에서 출력되는 신호를 정상 파형에 매핑한 디코딩 정보를 저장하는 수단과, 이 매핑된 디코딩정보를 참고하여 상기 비교기에서 출력되는 신호를 이진수 데시멀 값으로 변환시키는 프로그램가능한 디코더로 구성되는 프로그램가능한 디지털 필터를 포함한다. 상기 파형 발생기는 적어도 두 개의 파형신호를 발생하고, 상기 프로그램가능한 디코더는 제1의 파형신호에 의해 최초에 한번 프로그램되고 나서, 이후의 후속 파형신호가 입력되는 동안 이를 이진수 데시멀값으로 변환시키며, 적절하게 아날로그에서 디지털로 변환된 파형신호 중 하나를 다시 상기 비교기로 피드백하는 것을 특징으로 한다.

또한, 본 발명에 따르면 BIST 및 BISC 모드가 시그마-델타 변환기 내에서 전환될 수 있도록 하여, BIST 및 BISC 모드를 동작시킬(enable) 경우에는 램프파 발생기(ramp-signal generator)의 작동과 디지털필터의 프로그래밍 여부를 제어하게 된다. BIST 및 BISC 모드를 선택하지 않은 평상시에는, 시그마-델타 모듈레이터와 프로그램가능한(programmable) 디지털필터만 이네이블되어 평범한 ADC로서 작동을 한다.

<실시예>

이하, 도2b를 참조하여 본 발명의 구체적인 실시예를 설명한다. 이하의 설명에서는 파형 신호로서 램프(ramp)파를 예로 들었지만, 이는 하나의 예시에 불과한 것으로서 본 발명의 기술적 범위는 램프 파형 뿐만 아니라, 삼각파나 기타 변형된 다른 형태의 아날로그 파형도 모두 포함될 수 있다.

도2b 본 발명에 따른 BIST(built-in-self test) 및 BISC(built-in-self calibration) 가 적용된 시그마-델타 아날로그-디지털 컨버터의 블록구성도이다.

램프파 발생기(21)에 대해서는 이미 여러 논문 등에 정교한 램프(ramp) 파형 을 만들어내는 장치가 많이 소개되어 있다. 램프파 발생기(21)는 ramp 파형이 최소 2회 생성하여 만들어지는 톱니파형을 시그마-델타 모듈레이터(23)의 입력으로 보낸다.

시그마-델타 모듈레이터(23)는 입력되는 램프신호를 PCM방식으로 변환하고, 프로그램가능한 디지털필터(25)에서는 입력된 PCM 신호를 이미 갖고 있는 이상적인 값과 비교하여, 이상적인 출력과 현재의 입력을 매핑(mapping)시키는 디코딩(decoding) 정보를 저장시킨다. 이후에 입력되는 신호들은 이 디코딩 방법에 의해 출력으로 변환된다. 이때 작은 이득(gain)이나 잘못된 직선성(linearity)을 정상적인 출력과 매핑시키는 알고리즘이 필요한데, 이 알고리즘의 성능에 의해 본 발명의 calibration 성능도 향상될 수 있다.

이와 같이, 첫 번째 램프 신호에 의해 한번 프로그램된(즉, calibration된) 디코더(251)는 ramp 파형이 입력되는 동안 이를 이진수 decimal값으로 변환시키는 첫 동작을 하게 된다. 이때, 적절하게 아날로그에서 디지털로 변환된 램프 신호 중 하나를 다시 비교기(comparator)(253)로 피드백하여, 이번에는 이상적인 최종디지털값과 한번 더 비교를 하여 이상이 있을 경우 에러를 줄이는 방향으로 다시 매핑된다.

즉, 본 발명에 포함되는 디지털필터(25)는 프로그램가능(programmable)하게 그 동작을 변화시킬 수 있는 장치로서, 입력되는 파형을 정상 파형과 비교하고 분석하여 정상적인 출력에 매핑시킨 후, 이 매핑 방법에 의해 나오는 출력을 정상적인 신호와 또한번 비교하는 일을 한다. 이러한 두 번의 피드백을 통한 테스트와 캘 리브레이션 기법을 통해 ADC는 보다 이상적이고 정교한 변환 작용을 할 수 있게 된다.

한편, 이상의 설명에 있어서, 바로 위 단락에서 설명한 절차 중 가장 마지막 단계인, 정상적인 디지털값과 비교하는 작업은 테스트작업의 오버헤드 감소를 위하여 생략할 수도 있다.

또한, 상기 실시예는, 정상적인 출력값과 비교하여 그 차이에 해당하는 값 자체를 저장한 후, 이 값과 입력신호를 가산기(adder)를 통해 출력하는 방식으로도 변형 가능하며, 이 또한 프로그램가능한 방법이기 때문에 본 발명의 기술적 범위에 포함된다. 이는 단지 구현 방법에서의 차이이기 때문이다.

본 발명에 따르면, 디지털 이진값을 검사하지 않고 시그마-델타 모듈레이터를 통과한 신호 자체를 직접 검사하기 때문에, 오버헤드를 줄이고 속도를 더 빠르게 하는 효과가 있다. 또한, 두 번 피드백하는 방법에 의하면 첫 번째에서 프로그래밍 과정에서 발생할 수 있는 예상치 못한 오류를 보정할 수도 있고, 한 번 피드백하는 방법에 비해 BISC성능 자체도 더 향상시킬 수 있다. 본 발명에 있어서, 알고리즘의 성능에 따라서는 보다 더 심각한 결함이 있는 모듈레이터라도 정상 작동하게 만드는 것이 가능하기 때문에 제조공정에서 모듈레이터 칩의 수율이 높아지는 경제적 효과를 얻을 수 있다. 특히, 정확한 값의 변환보다는 이득(gain)이나 직선성(linearity) 향상이 중요시 되는 음향기기에서 보다 이상적인 출력을 갖는 ADC로 작동할 수 있게끔 할 수 있다. 또한, 본 발명의 디지털필터는 프로그램가능(programmable)하기 때문에 모듈레이터를 다시 설계하지 않아도 쉽게 다른 기능을 하도록 할 수 있다.

Claims

소정의 파형을 생성하여 파형신호로써 출력하는 파형 발생기,

상기 파형 발생기에서 출력되는 파형신호를 PCM방식으로 변환하는 시그마-델타 모듈레이터,

상기 변환된 PCM 신호를 사전에 저장되어 있는 정상 파형과 비교하고 분석하는 비교기와, 비교기에서 출력되는 신호를 정상 파형에 매핑한 디코딩 정보를 저장하는 수단과, 이 매핑된 디코딩정보를 참고하여 상기 비교기에서 출력되는 신호를 이진수 데시멀 값으로 변환시키는 프로그램가능한 디코더로 구성되는 프로그램가능한 디지털필터를 포함하되,

상기 파형 발생기는 적어도 두 개의 파형신호를 발생하고,

상기 프로그램가능한 디코더는 제1의 파형신호에 의해 최초에 한번 프로그램되고 나서, 이후의 후속 파형신호가 입력되는 동안 이를 이진수 데시멀값으로 변환시키며, 적절하게 아날로그에서 디지털로 변환된 파형신호 중 하나를 다시 상기 비교기로 피드백하는 것을 특징으로 하는, 아날로그-디지털 변환기의 BIST 및 BISC 장치.
제1항에 있어서, 상기 프로그램가능한 디지털필터에서

상기 비교기로 피드백되어 비교기로부터 출력되는 신호를 정상적인 디지털값과 한번 더 비교를 하여 이상이 있을 경우 에러를 줄이는 방향으로 매핑정보를 수 정하는 것을 특징으로 하는, 아날로그-디지털 변환기의 BIST 및 BISC 장치.
제2항에 있어서,

정상적인 출력 값과 비교하여 그 차이에 해당하는 값 자체를 저장한 후, 이 값과 입력을 가산하여 출력하는 가산기가 추가로 포함되는, 아날로그-디지털 변환기의 BIST 및 BISC 장치.
제1~3항 중 어느 한 항에 있어서, 상기 파형 발생기에서 발생되는 파형 신호는, 램프파형, 삼각파형, 및 기타 아날로그 파형 중의 어느 하나인 것을 특징으로 하는, 아날로그-디지털 변환기의 BIST 및 BISC 장치.