KR100834553B1 - 하드웨어 오버헤드를 줄이기 위한 아날로그 디지털변환기의 내장형 자체 테스트 장치 및 방법 - Google Patents

Abstract

본 발명은 테스트 시간을 짧게 하면서도, 기존의 방법보다 하드웨어 오버헤드를 줄인 아날로그디지털 변환기(ADC)에 대한 내장된 자체 테스트 방법(BIST: Built-in Self-test)에 관한 것이다. 본 발명에 따르면, 램프신호를 테스트 신호로 사용함으로써 저장해야 하는 레프런스값을 하나로 할 수 있다. ADC의 정적 파라미터인 옵셋, 이득, DNL, INL을 히스토그램 방법을 이용하여 계산하는 식을 제시하였고 이 식들의 연관성을 이용하여 하드웨어 오버헤드를 줄일 수 있었다. 정적 파라미터들을 계산하기 위해

와

을 계산하는 구조가 필요한데, 이것을 위해 하나의 카운터 및 다운카운터를 사용하였다. 두개의 카운터를 통해 간단하게 정적 파라미터를 계산함으로써 하드웨어 오버헤드를 기존의 방법들보다 줄일 수가 있다.

ADC BIST, Analog to digital converter, Built-in self-test, analog testing

Description

하드웨어 오버헤드를 줄이기 위한 아날로그 디지털 변환기의 내장형 자체 테스트 장치 및 방법{Histogram based ADC BIST for hardware overhead optimization}

도 1은 히스토그램 방법을 이용한 BIST 기법의 개념도.

도 2는 본 발명에 따른 ADC BIST 장치의 블록 다이어그램.

도 3은 도 2의 결과분석기의 내부 구성도.

도 4는 본 발명의 장치에 사용된 테스트 신호의 파형도.

도 5는 도 4의 테스트 신호를 사용하였을 경우의 무고장 ADC의 출력 분포도.

도 8은 옵셋 에러를 나타내는 그래프.

도 9은 이득 에러를 나타내는 그래프

도 10은 비직선성(Non-linearity) 에러를 나타내는 그래프.

본 발명은 아날로그디지털 변환기(ADC)의 정적 파라미터에 대한 고장을 테스트하기 위한 내장된 자체테스트 기법(BIST: built-in self-test)에 관한 것이다. 보다 구체적으로 본 발명은 테스트 시간을 짧게 하면서도 기존의 방법보다 하드웨 어 오버헤드를 줄인 ADC의 BIST 장치 및 방법에 관한 것이다.

대부분의 시스템에 적용되는 혼성 신호 회로로서 ADC(아날로그 디지털 변환기)가 있으며, 이에 대한 내장된 자체 테스트 방법(BIST)이 활발히 연구되고 있다. ADC에 대한 내장된 자체 테스트 방법에는 이득(gain), 옵셋(offset), DNL(Differential Non-linearity), INL(Integral Non-linearity) 등의 파라미터를 계산하여 고장의 유무를 판단하는 정적 방법과, SNR(Signal-to-Noise Ratio), SINAD(Signal-to-Noise and Distortion), ENOB(Effective Number of Bits) 등의 파라미터를 계산하는 동적 방법이 있다.

정적 방법 중 가장 많이 사용되는 방법은 히스토그램 방법이다. 히스토그램 방법을 이용한 BIST의 구성을 도 1에 나타내었다. 히스토그램 방법을 이용한 BIST는 ADC(10)의 입력에 신호발생기에서 발생한 소정의 테스트 신호(12)를 인가하고, 출력에서 나오는 각 코드에 대한 빈도수를 메모리(14)에 저장하는 방법이다. 저장된 각 코드의 빈도수를 가지고 DSP(16)를 이용하여 ADC의 특성을 계산하여 옵셋, 이득, NL신호를 출력한다.

이와 같은 히스토그램 방법은 통계적으로 만족할 만한 결과를 얻기 위해 많은 샘플이 필요하다. 이로 인하여 테스트 시간이 길어지고 많은 저장 공간이 필요하다는 단점을 갖는다. 이러한 단점들을 해결하고자 몇몇 방법들이 발표되었지만, 하드웨어 오버헤드와 테스트 시간을 동시에 줄이기 위한 방안이 필요하다. 기존의 방법에서는 ADC의 옵셋, 이득, INL, DNL의 계산을 위한 하드웨어를 공유함으로써 기존의 방법에 비해 하드웨어 오버헤드를 감소시켰다. 그러나 파라미터들을 한 번 에 계산하지 못하고 순차적으로 계산하기 때문에 테스트 시간은 기존의 방법보다 4배 증가하게 된다.

이 밖에 다른 기존의 방법에서는 각 파라미터들을 계산하도록 하는 모듈을 따로 두는 것이 있어서, 테스트 시간을 크게 감소시켰으나 이 경우에는 하드웨어 오버헤드가 증가하는 결과를 얻었다.

이상의 기재 내용을 정리하면, ADC를 테스트하기 위한 히스토그램 방법은 ADC의 offset, gain, DNL (Differential non-linearity) 및 INL (Integral non-linearity) 같은 정적 파라미터들을 계산하는 방법으로 많이 사용된다. 히스토그램 방법은 ADC의 출력 값의 출현 빈도를 가지고 정적 파라미터를 계산하기 때문에 출력 값의 샘플링 수가 많을수록 정확한 결과를 얻을 수 있다. 그러나 ADC 출력 값의 출현 빈도를 저장하기 위해서는 고용량의 레지스터가 필요하며, 상기 4가지의 정적 파라미터를 계산하기 위해서는 4개의 고용량 레지스터가 필요하게 된다. 이러한 하드웨어 오버헤드 문제는 BIST에 적용하기 어려운 문제를 가져온다. 이러한 문제 해결을 위해 하드웨어 오버헤드를 줄이기 위한 방법으로 BIST 자원을 재사용하여, 각 파라미터를 차례로 계산하는 방법이 있다. 하지만 이 방법은 테스트 시간을 기존보다 4배가 증가하는 단점을 갖는다.

이에 본 발명자는, 테스트 시간을 감소시키지 않으면서도 하드웨어 오버헤드를 감소시키도록 하는 BIST 구조를 제안한다. 정적 파라미터들의 상관관계를 계산하여, 하나의 다운카운터와 하나의 업다운카운터를 사용하여 옵셋, 이득, DNL, INL 을 계산하는 구조를 제안하였다. 각 파라미터들을 병렬적으로 계산하기 때문에 테스트 시간의 감소를 가져오며, 두 개의 카운터를 통해 간단하게 정적 파라미터를 계산함으로써 하드웨어 오버헤드를 기존의 방법들보다 줄일 수가 있었다.

본 발명의 목적은 ADC의 정적 파라미터를 계산할 수 있는 기존의 BIST 방법들에 비해 하드웨어 오버헤드를 줄이며 테스트 시간을 감소할 수 있는 BIST 방법 및 장치를 제공하는 것이다.

상기 목적을 달성하기 위해, 본 발명의 BIST 장치 및 방법의 개발을 위해 ADC의 정적 파라미터들의 상관관계를 분석하고, 이 정적 파라미터를 검출하기 위한 두 개의 카운터를 사용하였다. 구체적으로, ADC의 정적 파라미터들을 분석하였고, 이를 토대로 각 파라미터들에 대한 검출기를 따로 두지 않아도 각 파라미터들에 대한 에러를 검출할 수 있도록 하드웨어를 제안하였으며, 이를 통해 테스트 시간이 짧으면서도 하드웨어 오버헤드를 감소시킬 수 있도록 하였다. 우선, 본 발명에 따른 BIST 장치 및 방법의 개념을 설명한다.

본 발명에 따른, 아날로그 디지털 변환기(ADC)를 테스트하기 위한 BIST 장치는

상기 ADC의 입력에 인가할 테스트 신호를 생성하는 신호생성기와

상기 신호생성기에서 생성된 신호가 최대 전압까지 도달했을 때 테스트 종료 신호(Test end)를 출력하는 비교기와

ADC의 출력을 분석하여 옵셋, 이득, NL값을 출력하는 결과분석기로 구성된 다.

상기 결과분석기는 ADC(10) 출력의 LSB를 통해 트랜지션(천이) 발생을 검출하는 트랜지션 검출기와, 상기 트랜지션 검출기에서 출력되는 트랜지션 신호를 카운트하는 카운터 수단을 포함한다.

여기서, 상기 트랜지션 검출기는 ADC출력의 LSB 신호가 입력되는 제1플립플롭과, 이 제1플립플롭의 출력신호와 상기 제1플립플롭의 입력신호에서 분기된 신호가 입력되는 XOR 게이트와, 이 XOR 게이트의 출력신호가 입력되는 제2플립플롭으로 구성된다. 트랜지션 검출기는 한 클록 이전의 ADC의 LSB와 현재의 LSB를 비교하여 그 값이 다르면 '1'의 신호를 출력하는 작용을 한다.

또한, 상기 카운터 수단은 ADC의 출력값에 트랜지션(천이)이 발생할 때까지 업카운팅을 하여, i번째 코드의 빈도수 H(i)를 저장하는 카운터와, 트랜지션이 발생할 때마다 상기 카운터에 저장되어 있는 H(i)와 레프런스값 H_ideal를 비교하여 옵셋 및 DNL 에러를 검출하는 제1비교기와, 상기 ADC(10)의 출력 코드가 바뀔 때마다 최상위 비트만을 셋(set)시켜 다운카운팅을 하고, 다운카운터에 저장되어 있는 값에서 H(i)를 제하는 다운카운터와, 다운카운터에 저장된 값을 ADC의 LSB의 트랜지션이 발생할 때마다 레프런스값과 비교하여 이득 및 INL 에러를 검출하는 제2비교기를 포함할 수 있다.

한편, 본 발명의 다른 측면에 따른, 아날로그 디지털 변환기(ADC)를 테스트하기 위한 BIST 방법은

테스트신호를 생성하는 단계,

이 테스트신호가 최대 전압까지 도달하는지 체크하여, 아직 최대 전압에 도달하지 않았으면 ADC의 입력에 상기 테스트신호를 인가하는 단계,

ADC에서 출력되는 신호를 분석하여, 옵셋, 이득, NL(DNL 및 INL)값을 출력하는 단계를 포함하여 구성된다.

여기서, 상기 ADC 출력 신호를 분석하는 단계는

1) ADC 출력의 LSB를 통해 트랜지션(천이) 발생을 검출하는 트랜지션 검출단계,

2) ADC(10)의 출력값에 트랜지션(천이)이 발생할 때까지 업카운팅을 하여, i번째 코드의 빈도수 H(i)를 저장하는 단계,

3) 트랜지션이 발생할 때마다 상기 저장되어 있는 H(i)와 레프런스값 H_ideal를 비교하여 옵셋 및 DNL 에러를 검출하는 단계,

4) 상기 2) 및 3) 단계와 병행하여, ADC(10)의 출력 코드가 바뀔 때마다 최상위 비트만을 셋(set)시켜 다운카운팅을 하고, 현재 저장되어 있는 값에서 H(i)를 빼어 저장하는 단계(여기서, 최상위 비트만을 셋(set)시켜 다운카운팅할 때 카운터에 H_ideal+α만큼의 값이 증가한다고 표시할 수 있고, 여기서 H(i)를 뺀 값은 (H_ideal+α)-H(i)와 같이 표시할 수 있음),

5) 상기 저장된 값 (H_ideal+α)-H(i)는 ADC(10)의 LSB의 트랜지션이 발생할 때마다 레프런스값과 비교하여 이득 및 INL 에러를 검출하는 단계를 포함할 수 있다.

여기서, 상기 2) 단계는, 한 클록 이전의 ADC의 LSB와 현재의 LSB를 비교하여 그 값이 다르면 '1'의 신호를 출력하는 단계를 포함한다.

이상의 본 발명의 방법은 실제로 컴퓨터 프로그램으로써 구현 가능하며, 이 경우에 이 프로그램을 기록한 컴퓨터 기록매체도 또한 본 발명의 기술적 범위에 포함된다.

본 발명에서, 테스트신호로서 생성하는 신호는 램프신호인 것이 바람직하나, 반드시 이에 한정되는 것은 아니다.

이하, 도면을 참조하여 본 발명에 따른 ADC BIST 장치 및 방법의 구체적인 실시예를 설명한다.

도 2는 본 발명에 따른 ADC BIST 장치의 블록 다이어그램이다. 본 발명에 따른 BIST 장치의 일실시예는 테스트 신호를 생성하는 램프신호(ramp signal) 생성기(20)와 아날로그디지털 변환기(ADC)(10)의 출력을 분석하는 결과분석기(30), 그리고 램프신호 생성기(20)가 A라는 최대 전압까지 도달했을 때 테스트 종료 신호(Test end)를 보내는 비교기(40)로 구성된다.

결과분석기(30)에는,

와 이의 누적값인

을 계산하여 저장하도록 두 개의 카운터가 사용되었다. 결과분석기의 구조(30)는 도 3에 나타내었다. 결과분석기(30)는 ADC(10) 출력의 LSB를 통해 트랜지션(천이) 발생을 검출하는 트랜지션 검출기(310)와 카운터(320) 그리고 다운카운터(330)로 구성된다. 트랜지션 검출기(310)는 두 개의 플립플롭(F/F)과 하나의 XOR 게이트로 구성되며, 한 클록 이전의 ADC의 LSB와 현재의 LSB를 비교하여 그 값이 다르면 '1'의 신호를 카운터(320)와 비교기(325)에 보낸다. 카운터(320)는 ADC(10)의 출력값에 트랜지션(천이)이 발생할 때까지 업카운팅을 하여, i번째 코드의 빈도수 H(i)를 저장한다. 트랜지션이 발생할 때마다 카운터(320)에 저장되어 있는 H(i)와 레프런스값 H_ideal를 비교하여 옵셋 및 DNL 에러를 검출한다. 다운카운터(330)는 ADC(10)의 출력 코드가 바뀔 때마다 최상위 비트만을 셋(set)시키며, 다운카운팅을 통해 카운터(320)에 저장되어 있는 값에서 H(i)를 뺀다. 최상위 비트만을 set할 때 카운터에 H_ideal+α만큼의 값이 증가한다고 하면, 다운카운터(330)는 (H_ideal+α)-H(i)를 누적하여 저장할 수 있다. 다운카운터(330)에 저장된 값은 ADC(10)의 LSB의 트랜지션이 발생할 때마다 비교기(335)에서 레프런스값과 비교되어 이득 및 INL 에러를 검출할 수 있다. 이렇게 함으로써 옵셋, 이득, DNL 및 INL 에러 검출부를 뺄셈기 없이 구현함으로써 하드웨어 오버헤드를 줄일 수 있다.

ADC에 인가하는 테스트 신호는 그 크기에 대한 분포를 안다면 램프신호, 삼각파 신호, 사인/코사인 신호 등 어떠한 신호든지 사용할 수 있지만, 본 발명의 일실시예에서는 도 4와 같은 램프신호를 사용하였다. 도 4에서 A는 램프신호의 크기(전압)를 의미하며, FS는 ADC가 변환할 수 있는 입력 신호의 범위를 의미한다. 본 발명의 BIST에 따르면 하나의 테스트 신호 주기 동안 테스트를 하므로 테스트 시간이 짧다는 장점을 갖는다. A와 FS를 같게 맞춰줌으로써 도 5와 같은 ADC의 균일한 출력 분포를 얻을 수 있다. 도 5에서 가로축은 ADC의 출력 코드(code)이며, 세로축은 코드의 빈도수(code count)를 의미한다.

램프신호를 사용함으로써 얻을 수 있는 장점은 고장인지 무고장인지 확인하 는 레프런스값을 하나로 만들 수 있기 때문에 레프런스값에 대한 하드웨어 오버헤드를 줄일 수 있다는 것이다. 히스토그램을 사용한 기존의 방법들은 옵셋, 이득, INL, DNL과 같은 파라미터들을 각각 따로 계산하였기 때문에 하드웨어 오버헤드가 일어난다는 단점이 있었다. 하지만 본 발명에 따르면 옵셋과 DNL, 이득과 INL은 연관성을 갖기 때문에, 연관성을 통해 내장된 자체 테스트 기법의 하드웨어를 줄일 수 있다.

도 6은 본 발명에 따른 방법의 개략적 구성을 나타내는 흐름도이다. 도 2의 하드웨어 구성을 참조하여 그 프로세스를 살펴본다.

우선, 테스트 신호를 생성하는 램프신호(ramp signal)를 생성한다(102). 이 램프신호가 최대 전압까지 도달하는지 체크하여(104), 도달하였다면 이로써 프로세스를 종료하고, 아직 최대 전압에 도달하지 않았으면 테스트대상인 ADC의 입력에 상기 램프신호를 인가한다(106)(도 2 참조). 그리고 ADC에서 출력되는 디지털신호를 분석하여(108), 옵셋, 이득, NL(DNL 및 INL)값을 출력한다(110).

도 7은 도 6의 ADC 출력 분석 단계(108)의 세부 프로세스를 나타낸다. 도 3의 하드웨어 구성도를 참조하여 그 프로세스 흐름을 살펴보면, 우선, ADC 출력의 LSB를 통해 트랜지션(천이) 발생을 검출한다(202). 이 단계는, 도 3에서 보는 것과 같이, 트랜지션 검출기(310)에 의해 이루어지는데, 한 클록 이전의 ADC의 LSB와 현재의 LSB를 비교하여 그 값이 다르면 '1'의 신호를 카운터(320)와 비교기(325)에 보낸다. 다음에, ADC(10)의 출력값에 트랜지션(천이)이 발생할 때까지 업카운팅을 하여, i번째 코드의 빈도수 H(i)를 저장한다(204). 그리고 트랜지션이 발생할 때마 다 상기 저장되어 있는 H(i)와 레프런스값 H_ideal를 비교하여(206) 옵셋 및 DNL 에러를 검출한다(208).

한편, 상기 204 단계와 별도 루트로, ADC 출력의 LSB를 통해 트랜지션(천이) 발생을 검출한 다음에(202), 상기 ADC(10)의 출력 코드가 바뀔 때마다 최상위 비트만을 셋(set)시키고 다운카운팅을 해서, 카운터(320)에 저장되어 있는 값에서 H(i)를 빼어 저장하는 단계가 진행된다(210). 즉, 최상위 비트만을 set할 때 다운카운터에 H_ideal+α만큼의 값이 증가한다고 하면, 다운카운터(330)는 (H_ideal+α)-H(i)를 누적하여 저장할 수 있는 것이다. 그리고, 상기 저장된 값 (H_ideal+α)-H(i)는 ADC(10)의 LSB의 트랜지션이 발생할 때마다 비교기(335)에서 레프런스값과 비교되어(212) 이득 및 INL 에러를 검출한다(214).

이상의 방법은 실제로 컴퓨터 프로그램에 의해 수행가능한데, 이 프로그램을 기록한 컴퓨터 기록매체도 역시 본 발명의 보호범위에 포함된다. 컴퓨터 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다.

옵셋 에러는 실제 ADC의 트랜스퍼 커브와 이상적인 경우의 트랜스퍼 커브와의 차이로 정의한다. 도 8에 옵셋 에러에 대한 그림을 나타내었다. 도 8의 위 그림 은 ADC의 트랜스퍼 커브를 나타낸 것이다. 가로축은 아날로그 입력을 가리키며, 세로축은 디지털 출력을 나타낸다. 도 8의 아래 그림은 옵셋 에러가 존재하는 실제의 경우와 이상적인 경우 디지털 출력에 대한 히스토그램을 나타낸 것이다. 옵셋 에러가 존재할 경우 첫 코드에서 더 많은 빈도수가 나오는 것을 확인할 수 있다.

옵셋 에러는 입력에 대한 출력 코드의 빈도수를 가지고 옵셋의 정의에 의해 계산할 수 있다. 옵셋의 계산은 다음과 같이 이루어질 수 있다.

N_T는 총 샘플링수이며, H(i)는 i번째 코드의 샘플링수를 의미한다. H_ideal은 이상적인 경우 코드 하나당의 샘플링수를 의미한다. 위 식을 통하여 옵셋 에러는 (H(0)-H_ideal)을 계산하여 얻을 수 있음을 알 수 있다.

한편, 이득 에러는 트랜스퍼 커브에서 이득, 곧 기울기가 이상적인 경우와 다르게 나타나는 것을 말한다. ADC에 이득 에러가 있을 경우의 트랜스퍼 커브 및 출력의 빈도를 도 9에 나타내었다.

이득 에러는 아래의 수식을 이용하여 계산 할 수 있다.

무고장 ADC의 경우 이득은 1이 되기 때문에 (H(i)- H_ideal)의 누적값은 0이 된다. 누적값이 0이 아니라면 테스트 대상 회로에 이득 에러가 존재함을 알 수 있다.

비직선성(Non-linearity) 에러는 이상적인 ADC의 경우 코드의 변화가 일어나는 구간이 1 LSB(Least Significant Bit)로 일정하다는 사실에 기초한다. DNL은 i번째 코드가 발생하는 이상적인 구간의 길이와 실제 구간의 길이의 차이로 정의한다. INL은 i번째 이전까지의 모든 DNL 에러가 i번째 코드의 변화에 영향을 미치기 때문에 DNL의 합으로 정의한다. 비직선성 에러에 대한 트랜스퍼 커브 및 출력의 빈도를 도 10에 나타내었다. 비직선성 에러의 정의에 따른 계산식은 다음과 같다.

지금까지의 옵셋, 이득, INL, DNL의 수식을 살펴본 바, 각 식은 H(i)-H_ideal에 비례하는 것을 알 수 있다.

따라서 기존의 방법을 따라 각 파라미터를 계산하는 유닛을 두지 않아도 H(i)-H_ideal을 계산하는 모듈만으로도 옵셋, 이득, INL, DNL을 계산할 수 있다. 본 출원에서는 더 정확한 계산을 위해 위해

와

을 계산하여 저장하는 구조를 제안하였다. 따라서 본 발명에 따른 내장된 자체 테스트 장치는 도 2에 나타낸 것과 같이 구성하였다.

우선, 본 발명에 따르면 ADC 테스트에 BIST를 적용하므로 동작 속도로 테스 트할 수 있다. 이 때, 히스토그램을 기반으로 하는 ADC BIST의 경우 그 하드웨어 오버헤드로 인해 실제 적용이 어려웠으나, ADC BIST의 하드웨어 오버헤드를 감소시킴으로써 실제 적용이 가능하다. 또한 테스트 비용의 감소와 함께 전체 회로 비용을 감소시킬 수 있다.

본 발명의 내장된 자체 테스트 기법을 8비트 플래쉬 ADC에 적용하여 실험하였다. ADC 내부의 트랜지스터에 임의적으로 단락(short), 단선(open) 고장을 삽입한 6개의 회로와 플래쉬 ADC의 저항값을 10% 변화시켜 옵셋 에러, 이득 에러, INL 및 DNL 에러가 존재하는 8개의 회로에 대해 실험을 진행하였다. 무고장 회로의 경우 각 코드의 빈도수는 255개가 되도록 램프신호를 인가하였으며 그 결과 모든 회로에 대한 고장을 효율적으로 검출함을 확인하였다.

본 발명의 방법은 기존의 정적 파라미터들을 계산하는 방법들에 대한 하드웨어 오버헤드를 개선한 것이므로 성능 평가보다는 하드웨어 오버헤드 및 테스트 시간에 대한 비교가 더 중요한 지표라 할 수 있다. 기존 방법과 제안된 방법의 비교를 아래 표 1에 나타내었다.

"Hardware Resource Minimization for Histogram-Based ADC BIST"라는 논문에서 제시한 방법의 경우 4개의 정적 파라미터를 순차적으로 계산하는 4개의 페이즈(phase)가 존재한다. 이 때문에 각 페이즈마다 컨트롤 해주는 컨트롤 블록이 존재하며, 테스트 시간이 길다는 단점을 갖는다. "Optimal Schemes for ADC BIST based on Histogram" 논문에서 제시한 방법의 경우는 각 파라미터를 계산하기 위한 4개의 레지스터를 필요로 하기 때문에 하드웨어 오버헤드가 크다는 단점이 있다.

본 발명의 방법은 각 파라미터들을 한 번에 계산하기 때문에 테스트 시간이 짧으며, 기존의 방법들과 달리 연산기를 필요로 하지 않고 두 개의 카운터로 간단하게 정적 파라미터들을 계산할 수 있다. 기존의 Tool에 해당 알고리즘을 이전함으로 수익을 만들 수 있으며, ADC 모듈을 생산하는 업체에 BIST 기술을 이전하여 수익을 창출할 수 있다.

Claims (10)

1. 아날로그 디지털 변환기(ADC)를 테스트하기 위한 BIST 장치로서,

   상기 ADC의 입력에 인가할 테스트 신호를 생성하는 신호생성기와

   상기 신호생성기에서 생성된 신호가 최대 전압까지 도달했을 때 테스트 종료 신호(Test end)를 출력하는 비교기와

   ADC의 출력을 분석하여 옵셋, 이득, NL값을 출력하는 결과분석기를 포함하는, ADC의 BIST 장치.
2. 제1항에 있어서, 상기 결과분석기는

   ADC(10) 출력의 LSB를 통해 트랜지션(천이) 발생을 검출하는 트랜지션 검출기와,

   상기 트랜지션 검출기에서 출력되는 트랜지션 신호를 카운트하는 카운터 수단을 포함하는, ADC의 BIST 장치.
3. 제2항에 있어서, 상기 트랜지션 검출기는

   ADC출력의 LSB 신호가 입력되는 제1플립플롭과, 이 제1플립플롭의 출력신호와 상기 제1플립플롭의 입력신호에서 분기된 신호가 입력되는 XOR 게이트와, 이 XOR 게이트의 출력신호가 입력되는 제2플립플롭으로 구성되어,

   한 클록 이전의 ADC의 LSB와 현재의 LSB를 비교하여 그 값이 다르면 '1'의 신호를 출력하는, ADC의 BIST 장치.
4. 제2항에 있어서, 상기 카운터 수단은

   ADC(10)의 출력값에 트랜지션(천이)이 발생할 때까지 업카운팅을 하여, i번째 코드의 빈도수 H(i)를 저장하는 카운터와,

   트랜지션이 발생할 때마다 상기 카운터에 저장되어 있는 H(i)와 레프런스값 H_ideal를 비교하여 옵셋 및 DNL 에러를 검출하는 제1비교기와,

   상기 ADC(10)의 출력 코드가 바뀔 때마다 최상위 비트만을 셋(set)시켜 다운카운팅을 하고, 다운카운터에 저장되어 있는 값에서 H(i)를 제하는 다운카운터와,

   다운카운터에 저장된 값을 ADC의 LSB의 트랜지션이 발생할 때마다 레프런스값과 비교하여 이득 및 INL 에러를 검출하는 제2비교기를 포함하는 것을 특징으로 하는, ADC의 BIST 장치.
5. 제1항에 있어서, 상기 신호생성기에서는 램프신호를 생성하는 것을 특징으로 하는, ADC의 BIST 장치.
6. 아날로그 디지털 변환기(ADC)를 테스트하기 위한 BIST 방법으로서,

   테스트신호를 생성하는 단계,

   이 테스트신호가 최대 전압까지 도달하는지 체크하여, 아직 최대 전압에 도 달하지 않았으면 ADC의 입력에 상기 테스트신호를 인가하는 단계,

   ADC에서 출력되는 신호를 분석하여, 옵셋, 이득, NL(DNL 및 INL)값을 출력하는 단계를 포함하는, ADC의 BIST 방법.
7. 제6항에 있어서, 상기 ADC 출력 신호를 분석하는 단계는

   1) ADC 출력의 LSB를 통해 트랜지션(천이) 발생을 검출하는 트랜지션 검출단계,

   2) ADC(10)의 출력값에 트랜지션(천이)이 발생할 때까지 업카운팅을 하여, i번째 코드의 빈도수 H(i)를 저장하는 단계,

   3) 트랜지션이 발생할 때마다 상기 저장되어 있는 H(i)와 레프런스값 H_ideal를 비교하여 옵셋 및 DNL 에러를 검출하는 단계,

   4) 상기 2) 및 3) 단계와 병행하여, ADC(10)의 출력 코드가 바뀔 때마다 최상위 비트만을 셋(set)시켜 다운카운팅을 하고, 현재 저장되어 있는 값에서 H(i)를 빼어 저장하는 단계(여기서, 최상위 비트만을 셋(set)시켜 다운카운팅할 때 카운터에 H_ideal+α만큼의 값이 증가한다고 표시할 수 있고, 여기서 H(i)를 뺀 값은 (H_ideal+α)-H(i)와 같이 표시할 수 있음),

   5) 상기 저장된 값 (H_ideal+α)-H(i)는 ADC(10)의 LSB의 트랜지션이 발생할 때마다 레프런스값과 비교하여 이득 및 INL 에러를 검출하는 단계를 포함하는, ADC의 BIST 방법.
8. 제7항에 있어서, 상기 2) 단계는

   한 클록 이전의 ADC의 LSB와 현재의 LSB를 비교하여 그 값이 다르면 '1'의 신호를 출력하는 단계를 포함하는, ADC의 BIST 방법.
9. 제7항에 있어서, 상기 테스트신호 생성단계에서 생성하는 신호는 램프신호인 것을 특징으로 하는, ADC의 BIST 방법.
10. 제6~9항 중 한 항을 구현하는 컴퓨터 프로그램을 수록한 컴퓨터 기록매체.

Images