JP2004147115A - アナログ/デジタル変換器テスト方法、及びその回路 - Google Patents
アナログ/デジタル変換器テスト方法、及びその回路 Download PDFInfo
- Publication number
- JP2004147115A JP2004147115A JP2002310123A JP2002310123A JP2004147115A JP 2004147115 A JP2004147115 A JP 2004147115A JP 2002310123 A JP2002310123 A JP 2002310123A JP 2002310123 A JP2002310123 A JP 2002310123A JP 2004147115 A JP2004147115 A JP 2004147115A
- Authority
- JP
- Japan
- Prior art keywords
- component
- signal
- analog
- digital converter
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【課題】アナログ/デジタル変換器のDC成分に起因する不具合を検出することができるアナログ/デジタル変換器テスト回路を提供する。
【解決手段】信号発生器1にて発生した矩形波信号s1をADC3へ入力してA/D変換後、A/D変換信号s2をDCC5へ入力し、DCC5において、A/D変換信号s2からDC成分4を検出し、該DC成分4を試験装置8へ入力して、試験装置8にてDC成分4と、期待値とが一致するかどうか検査し、一致する場合は合格(PASS)とし、一致しない場合は不合格(FAIL)とする。
【選択図】 図1
【解決手段】信号発生器1にて発生した矩形波信号s1をADC3へ入力してA/D変換後、A/D変換信号s2をDCC5へ入力し、DCC5において、A/D変換信号s2からDC成分4を検出し、該DC成分4を試験装置8へ入力して、試験装置8にてDC成分4と、期待値とが一致するかどうか検査し、一致する場合は合格(PASS)とし、一致しない場合は不合格(FAIL)とする。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、アナログ/デジタル変換器テスト回路、及びその方法に関し、特に、アナログ/デジタル変換器の変換特性のDC成分を検査するものに関する。
【0002】
【従来の技術】
従来のアナログ/デジタル変換器(以下、「ADC」と称す。)のテスト回路としては、例えば特許文献1に示すように、ADCにおいてA/D変換されたデジタルデータを検出して、該デジタルデータにおける微分直線性誤差(DNLエラー)、及び非直線性誤差(INLエラー)を求めることで、ADCの変換特性を検査するものがある。
【0003】
【特許文献1】
特許第2945317号公報
【0004】
以下、図8を用いて、従来のADCテスト回路について説明する。図8は、従来のADCテスト回路の構成を示す図である。
図8に示すように、従来のADCテスト回路は、信号発生器31と、半導体集積回路(以下、「LSI」と称す。)32内にあるADC33、及びテスト回路34と、試験装置35と、からなるものであり、信号発生器31において発生したアナログ(正弦波)信号s30をADC33においてA/D変換し、テスト回路34において、そのA/D変換されたA/D変換信号s31を検査することで、ADC33の非直線性誤差、及び微分直線性誤差を検出し、試験装置35において、上記テスト回路34からの出力値s32がテストパターンの期待値と一致するかどうかを判断し、一致する場合は合格(PASS)と判定し、不一致の場合は不合格(FAIL)と判定するものである。
【0005】
【発明が解決しようとする課題】
ところが、従来のADCテスト回路により合格と判定されたADC33を搭載した半導体集積回路32に、さらなる不具合が発生することがあり、その原因を調査したところ、その不具合は、ADC33のDC成分に起因するものであることが判明した。
【0006】
しかし、従来において、ADC33のDC成分に起因する不具合を検出する手段がなかったため、ADC33のDC成分に起因する不具合を検出することが困難であった。
【0007】
本発明は、上記課題に鑑みてなされたものであって、ADCのDC成分に起因する不具合を検出することのできるアナログ/デジタル変換器テスト回路、及びその方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記課題を解決するために、本発明(請求項1)に係るアナログ/デジタル変換器テスト方法は、入力信号をアナログ/デジタル変換し、アナログ/デジタル変換信号を出力するアナログ/デジタル変換ステップと、上記アナログ/デジタル変換信号からそのDC成分を検出するDC成分検出ステップと、上記検出したDC成分を検査する検査ステップと、を有するものである。
【0009】
また、本発明(請求項2)に係るアナログ/デジタル変換器テスト方法は、請求項1記載のアナログ/デジタル変換器テスト方法において、上記入力信号は、発生させた信号に予めDC成分を付加した信号であって、上記検査ステップにおいて、上記DC成分検出ステップで検出されたDC成分と、上記発生させた信号に付加したDC成分との差が、所定値以上の場合は上記アナログ/デジタル変換ステップまたは上記DC成分検出ステップに不具合があると判定し、上記所定値より小さい場合は上記アナログ/デジタル変換ステップまたは上記DC成分検出ステップに不具合がないと判定するものである。
【0010】
また、本発明(請求項3)に係るアナログ/デジタル変換器テスト方法は、請求項2記載のアナログ/デジタル変換器テスト方法において、上記入力信号に付加するDC成分は、上記DC成分検出ステップにおいて検出されるDC成分の値を正の値にするものである。
【0011】
また、本発明(請求項4)に係るアナログ/デジタル変換器テスト方法は、請求項2記載のアナログ/デジタル変換器テスト方法において、上記入力信号に付加するDC成分は、上記DC成分検出ステップにおいて検出されるDC成分の値を負の値にするものである。
【0012】
また、本発明(請求項5)に係るアナログ/デジタル変換器テスト方法は、請求項2に記載のアナログ/デジタル変換器テスト方法において、上記入力信号は、矩形波信号、正弦波信号、三角波信号、あるいはランプ波信号であるものである。
【0013】
また、本発明(請求項6)に係るアナログ/デジタル変換器テスト回路は、信号を発生させ、該信号のDC成分を予め付加して出力する信号発生器と、上記DC成分が付加された信号をアナログ/デジタル変換し、アナログ/デジタル変換信号を出力するアナログ/デジタル変換器と、上記アナログ/デジタル変換信号からそのDC成分を検出するDC成分検出手段と、上記検出したDC成分と、予め記憶しておいたDC成分の期待値との差が、所定値以上である場合は上記アナログ/デジタル変換器またはDC成分検出手段に不具合があると判定し、該所定値より小さい場合は上記アナログ/デジタル変換器またはDC成分検出手段に不具合がないと判定する試験手段と、を備えるものである。
【0014】
また、本発明(請求項7)に係るアナログ/デジタル変換器テスト回路は、請求項6に記載のアナログ/デジタル変換器テスト回路において、上記信号発生器において発生させた信号は、矩形波信号、正弦波信号、三角波信号、あるいはランプ波信号であるものである。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
本実施の形態1におけるアナログ/デジタル変換器テスト回路(以下、「ADCテスト回路」と称す。)について、図1〜図7を用いて説明する。
【0016】
まず、図1及び図2を用いて、本実施の形態1におけるADCテスト回路の構成について説明する。図1は、本実施の形態1に係るADCテスト回路の構成を示す図であり、図2は、本実施の形態1のADCテスト回路におけるDC成分除去器の詳細な構成を示す図である。
【0017】
図1において、本実施の形態1におけるADCテスト回路は、矩形波信号s1を発生する信号発生器1と、該矩形波信号s1のA/D変換を行い、A/D変換信号s2を出力するADC3、及び該A/D変換信号s2からDC成分4(d3)を検出して除去するDC成分除去器(以下、「DCC」と称す。)5を備えるLSI2と、上記DC成分除去器5において検出されたDC成分4(d3)に基づいて、上記ADC3の変換特性に、DC成分に起因する不具合があるか否かを判定する試験装置8と、からなるものであり、また、上記DCC5は、図2に示すように、A/D変換信号s2からDC成分4(d3)を検出する検出部9と、該DC成分4(d3)をA/D変換信号s2から除去してDC成分除去信号s3を出力する除去部10と、を備えるものである。
【0018】
次に、図3〜図5を参照しながら、上記構成を有するADCテスト回路の動作について説明する。図3は、本実施の形態1におけるADCテスト回路の一連の動作を示すフローチャートであり、図4は、本実施の形態1のADCテスト回路のDCC5に入力されるA/D変換信号、及びDCC5から出力されるDC成分除去信号の信号波形図であり、図5は、本実施の形態1のADDテスト回路の試験装置において比較されるテストパターンを示す図である。
【0019】
まず、信号発生器1から矩形波信号s1を出力する(ステップ20)。なお、本実施の形態1における信号発生器1では、発生させた矩形波信号に、予め、DC成分(d1)を付加した矩形波信号s1を出力するようにする。そして、試験装置8には、信号発生器1において予め付加するDC成分(d1)を、DCC5で検出されるDC成分4(d3)の期待値として、記憶しておく。
【0020】
このようにすれば、予めDC成分(d1)を付加した矩形波信号s1をADC3においてA/D変換した際に、上記ADC3に、DC成分に起因する不具合、例えば、ADC3においてDC成分(d2;|d2|≫0)が発生する不具合が発生している場合、A/D変換信号s2のDC成分は、d1+d2となり、上記DCC5においてA/D変換信号s2のDC成分4(d3)は、d3=d1+d2として検出される。一方、ADC3にDC成分に起因する不具合が発生せず、ADC3において矩形波信号s1が正しくA/D変換された場合は、上述したADC3において発生するDC成分d2≒0となり、DCC5において検出されるDC成分4は、d3≒d1として検出される。
【0021】
つまり、ADC3において矩形波信号s1が正しくA/D変換されればd2≒0であるので、DCC5において、DC成分4(d3)の期待値である、上記信号発生器1で予め付加したDC成分(d1)が検出されることとなり、一方、正しくA/D変換されなければ|d2|≫0であるので、DCC5においてDC成分4(d3=d1+d2)が検出されることとなり、試験装置8において、DCC5において検出されるDC成分4(d3)と、DCC成分の期待値(d1)とを比較すれば、ADC3のDC成分の不具合を容易に検出することができる。
【0022】
また、上記信号発生器1において、矩形波信号に予め付加するDC成分(d1)は、図4に示すように、A/D変換信号s2の中心値BがDCC基準電圧値Aより大きくなるような正の値であるものとする。このようにすれば、DCC5の検出部9において検出されるDC成分4(d3=d1+d2)が常に正の値となり、試験装置8における検査を、テストパターン比較によって、容易に行うことができる。
【0023】
上述のようにして、予めDC成分(d1)が付加された上記矩形波信号s1は、ADC3において、A/D変換信号s2にA/D変換される(ステップ21)。そして、上記ADC3から出力されたA/D変換信号s2は、DCC5に入力され、該DCC5の検出部9において、A/D変換信号s2の中心値BとDCC5の基準電圧値Aとの差分であるDC成分4(d3=d1+d2)(図4参照)を検出した後、上記DCC5の除去部10において、上記A/D変換信号s2から上記DC成分4(d3=d1+d2)を除去したDC成分除去信号s3(図4参照)を出力する(ステップ22)。
【0024】
そして、上記DCC5内の検出部9において検出されたDC成分4(d3)を、試験装置8に出力し、試験装置8において、上記ステップ22において検出されたDC成分4(d3)と、予め試験装置8内に記憶させておいたDC成分の期待値(d1)との差が、所定値より小さいか否かを検査する(ステップ23)。
【0025】
本実施の形態1においては、上述したように、検出されるDC成分4が常に正の値となるようにしたため、テストパターン比較により検査することができる。そして、例えば、図5に示すように、DC成分4が8ビットで表現される場合、試験装置8において、DCC5で検出された8ビットのDC成分4の上位4ビットと、予め試験装置8に記憶しておいたDC成分の期待値の上位4ビットとを比較することで検査する。そして、上記検査において、上位4ビットが一致した場合は、上記ADC3に不具合はないと判断して合格と判定し(ステップ24)、一致しない場合はADC3またはDCC5に不具合があるとして不合格(FAIL)と判定とする(ステップ25)。
【0026】
このように、本実施の形態1では、ADC3から出力されるA/D変換信号s2のDC成分を検出するDCC5を設け、信号発生器1において生成された矩形波信号s1を、ADC3においてA/D変換した後に、DCC5において、A/D変換信号s2の中心値Bと、DCCの基準電圧値Aとの差分であるDC成分4を検出し、試験装置8において、該検出したDC成分4と、予め記憶しておいたDC成分の期待値とを比較するようにしたので、ADC3のDC成分に起因する不具合を複雑なテスト回路等の付加回路なしに、容易に検出することができる。また、信号発生器1において生成した矩形波信号に、予めDC成分(d1)を付加した矩形波信号s1をADC3に入力し、また、試験装置8では、信号発生器1において付加されたDC成分(d1)を期待値として記録しておくようにし、該矩形波信号s1をADC3においてA/D変換させた後、DCC5においてDC成分4(d3=d1+d2)を検出し、試験装置8において、該検出されたDC成分4(d3=d1+d2)と、予め記憶しておいたDC成分の期待値(d1)とを比較するようにしたので、ADC3においてDC成分に起因する不具合が発生する、つまりDC成分d2が発生した場合(|d2|≫0)、DCC5において検出されるDC成分4は、d3=d1+d2≠d1となり、一方、ADC3においてDC成分に起因する不具合が発生しない、つまりDC成分d2が発生しない場合(d2≒0)、d3=d1+d2≒d1となり、試験装置8においてADC3のDC成分に関する不具合を容易に検出することができる。
【0027】
なお、本実施の形態1においては、信号発生器1において、DCC5の検出部9において検出されるDC成分4が常に正の値になるように、予め正の値のDC成分(d1)を付加するようにしたが、図6に示すように、矩形波信号に予め付加するDC成分(d1)が、A/D変換信号s2の中心値BがDCC基準電圧値Aより小さくなるような負の値であるものとし、上記検出部9において検出されるDC成分4が常に負の値になるようにしても、同様の効果が得られる。
【0028】
また、本実施の形態1においては、DCC5の検出部9において、A/D変換信号s2からDC成分4を検出した後、除去部10において、A/D変換信号s2から上記検出したDC成分4を除去するものとしたが(図2参照)、DCC5の構成は図7に示すようなものであってもよい。
【0029】
図7においては、DCC5aの検出部分9aにおいて、DC成分除去信号s3からDC成分を検出した後、除去部10aにおいて、まず上記検出部9aにおいて検出したDC成分の50%をA/D変換信号s2から除去する。そして、上記のようにDC成分除去信号s3から検出したDC成分の50%を除去することを繰り返し、トータルとしてDC成分4を検出して除去するようなものである。なお、上記説明においては検出したDC成分の50%を除去するとしたが、α%(α>0)除去するものであればよい。
【0030】
さらに、本実施の形態1において、信号発生器1で矩形波信号を発生するようにしているのは、複雑なアナログ信号に比べて、矩形波信号が発生させやすく、且つ検査系を簡略化できるためである。また、上記信号発生器1で発生させる信号としては矩形波信号に限るものではなく、正弦波信号、三角波信号またはランプ波信号であっても、上記同様の効果が得られる。
【0031】
さらに、本実施の形態1においては、試験装置8においてDC成分4をテストパターン比較する際、DCC5において検出したDC成分4(8ビットで表現)の上位4ビットを検査したが、DC成分4のビット数mとその検査する上位ビット数nとの関係は、
m ≧ n (m、nは正の整数)
を満たすものであればよい。
【0032】
【発明の効果】
以上のように、本発明の請求項1に記載のアナログ/デジタル変換器テスト方法によれば、入力信号をアナログ/デジタル変換し、アナログ/デジタル変換信号を出力するアナログ/デジタル変換ステップと、上記アナログ/デジタル変換信号からそのDC成分を検出するDC成分検出ステップと、上記検出したDC成分を検査する検査ステップと、を有するようにしたので、アナログ/デジタル変換器のDC成分に起因する不具合を、複雑なテスト回路等の付加回路なしに、容易に検出することができる。
【0033】
また、本発明の請求項2に記載のアナログ/デジタル変換器テスト方法によれば、請求項1記載のアナログ/デジタル変換器テスト方法において、上記入力信号は、発生させた信号に予めDC成分を付加した信号であって、上記検査ステップにおいて、上記DC成分検出ステップで検出されたDC成分と、上記発生させた信号に付加したDC成分との差が、所定値以上の場合は上記アナログ/デジタル変換ステップまたは上記DC成分検出ステップに不具合があると判定し、上記所定値より小さい場合は上記アナログ/デジタル変換ステップまたは上記DC成分検出ステップに不具合がないと判定するようにしたので、アナログ/デジタル変換器のDC成分に起因する不具合を、容易に検出することができる。
【0034】
また、本発明の請求項3に記載のアナログ/デジタル変換器テスト方法によれば、請求項2記載のアナログ/デジタル変換器テスト方法において、上記入力信号に付加するDC成分は、上記DC成分検出ステップにおいて検出されるDC成分の値を正の値にするものであるので、DC成分検出ステップにおいて検出されるDC成分が常に正の値となるようにすることができ、この結果、検査ステップにおけるDC成分の比較をテストパターン比較にて行え、アナログ/デジタル変換器のDC成分に起因する不具合を、容易に検出することができる。
【0035】
また、本発明の請求項4に記載のアナログ/デジタル変換器テスト方法によれば、請求項2記載のアナログ/デジタル変換器テスト方法において、上記入力信号に付加するDC成分は、上記DC成分検出ステップにおいて検出されるDC成分の値を負の値にするものであるので、DC成分検出ステップにおいて検出されるDC成分が常に負の値となるようにすることができ、この結果、検査ステップにおけるDC成分の比較をテストパターン比較にて行え、アナログ/デジタル変換器のDC成分に起因する不具合を、容易に検出することができる。
【0036】
また、本発明の請求項5に記載のアナログ/デジタル変換器テスト方法によれば、請求項2に記載のアナログ/デジタル変換器テスト方法において、上記入力信号は、矩形波信号、正弦波信号、三角波信号、あるいはランプ波信号であるようにしたので、信号発生器において信号を発生させやすいという効果、及び検査系の構造を簡略化することができるという効果がある。
【0037】
また、本発明の請求項6に記載のアナログ/デジタル変換器テスト回路によれば、信号を発生させ、該信号のDC成分を予め付加して出力する信号発生器と、上記DC成分が付加された信号をアナログ/デジタル変換し、アナログ/デジタル変換信号を出力するアナログ/デジタル変換器と、上記アナログ/デジタル変換信号からそのDC成分を検出するDC成分検出手段と、上記検出したDC成分と、予め記憶しておいたDC成分の期待値との差が、所定値以上である場合は上記アナログ/デジタル変換器またはDC成分検出手段に不具合があると判定し、該所定値より小さい場合は上記アナログ/デジタル変換器またはDC成分検出手段に不具合がないと判定する試験手段と、を備えるようにしたので、アナログ/デジタル変換器のDC成分に起因する不具合を、複雑なテスト回路等の付加回路なしに、容易に検出することができる。
【0038】
また、本発明の請求項7に記載のアナログ/デジタル変換器テスト回路によれば、請求項6に記載のアナログ/デジタル変換器テスト回路において、上記信号発生器において発生させた信号は、矩形波信号、正弦波信号、三角波信号、あるいはランプ波信号であるようにしたので、信号発生器において信号を発生させやすいという効果、及び検査系の構造を簡略化することができるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施の形態1におけるADCテスト回路の構成を示す図である。
【図2】本発明の実施の形態1におけるADCテスト回路のDCCの構成を示す図である。
【図3】本発明の実施の形態1におけるADCテスト回路の一連の動作を示すフローチャートである。
【図4】本発明の実施の形態1におけるADCテスト回路のDCCに入力されるA/D変換信号s2、該DCCから出力されるDC成分除去信号s3の信号波形図である。
【図5】本発明の実施の形態1におけるADCテスト回路の試験装置において比較するDC成分のテストパターンを示す図である。
【図6】本発明の実施の形態1におけるADCテスト回路のDCCに入力されるA/D変換信号s2、及び該DCCから出力されるDC成分除去信号s3の信号波形図を示す図である。
【図7】本発明の実施の形態1におけるADCテスト回路のDCCの別の構成を示す図である。
【図8】従来の技術におけるADCテストの構成を示す図である。
【符号の説明】
1、31 信号発生器
2、32 LSI
3、33 ADC
4 DC成分
5 DCC
8、35 試験装置
9 検出部
10 除去部
34 テスト回路
s1 矩形波信号
s2 A/D変換信号
s3 DC成分除去信号
【発明の属する技術分野】
本発明は、アナログ/デジタル変換器テスト回路、及びその方法に関し、特に、アナログ/デジタル変換器の変換特性のDC成分を検査するものに関する。
【0002】
【従来の技術】
従来のアナログ/デジタル変換器(以下、「ADC」と称す。)のテスト回路としては、例えば特許文献1に示すように、ADCにおいてA/D変換されたデジタルデータを検出して、該デジタルデータにおける微分直線性誤差(DNLエラー)、及び非直線性誤差(INLエラー)を求めることで、ADCの変換特性を検査するものがある。
【0003】
【特許文献1】
特許第2945317号公報
【0004】
以下、図8を用いて、従来のADCテスト回路について説明する。図8は、従来のADCテスト回路の構成を示す図である。
図8に示すように、従来のADCテスト回路は、信号発生器31と、半導体集積回路(以下、「LSI」と称す。)32内にあるADC33、及びテスト回路34と、試験装置35と、からなるものであり、信号発生器31において発生したアナログ(正弦波)信号s30をADC33においてA/D変換し、テスト回路34において、そのA/D変換されたA/D変換信号s31を検査することで、ADC33の非直線性誤差、及び微分直線性誤差を検出し、試験装置35において、上記テスト回路34からの出力値s32がテストパターンの期待値と一致するかどうかを判断し、一致する場合は合格(PASS)と判定し、不一致の場合は不合格(FAIL)と判定するものである。
【0005】
【発明が解決しようとする課題】
ところが、従来のADCテスト回路により合格と判定されたADC33を搭載した半導体集積回路32に、さらなる不具合が発生することがあり、その原因を調査したところ、その不具合は、ADC33のDC成分に起因するものであることが判明した。
【0006】
しかし、従来において、ADC33のDC成分に起因する不具合を検出する手段がなかったため、ADC33のDC成分に起因する不具合を検出することが困難であった。
【0007】
本発明は、上記課題に鑑みてなされたものであって、ADCのDC成分に起因する不具合を検出することのできるアナログ/デジタル変換器テスト回路、及びその方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記課題を解決するために、本発明(請求項1)に係るアナログ/デジタル変換器テスト方法は、入力信号をアナログ/デジタル変換し、アナログ/デジタル変換信号を出力するアナログ/デジタル変換ステップと、上記アナログ/デジタル変換信号からそのDC成分を検出するDC成分検出ステップと、上記検出したDC成分を検査する検査ステップと、を有するものである。
【0009】
また、本発明(請求項2)に係るアナログ/デジタル変換器テスト方法は、請求項1記載のアナログ/デジタル変換器テスト方法において、上記入力信号は、発生させた信号に予めDC成分を付加した信号であって、上記検査ステップにおいて、上記DC成分検出ステップで検出されたDC成分と、上記発生させた信号に付加したDC成分との差が、所定値以上の場合は上記アナログ/デジタル変換ステップまたは上記DC成分検出ステップに不具合があると判定し、上記所定値より小さい場合は上記アナログ/デジタル変換ステップまたは上記DC成分検出ステップに不具合がないと判定するものである。
【0010】
また、本発明(請求項3)に係るアナログ/デジタル変換器テスト方法は、請求項2記載のアナログ/デジタル変換器テスト方法において、上記入力信号に付加するDC成分は、上記DC成分検出ステップにおいて検出されるDC成分の値を正の値にするものである。
【0011】
また、本発明(請求項4)に係るアナログ/デジタル変換器テスト方法は、請求項2記載のアナログ/デジタル変換器テスト方法において、上記入力信号に付加するDC成分は、上記DC成分検出ステップにおいて検出されるDC成分の値を負の値にするものである。
【0012】
また、本発明(請求項5)に係るアナログ/デジタル変換器テスト方法は、請求項2に記載のアナログ/デジタル変換器テスト方法において、上記入力信号は、矩形波信号、正弦波信号、三角波信号、あるいはランプ波信号であるものである。
【0013】
また、本発明(請求項6)に係るアナログ/デジタル変換器テスト回路は、信号を発生させ、該信号のDC成分を予め付加して出力する信号発生器と、上記DC成分が付加された信号をアナログ/デジタル変換し、アナログ/デジタル変換信号を出力するアナログ/デジタル変換器と、上記アナログ/デジタル変換信号からそのDC成分を検出するDC成分検出手段と、上記検出したDC成分と、予め記憶しておいたDC成分の期待値との差が、所定値以上である場合は上記アナログ/デジタル変換器またはDC成分検出手段に不具合があると判定し、該所定値より小さい場合は上記アナログ/デジタル変換器またはDC成分検出手段に不具合がないと判定する試験手段と、を備えるものである。
【0014】
また、本発明(請求項7)に係るアナログ/デジタル変換器テスト回路は、請求項6に記載のアナログ/デジタル変換器テスト回路において、上記信号発生器において発生させた信号は、矩形波信号、正弦波信号、三角波信号、あるいはランプ波信号であるものである。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
本実施の形態1におけるアナログ/デジタル変換器テスト回路(以下、「ADCテスト回路」と称す。)について、図1〜図7を用いて説明する。
【0016】
まず、図1及び図2を用いて、本実施の形態1におけるADCテスト回路の構成について説明する。図1は、本実施の形態1に係るADCテスト回路の構成を示す図であり、図2は、本実施の形態1のADCテスト回路におけるDC成分除去器の詳細な構成を示す図である。
【0017】
図1において、本実施の形態1におけるADCテスト回路は、矩形波信号s1を発生する信号発生器1と、該矩形波信号s1のA/D変換を行い、A/D変換信号s2を出力するADC3、及び該A/D変換信号s2からDC成分4(d3)を検出して除去するDC成分除去器(以下、「DCC」と称す。)5を備えるLSI2と、上記DC成分除去器5において検出されたDC成分4(d3)に基づいて、上記ADC3の変換特性に、DC成分に起因する不具合があるか否かを判定する試験装置8と、からなるものであり、また、上記DCC5は、図2に示すように、A/D変換信号s2からDC成分4(d3)を検出する検出部9と、該DC成分4(d3)をA/D変換信号s2から除去してDC成分除去信号s3を出力する除去部10と、を備えるものである。
【0018】
次に、図3〜図5を参照しながら、上記構成を有するADCテスト回路の動作について説明する。図3は、本実施の形態1におけるADCテスト回路の一連の動作を示すフローチャートであり、図4は、本実施の形態1のADCテスト回路のDCC5に入力されるA/D変換信号、及びDCC5から出力されるDC成分除去信号の信号波形図であり、図5は、本実施の形態1のADDテスト回路の試験装置において比較されるテストパターンを示す図である。
【0019】
まず、信号発生器1から矩形波信号s1を出力する(ステップ20)。なお、本実施の形態1における信号発生器1では、発生させた矩形波信号に、予め、DC成分(d1)を付加した矩形波信号s1を出力するようにする。そして、試験装置8には、信号発生器1において予め付加するDC成分(d1)を、DCC5で検出されるDC成分4(d3)の期待値として、記憶しておく。
【0020】
このようにすれば、予めDC成分(d1)を付加した矩形波信号s1をADC3においてA/D変換した際に、上記ADC3に、DC成分に起因する不具合、例えば、ADC3においてDC成分(d2;|d2|≫0)が発生する不具合が発生している場合、A/D変換信号s2のDC成分は、d1+d2となり、上記DCC5においてA/D変換信号s2のDC成分4(d3)は、d3=d1+d2として検出される。一方、ADC3にDC成分に起因する不具合が発生せず、ADC3において矩形波信号s1が正しくA/D変換された場合は、上述したADC3において発生するDC成分d2≒0となり、DCC5において検出されるDC成分4は、d3≒d1として検出される。
【0021】
つまり、ADC3において矩形波信号s1が正しくA/D変換されればd2≒0であるので、DCC5において、DC成分4(d3)の期待値である、上記信号発生器1で予め付加したDC成分(d1)が検出されることとなり、一方、正しくA/D変換されなければ|d2|≫0であるので、DCC5においてDC成分4(d3=d1+d2)が検出されることとなり、試験装置8において、DCC5において検出されるDC成分4(d3)と、DCC成分の期待値(d1)とを比較すれば、ADC3のDC成分の不具合を容易に検出することができる。
【0022】
また、上記信号発生器1において、矩形波信号に予め付加するDC成分(d1)は、図4に示すように、A/D変換信号s2の中心値BがDCC基準電圧値Aより大きくなるような正の値であるものとする。このようにすれば、DCC5の検出部9において検出されるDC成分4(d3=d1+d2)が常に正の値となり、試験装置8における検査を、テストパターン比較によって、容易に行うことができる。
【0023】
上述のようにして、予めDC成分(d1)が付加された上記矩形波信号s1は、ADC3において、A/D変換信号s2にA/D変換される(ステップ21)。そして、上記ADC3から出力されたA/D変換信号s2は、DCC5に入力され、該DCC5の検出部9において、A/D変換信号s2の中心値BとDCC5の基準電圧値Aとの差分であるDC成分4(d3=d1+d2)(図4参照)を検出した後、上記DCC5の除去部10において、上記A/D変換信号s2から上記DC成分4(d3=d1+d2)を除去したDC成分除去信号s3(図4参照)を出力する(ステップ22)。
【0024】
そして、上記DCC5内の検出部9において検出されたDC成分4(d3)を、試験装置8に出力し、試験装置8において、上記ステップ22において検出されたDC成分4(d3)と、予め試験装置8内に記憶させておいたDC成分の期待値(d1)との差が、所定値より小さいか否かを検査する(ステップ23)。
【0025】
本実施の形態1においては、上述したように、検出されるDC成分4が常に正の値となるようにしたため、テストパターン比較により検査することができる。そして、例えば、図5に示すように、DC成分4が8ビットで表現される場合、試験装置8において、DCC5で検出された8ビットのDC成分4の上位4ビットと、予め試験装置8に記憶しておいたDC成分の期待値の上位4ビットとを比較することで検査する。そして、上記検査において、上位4ビットが一致した場合は、上記ADC3に不具合はないと判断して合格と判定し(ステップ24)、一致しない場合はADC3またはDCC5に不具合があるとして不合格(FAIL)と判定とする(ステップ25)。
【0026】
このように、本実施の形態1では、ADC3から出力されるA/D変換信号s2のDC成分を検出するDCC5を設け、信号発生器1において生成された矩形波信号s1を、ADC3においてA/D変換した後に、DCC5において、A/D変換信号s2の中心値Bと、DCCの基準電圧値Aとの差分であるDC成分4を検出し、試験装置8において、該検出したDC成分4と、予め記憶しておいたDC成分の期待値とを比較するようにしたので、ADC3のDC成分に起因する不具合を複雑なテスト回路等の付加回路なしに、容易に検出することができる。また、信号発生器1において生成した矩形波信号に、予めDC成分(d1)を付加した矩形波信号s1をADC3に入力し、また、試験装置8では、信号発生器1において付加されたDC成分(d1)を期待値として記録しておくようにし、該矩形波信号s1をADC3においてA/D変換させた後、DCC5においてDC成分4(d3=d1+d2)を検出し、試験装置8において、該検出されたDC成分4(d3=d1+d2)と、予め記憶しておいたDC成分の期待値(d1)とを比較するようにしたので、ADC3においてDC成分に起因する不具合が発生する、つまりDC成分d2が発生した場合(|d2|≫0)、DCC5において検出されるDC成分4は、d3=d1+d2≠d1となり、一方、ADC3においてDC成分に起因する不具合が発生しない、つまりDC成分d2が発生しない場合(d2≒0)、d3=d1+d2≒d1となり、試験装置8においてADC3のDC成分に関する不具合を容易に検出することができる。
【0027】
なお、本実施の形態1においては、信号発生器1において、DCC5の検出部9において検出されるDC成分4が常に正の値になるように、予め正の値のDC成分(d1)を付加するようにしたが、図6に示すように、矩形波信号に予め付加するDC成分(d1)が、A/D変換信号s2の中心値BがDCC基準電圧値Aより小さくなるような負の値であるものとし、上記検出部9において検出されるDC成分4が常に負の値になるようにしても、同様の効果が得られる。
【0028】
また、本実施の形態1においては、DCC5の検出部9において、A/D変換信号s2からDC成分4を検出した後、除去部10において、A/D変換信号s2から上記検出したDC成分4を除去するものとしたが(図2参照)、DCC5の構成は図7に示すようなものであってもよい。
【0029】
図7においては、DCC5aの検出部分9aにおいて、DC成分除去信号s3からDC成分を検出した後、除去部10aにおいて、まず上記検出部9aにおいて検出したDC成分の50%をA/D変換信号s2から除去する。そして、上記のようにDC成分除去信号s3から検出したDC成分の50%を除去することを繰り返し、トータルとしてDC成分4を検出して除去するようなものである。なお、上記説明においては検出したDC成分の50%を除去するとしたが、α%(α>0)除去するものであればよい。
【0030】
さらに、本実施の形態1において、信号発生器1で矩形波信号を発生するようにしているのは、複雑なアナログ信号に比べて、矩形波信号が発生させやすく、且つ検査系を簡略化できるためである。また、上記信号発生器1で発生させる信号としては矩形波信号に限るものではなく、正弦波信号、三角波信号またはランプ波信号であっても、上記同様の効果が得られる。
【0031】
さらに、本実施の形態1においては、試験装置8においてDC成分4をテストパターン比較する際、DCC5において検出したDC成分4(8ビットで表現)の上位4ビットを検査したが、DC成分4のビット数mとその検査する上位ビット数nとの関係は、
m ≧ n (m、nは正の整数)
を満たすものであればよい。
【0032】
【発明の効果】
以上のように、本発明の請求項1に記載のアナログ/デジタル変換器テスト方法によれば、入力信号をアナログ/デジタル変換し、アナログ/デジタル変換信号を出力するアナログ/デジタル変換ステップと、上記アナログ/デジタル変換信号からそのDC成分を検出するDC成分検出ステップと、上記検出したDC成分を検査する検査ステップと、を有するようにしたので、アナログ/デジタル変換器のDC成分に起因する不具合を、複雑なテスト回路等の付加回路なしに、容易に検出することができる。
【0033】
また、本発明の請求項2に記載のアナログ/デジタル変換器テスト方法によれば、請求項1記載のアナログ/デジタル変換器テスト方法において、上記入力信号は、発生させた信号に予めDC成分を付加した信号であって、上記検査ステップにおいて、上記DC成分検出ステップで検出されたDC成分と、上記発生させた信号に付加したDC成分との差が、所定値以上の場合は上記アナログ/デジタル変換ステップまたは上記DC成分検出ステップに不具合があると判定し、上記所定値より小さい場合は上記アナログ/デジタル変換ステップまたは上記DC成分検出ステップに不具合がないと判定するようにしたので、アナログ/デジタル変換器のDC成分に起因する不具合を、容易に検出することができる。
【0034】
また、本発明の請求項3に記載のアナログ/デジタル変換器テスト方法によれば、請求項2記載のアナログ/デジタル変換器テスト方法において、上記入力信号に付加するDC成分は、上記DC成分検出ステップにおいて検出されるDC成分の値を正の値にするものであるので、DC成分検出ステップにおいて検出されるDC成分が常に正の値となるようにすることができ、この結果、検査ステップにおけるDC成分の比較をテストパターン比較にて行え、アナログ/デジタル変換器のDC成分に起因する不具合を、容易に検出することができる。
【0035】
また、本発明の請求項4に記載のアナログ/デジタル変換器テスト方法によれば、請求項2記載のアナログ/デジタル変換器テスト方法において、上記入力信号に付加するDC成分は、上記DC成分検出ステップにおいて検出されるDC成分の値を負の値にするものであるので、DC成分検出ステップにおいて検出されるDC成分が常に負の値となるようにすることができ、この結果、検査ステップにおけるDC成分の比較をテストパターン比較にて行え、アナログ/デジタル変換器のDC成分に起因する不具合を、容易に検出することができる。
【0036】
また、本発明の請求項5に記載のアナログ/デジタル変換器テスト方法によれば、請求項2に記載のアナログ/デジタル変換器テスト方法において、上記入力信号は、矩形波信号、正弦波信号、三角波信号、あるいはランプ波信号であるようにしたので、信号発生器において信号を発生させやすいという効果、及び検査系の構造を簡略化することができるという効果がある。
【0037】
また、本発明の請求項6に記載のアナログ/デジタル変換器テスト回路によれば、信号を発生させ、該信号のDC成分を予め付加して出力する信号発生器と、上記DC成分が付加された信号をアナログ/デジタル変換し、アナログ/デジタル変換信号を出力するアナログ/デジタル変換器と、上記アナログ/デジタル変換信号からそのDC成分を検出するDC成分検出手段と、上記検出したDC成分と、予め記憶しておいたDC成分の期待値との差が、所定値以上である場合は上記アナログ/デジタル変換器またはDC成分検出手段に不具合があると判定し、該所定値より小さい場合は上記アナログ/デジタル変換器またはDC成分検出手段に不具合がないと判定する試験手段と、を備えるようにしたので、アナログ/デジタル変換器のDC成分に起因する不具合を、複雑なテスト回路等の付加回路なしに、容易に検出することができる。
【0038】
また、本発明の請求項7に記載のアナログ/デジタル変換器テスト回路によれば、請求項6に記載のアナログ/デジタル変換器テスト回路において、上記信号発生器において発生させた信号は、矩形波信号、正弦波信号、三角波信号、あるいはランプ波信号であるようにしたので、信号発生器において信号を発生させやすいという効果、及び検査系の構造を簡略化することができるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施の形態1におけるADCテスト回路の構成を示す図である。
【図2】本発明の実施の形態1におけるADCテスト回路のDCCの構成を示す図である。
【図3】本発明の実施の形態1におけるADCテスト回路の一連の動作を示すフローチャートである。
【図4】本発明の実施の形態1におけるADCテスト回路のDCCに入力されるA/D変換信号s2、該DCCから出力されるDC成分除去信号s3の信号波形図である。
【図5】本発明の実施の形態1におけるADCテスト回路の試験装置において比較するDC成分のテストパターンを示す図である。
【図6】本発明の実施の形態1におけるADCテスト回路のDCCに入力されるA/D変換信号s2、及び該DCCから出力されるDC成分除去信号s3の信号波形図を示す図である。
【図7】本発明の実施の形態1におけるADCテスト回路のDCCの別の構成を示す図である。
【図8】従来の技術におけるADCテストの構成を示す図である。
【符号の説明】
1、31 信号発生器
2、32 LSI
3、33 ADC
4 DC成分
5 DCC
8、35 試験装置
9 検出部
10 除去部
34 テスト回路
s1 矩形波信号
s2 A/D変換信号
s3 DC成分除去信号
Claims (7)
- 入力信号をアナログ/デジタル変換し、アナログ/デジタル変換信号を出力するアナログ/デジタル変換ステップと、
上記アナログ/デジタル変換信号からそのDC成分を検出するDC成分検出ステップと、
上記検出したDC成分を検査する検査ステップと、を有する、
ことを特徴とするアナログ/デジタル変換器テスト方法。 - 請求項1記載のアナログ/デジタル変換器テスト方法において、
上記入力信号は、発生させた信号に予めDC成分を付加した信号であって、
上記検査ステップにおいて、上記DC成分検出ステップで検出されたDC成分と、上記発生させた信号に付加したDC成分との差が、所定値以上の場合は上記アナログ/デジタル変換ステップまたは上記DC成分検出ステップに不具合があると判定し、上記所定値より小さい場合は上記アナログ/デジタル変換ステップまたは上記DC成分検出ステップに不具合がないと判定する、
ことを特徴とするアナログ/デジタル変換器テスト方法。 - 請求項2記載のアナログ/デジタル変換器テスト方法において、
上記入力信号に付加するDC成分は、上記DC成分検出ステップにおいて検出されるDC成分の値を正の値にするものである、
ことを特徴とするアナログ/デジタル変換器テスト方法。 - 請求項2記載のアナログ/デジタル変換器テスト方法において、
上記入力信号に付加するDC成分は、上記DC成分検出ステップにおいて検出されるDC成分の値を負の値にするものである、
ことを特徴とするアナログ/デジタル変換器テスト方法。 - 請求項2に記載のアナログ/デジタル変換器テスト方法において、
上記入力信号は、矩形波信号、正弦波信号、三角波信号、あるいはランプ波信号である、
ことを特徴とするアナログ/デジタル変換器テスト方法。 - 信号を発生させ、該信号のDC成分を予め付加して出力する信号発生器と、
上記DC成分が付加された信号をアナログ/デジタル変換し、アナログ/デジタル変換信号を出力するアナログ/デジタル変換器と、
上記アナログ/デジタル変換信号からそのDC成分を検出するDC成分検出手段と、
上記検出したDC成分と、予め記憶しておいたDC成分の期待値との差が、所定値以上である場合は上記アナログ/デジタル変換器またはDC成分検出手段に不具合があると判定し、該所定値より小さい場合は上記アナログ/デジタル変換器またはDC成分検出手段に不具合がないと判定する試験手段と、を備える、
ことを特徴とするアナログ/デジタル変換器テスト回路。 - 請求項6に記載のアナログ/デジタル変換器テスト回路において、
上記信号発生器において発生させた信号は、矩形波信号、正弦波信号、三角波信号、あるいはランプ波信号である、
ことを特徴とするアナログ/デジタル変換器テスト回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002310123A JP2004147115A (ja) | 2002-10-24 | 2002-10-24 | アナログ/デジタル変換器テスト方法、及びその回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002310123A JP2004147115A (ja) | 2002-10-24 | 2002-10-24 | アナログ/デジタル変換器テスト方法、及びその回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004147115A true JP2004147115A (ja) | 2004-05-20 |
Family
ID=32455735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002310123A Pending JP2004147115A (ja) | 2002-10-24 | 2002-10-24 | アナログ/デジタル変換器テスト方法、及びその回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004147115A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006068507A (ja) * | 2004-08-02 | 2006-03-16 | Fuji Photo Film Co Ltd | フォトタイマーおよび放射線撮影装置 |
KR100834553B1 (ko) | 2006-07-27 | 2008-06-02 | 연세대학교 산학협력단 | 하드웨어 오버헤드를 줄이기 위한 아날로그 디지털변환기의 내장형 자체 테스트 장치 및 방법 |
-
2002
- 2002-10-24 JP JP2002310123A patent/JP2004147115A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006068507A (ja) * | 2004-08-02 | 2006-03-16 | Fuji Photo Film Co Ltd | フォトタイマーおよび放射線撮影装置 |
KR100834553B1 (ko) | 2006-07-27 | 2008-06-02 | 연세대학교 산학협력단 | 하드웨어 오버헤드를 줄이기 위한 아날로그 디지털변환기의 내장형 자체 테스트 장치 및 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006304035A (ja) | アナログディジタル変換方法およびアナログディジタル変換システム | |
JP2008256632A (ja) | 半導体集積回路の試験方法及びicテスタ | |
JP2010103737A (ja) | Adcテスト回路 | |
JP2004147115A (ja) | アナログ/デジタル変換器テスト方法、及びその回路 | |
KR20020084363A (ko) | 아나로그/디지털 변환기의 선형특성 테스트장치 및 그 방법 | |
US20060156147A1 (en) | Method and apparatus for measuring group delay of a device under test | |
JP4385523B2 (ja) | 半導体装置の動作試験装置および動作試験方法 | |
JP3684058B2 (ja) | グリッチノイズの検査方法及び装置 | |
Tangelder et al. | Jitter and decision-level noise separation in A/D converters | |
KR101832190B1 (ko) | 보정 기능을 가지는 부분 방전 진단 장치 및 방법 | |
JP2006138844A (ja) | Icテスタ | |
JP2013150087A (ja) | A/d変換器検査装置およびa/d変換器検査方法 | |
JP2004088515A (ja) | Adcの検査方法及び検査装置 | |
US20100313091A1 (en) | Apparatus and method for testing semiconductor integrated circuit | |
JP2004333226A (ja) | Ic部品の検査方法及び装置 | |
Hongyu et al. | A BIST scheme to test static parameters of ADCs | |
JP2003066120A (ja) | 検査装置および検査方法 | |
JPH02272823A (ja) | アナログ・デジタル変換器の試験装置 | |
JP2000124805A (ja) | D/aコンバータの検査回路 | |
JPH09312568A (ja) | デジタルエラー検出装置 | |
JP2006153705A (ja) | 集積回路における回路ブロック試験方法 | |
JP2005257415A (ja) | アナログ・デジタルコンバータ用検査装置 | |
KR20050094066A (ko) | 아날로그-디지털 변환기의 자체고장진단 방법 | |
JPH11168380A (ja) | Adコンバータ | |
JP2009105553A (ja) | Ad変換装置の異常検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051024 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070605 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070612 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20071017 Free format text: JAPANESE INTERMEDIATE CODE: A02 |