JP2004147115A - アナログ／デジタル変換器テスト方法、及びその回路 - Google Patents
アナログ／デジタル変換器テスト方法、及びその回路 Download PDFInfo
- Publication number
- JP2004147115A JP2004147115A JP2002310123A JP2002310123A JP2004147115A JP 2004147115 A JP2004147115 A JP 2004147115A JP 2002310123 A JP2002310123 A JP 2002310123A JP 2002310123 A JP2002310123 A JP 2002310123A JP 2004147115 A JP2004147115 A JP 2004147115A
- Authority
- JP
- Japan
- Prior art keywords
- component
- signal
- analog
- digital converter
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【課題】アナログ／デジタル変換器のＤＣ成分に起因する不具合を検出することができるアナログ／デジタル変換器テスト回路を提供する。
【解決手段】信号発生器１にて発生した矩形波信号ｓ１をＡＤＣ３へ入力してＡ／Ｄ変換後、Ａ／Ｄ変換信号ｓ２をＤＣＣ５へ入力し、ＤＣＣ５において、Ａ／Ｄ変換信号ｓ２からＤＣ成分４を検出し、該ＤＣ成分４を試験装置８へ入力して、試験装置８にてＤＣ成分４と、期待値とが一致するかどうか検査し、一致する場合は合格（ＰＡＳＳ）とし、一致しない場合は不合格（ＦＡＩＬ）とする。
【選択図】 図１
【解決手段】信号発生器１にて発生した矩形波信号ｓ１をＡＤＣ３へ入力してＡ／Ｄ変換後、Ａ／Ｄ変換信号ｓ２をＤＣＣ５へ入力し、ＤＣＣ５において、Ａ／Ｄ変換信号ｓ２からＤＣ成分４を検出し、該ＤＣ成分４を試験装置８へ入力して、試験装置８にてＤＣ成分４と、期待値とが一致するかどうか検査し、一致する場合は合格（ＰＡＳＳ）とし、一致しない場合は不合格（ＦＡＩＬ）とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、アナログ／デジタル変換器テスト回路、及びその方法に関し、特に、アナログ／デジタル変換器の変換特性のＤＣ成分を検査するものに関する。
【０００２】
【従来の技術】
従来のアナログ／デジタル変換器（以下、「ＡＤＣ」と称す。）のテスト回路としては、例えば特許文献１に示すように、ＡＤＣにおいてＡ／Ｄ変換されたデジタルデータを検出して、該デジタルデータにおける微分直線性誤差（ＤＮＬエラー）、及び非直線性誤差（ＩＮＬエラー）を求めることで、ＡＤＣの変換特性を検査するものがある。
【０００３】
【特許文献１】
特許第２９４５３１７号公報
【０００４】
以下、図８を用いて、従来のＡＤＣテスト回路について説明する。図８は、従来のＡＤＣテスト回路の構成を示す図である。
図８に示すように、従来のＡＤＣテスト回路は、信号発生器３１と、半導体集積回路（以下、「ＬＳＩ」と称す。）３２内にあるＡＤＣ３３、及びテスト回路３４と、試験装置３５と、からなるものであり、信号発生器３１において発生したアナログ（正弦波）信号ｓ３０をＡＤＣ３３においてＡ／Ｄ変換し、テスト回路３４において、そのＡ／Ｄ変換されたＡ／Ｄ変換信号ｓ３１を検査することで、ＡＤＣ３３の非直線性誤差、及び微分直線性誤差を検出し、試験装置３５において、上記テスト回路３４からの出力値ｓ３２がテストパターンの期待値と一致するかどうかを判断し、一致する場合は合格（ＰＡＳＳ）と判定し、不一致の場合は不合格（ＦＡＩＬ）と判定するものである。
【０００５】
【発明が解決しようとする課題】
ところが、従来のＡＤＣテスト回路により合格と判定されたＡＤＣ３３を搭載した半導体集積回路３２に、さらなる不具合が発生することがあり、その原因を調査したところ、その不具合は、ＡＤＣ３３のＤＣ成分に起因するものであることが判明した。
【０００６】
しかし、従来において、ＡＤＣ３３のＤＣ成分に起因する不具合を検出する手段がなかったため、ＡＤＣ３３のＤＣ成分に起因する不具合を検出することが困難であった。
【０００７】
本発明は、上記課題に鑑みてなされたものであって、ＡＤＣのＤＣ成分に起因する不具合を検出することのできるアナログ／デジタル変換器テスト回路、及びその方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明（請求項１）に係るアナログ／デジタル変換器テスト方法は、入力信号をアナログ／デジタル変換し、アナログ／デジタル変換信号を出力するアナログ／デジタル変換ステップと、上記アナログ／デジタル変換信号からそのＤＣ成分を検出するＤＣ成分検出ステップと、上記検出したＤＣ成分を検査する検査ステップと、を有するものである。
【０００９】
また、本発明（請求項２）に係るアナログ／デジタル変換器テスト方法は、請求項１記載のアナログ／デジタル変換器テスト方法において、上記入力信号は、発生させた信号に予めＤＣ成分を付加した信号であって、上記検査ステップにおいて、上記ＤＣ成分検出ステップで検出されたＤＣ成分と、上記発生させた信号に付加したＤＣ成分との差が、所定値以上の場合は上記アナログ／デジタル変換ステップまたは上記ＤＣ成分検出ステップに不具合があると判定し、上記所定値より小さい場合は上記アナログ／デジタル変換ステップまたは上記ＤＣ成分検出ステップに不具合がないと判定するものである。
【００１０】
また、本発明（請求項３）に係るアナログ／デジタル変換器テスト方法は、請求項２記載のアナログ／デジタル変換器テスト方法において、上記入力信号に付加するＤＣ成分は、上記ＤＣ成分検出ステップにおいて検出されるＤＣ成分の値を正の値にするものである。
【００１１】
また、本発明（請求項４）に係るアナログ／デジタル変換器テスト方法は、請求項２記載のアナログ／デジタル変換器テスト方法において、上記入力信号に付加するＤＣ成分は、上記ＤＣ成分検出ステップにおいて検出されるＤＣ成分の値を負の値にするものである。
【００１２】
また、本発明（請求項５）に係るアナログ／デジタル変換器テスト方法は、請求項２に記載のアナログ／デジタル変換器テスト方法において、上記入力信号は、矩形波信号、正弦波信号、三角波信号、あるいはランプ波信号であるものである。
【００１３】
また、本発明（請求項６）に係るアナログ／デジタル変換器テスト回路は、信号を発生させ、該信号のＤＣ成分を予め付加して出力する信号発生器と、上記ＤＣ成分が付加された信号をアナログ／デジタル変換し、アナログ／デジタル変換信号を出力するアナログ／デジタル変換器と、上記アナログ／デジタル変換信号からそのＤＣ成分を検出するＤＣ成分検出手段と、上記検出したＤＣ成分と、予め記憶しておいたＤＣ成分の期待値との差が、所定値以上である場合は上記アナログ／デジタル変換器またはＤＣ成分検出手段に不具合があると判定し、該所定値より小さい場合は上記アナログ／デジタル変換器またはＤＣ成分検出手段に不具合がないと判定する試験手段と、を備えるものである。
【００１４】
また、本発明（請求項７）に係るアナログ／デジタル変換器テスト回路は、請求項６に記載のアナログ／デジタル変換器テスト回路において、上記信号発生器において発生させた信号は、矩形波信号、正弦波信号、三角波信号、あるいはランプ波信号であるものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
本実施の形態１におけるアナログ／デジタル変換器テスト回路（以下、「ＡＤＣテスト回路」と称す。）について、図１〜図７を用いて説明する。
【００１６】
まず、図１及び図２を用いて、本実施の形態１におけるＡＤＣテスト回路の構成について説明する。図１は、本実施の形態１に係るＡＤＣテスト回路の構成を示す図であり、図２は、本実施の形態１のＡＤＣテスト回路におけるＤＣ成分除去器の詳細な構成を示す図である。
【００１７】
図１において、本実施の形態１におけるＡＤＣテスト回路は、矩形波信号ｓ１を発生する信号発生器１と、該矩形波信号ｓ１のＡ／Ｄ変換を行い、Ａ／Ｄ変換信号ｓ２を出力するＡＤＣ３、及び該Ａ／Ｄ変換信号ｓ２からＤＣ成分４（ｄ３）を検出して除去するＤＣ成分除去器（以下、「ＤＣＣ」と称す。）５を備えるＬＳＩ２と、上記ＤＣ成分除去器５において検出されたＤＣ成分４（ｄ３）に基づいて、上記ＡＤＣ３の変換特性に、ＤＣ成分に起因する不具合があるか否かを判定する試験装置８と、からなるものであり、また、上記ＤＣＣ５は、図２に示すように、Ａ／Ｄ変換信号ｓ２からＤＣ成分４（ｄ３）を検出する検出部９と、該ＤＣ成分４（ｄ３）をＡ／Ｄ変換信号ｓ２から除去してＤＣ成分除去信号ｓ３を出力する除去部１０と、を備えるものである。
【００１８】
次に、図３〜図５を参照しながら、上記構成を有するＡＤＣテスト回路の動作について説明する。図３は、本実施の形態１におけるＡＤＣテスト回路の一連の動作を示すフローチャートであり、図４は、本実施の形態１のＡＤＣテスト回路のＤＣＣ５に入力されるＡ／Ｄ変換信号、及びＤＣＣ５から出力されるＤＣ成分除去信号の信号波形図であり、図５は、本実施の形態１のＡＤＤテスト回路の試験装置において比較されるテストパターンを示す図である。
【００１９】
まず、信号発生器１から矩形波信号ｓ１を出力する（ステップ２０）。なお、本実施の形態１における信号発生器１では、発生させた矩形波信号に、予め、ＤＣ成分（ｄ１）を付加した矩形波信号ｓ１を出力するようにする。そして、試験装置８には、信号発生器１において予め付加するＤＣ成分（ｄ１）を、ＤＣＣ５で検出されるＤＣ成分４（ｄ３）の期待値として、記憶しておく。
【００２０】
このようにすれば、予めＤＣ成分（ｄ１）を付加した矩形波信号ｓ１をＡＤＣ３においてＡ／Ｄ変換した際に、上記ＡＤＣ３に、ＤＣ成分に起因する不具合、例えば、ＡＤＣ３においてＤＣ成分（ｄ２；｜ｄ２｜≫０）が発生する不具合が発生している場合、Ａ／Ｄ変換信号ｓ２のＤＣ成分は、ｄ１＋ｄ２となり、上記ＤＣＣ５においてＡ／Ｄ変換信号ｓ２のＤＣ成分４（ｄ３）は、ｄ３＝ｄ１＋ｄ２として検出される。一方、ＡＤＣ３にＤＣ成分に起因する不具合が発生せず、ＡＤＣ３において矩形波信号ｓ１が正しくＡ／Ｄ変換された場合は、上述したＡＤＣ３において発生するＤＣ成分ｄ２≒０となり、ＤＣＣ５において検出されるＤＣ成分４は、ｄ３≒ｄ１として検出される。
【００２１】
つまり、ＡＤＣ３において矩形波信号ｓ１が正しくＡ／Ｄ変換されればｄ２≒０であるので、ＤＣＣ５において、ＤＣ成分４（ｄ３）の期待値である、上記信号発生器１で予め付加したＤＣ成分（ｄ１）が検出されることとなり、一方、正しくＡ／Ｄ変換されなければ｜ｄ２｜≫０であるので、ＤＣＣ５においてＤＣ成分４（ｄ３＝ｄ１＋ｄ２）が検出されることとなり、試験装置８において、ＤＣＣ５において検出されるＤＣ成分４（ｄ３）と、ＤＣＣ成分の期待値（ｄ１）とを比較すれば、ＡＤＣ３のＤＣ成分の不具合を容易に検出することができる。
【００２２】
また、上記信号発生器１において、矩形波信号に予め付加するＤＣ成分（ｄ１）は、図４に示すように、Ａ／Ｄ変換信号ｓ２の中心値ＢがＤＣＣ基準電圧値Ａより大きくなるような正の値であるものとする。このようにすれば、ＤＣＣ５の検出部９において検出されるＤＣ成分４（ｄ３＝ｄ１＋ｄ２）が常に正の値となり、試験装置８における検査を、テストパターン比較によって、容易に行うことができる。
【００２３】
上述のようにして、予めＤＣ成分（ｄ１）が付加された上記矩形波信号ｓ１は、ＡＤＣ３において、Ａ／Ｄ変換信号ｓ２にＡ／Ｄ変換される（ステップ２１）。そして、上記ＡＤＣ３から出力されたＡ／Ｄ変換信号ｓ２は、ＤＣＣ５に入力され、該ＤＣＣ５の検出部９において、Ａ／Ｄ変換信号ｓ２の中心値ＢとＤＣＣ５の基準電圧値Ａとの差分であるＤＣ成分４（ｄ３＝ｄ１＋ｄ２）（図４参照）を検出した後、上記ＤＣＣ５の除去部１０において、上記Ａ／Ｄ変換信号ｓ２から上記ＤＣ成分４（ｄ３＝ｄ１＋ｄ２）を除去したＤＣ成分除去信号ｓ３（図４参照）を出力する（ステップ２２）。
【００２４】
そして、上記ＤＣＣ５内の検出部９において検出されたＤＣ成分４（ｄ３）を、試験装置８に出力し、試験装置８において、上記ステップ２２において検出されたＤＣ成分４（ｄ３）と、予め試験装置８内に記憶させておいたＤＣ成分の期待値（ｄ１）との差が、所定値より小さいか否かを検査する（ステップ２３）。
【００２５】
本実施の形態１においては、上述したように、検出されるＤＣ成分４が常に正の値となるようにしたため、テストパターン比較により検査することができる。そして、例えば、図５に示すように、ＤＣ成分４が８ビットで表現される場合、試験装置８において、ＤＣＣ５で検出された８ビットのＤＣ成分４の上位４ビットと、予め試験装置８に記憶しておいたＤＣ成分の期待値の上位４ビットとを比較することで検査する。そして、上記検査において、上位４ビットが一致した場合は、上記ＡＤＣ３に不具合はないと判断して合格と判定し（ステップ２４）、一致しない場合はＡＤＣ３またはＤＣＣ５に不具合があるとして不合格（ＦＡＩＬ）と判定とする（ステップ２５）。
【００２６】
このように、本実施の形態１では、ＡＤＣ３から出力されるＡ／Ｄ変換信号ｓ２のＤＣ成分を検出するＤＣＣ５を設け、信号発生器１において生成された矩形波信号ｓ１を、ＡＤＣ３においてＡ／Ｄ変換した後に、ＤＣＣ５において、Ａ／Ｄ変換信号ｓ２の中心値Ｂと、ＤＣＣの基準電圧値Ａとの差分であるＤＣ成分４を検出し、試験装置８において、該検出したＤＣ成分４と、予め記憶しておいたＤＣ成分の期待値とを比較するようにしたので、ＡＤＣ３のＤＣ成分に起因する不具合を複雑なテスト回路等の付加回路なしに、容易に検出することができる。また、信号発生器１において生成した矩形波信号に、予めＤＣ成分（ｄ１）を付加した矩形波信号ｓ１をＡＤＣ３に入力し、また、試験装置８では、信号発生器１において付加されたＤＣ成分（ｄ１）を期待値として記録しておくようにし、該矩形波信号ｓ１をＡＤＣ３においてＡ／Ｄ変換させた後、ＤＣＣ５においてＤＣ成分４（ｄ３＝ｄ１＋ｄ２）を検出し、試験装置８において、該検出されたＤＣ成分４（ｄ３＝ｄ１＋ｄ２）と、予め記憶しておいたＤＣ成分の期待値（ｄ１）とを比較するようにしたので、ＡＤＣ３においてＤＣ成分に起因する不具合が発生する、つまりＤＣ成分ｄ２が発生した場合（｜ｄ２｜≫０）、ＤＣＣ５において検出されるＤＣ成分４は、ｄ３＝ｄ１＋ｄ２≠ｄ１となり、一方、ＡＤＣ３においてＤＣ成分に起因する不具合が発生しない、つまりＤＣ成分ｄ２が発生しない場合（ｄ２≒０）、ｄ３＝ｄ１＋ｄ２≒ｄ１となり、試験装置８においてＡＤＣ３のＤＣ成分に関する不具合を容易に検出することができる。
【００２７】
なお、本実施の形態１においては、信号発生器１において、ＤＣＣ５の検出部９において検出されるＤＣ成分４が常に正の値になるように、予め正の値のＤＣ成分（ｄ１）を付加するようにしたが、図６に示すように、矩形波信号に予め付加するＤＣ成分（ｄ１）が、Ａ／Ｄ変換信号ｓ２の中心値ＢがＤＣＣ基準電圧値Ａより小さくなるような負の値であるものとし、上記検出部９において検出されるＤＣ成分４が常に負の値になるようにしても、同様の効果が得られる。
【００２８】
また、本実施の形態１においては、ＤＣＣ５の検出部９において、Ａ／Ｄ変換信号ｓ２からＤＣ成分４を検出した後、除去部１０において、Ａ／Ｄ変換信号ｓ２から上記検出したＤＣ成分４を除去するものとしたが（図２参照）、ＤＣＣ５の構成は図７に示すようなものであってもよい。
【００２９】
図７においては、ＤＣＣ５ａの検出部分９ａにおいて、ＤＣ成分除去信号ｓ３からＤＣ成分を検出した後、除去部１０ａにおいて、まず上記検出部９ａにおいて検出したＤＣ成分の５０％をＡ／Ｄ変換信号ｓ２から除去する。そして、上記のようにＤＣ成分除去信号ｓ３から検出したＤＣ成分の５０％を除去することを繰り返し、トータルとしてＤＣ成分４を検出して除去するようなものである。なお、上記説明においては検出したＤＣ成分の５０％を除去するとしたが、α％（α＞０）除去するものであればよい。
【００３０】
さらに、本実施の形態１において、信号発生器１で矩形波信号を発生するようにしているのは、複雑なアナログ信号に比べて、矩形波信号が発生させやすく、且つ検査系を簡略化できるためである。また、上記信号発生器１で発生させる信号としては矩形波信号に限るものではなく、正弦波信号、三角波信号またはランプ波信号であっても、上記同様の効果が得られる。
【００３１】
さらに、本実施の形態１においては、試験装置８においてＤＣ成分４をテストパターン比較する際、ＤＣＣ５において検出したＤＣ成分４（８ビットで表現）の上位４ビットを検査したが、ＤＣ成分４のビット数ｍとその検査する上位ビット数ｎとの関係は、
ｍ ≧ ｎ （ｍ、ｎは正の整数）
を満たすものであればよい。
【００３２】
【発明の効果】
以上のように、本発明の請求項１に記載のアナログ／デジタル変換器テスト方法によれば、入力信号をアナログ／デジタル変換し、アナログ／デジタル変換信号を出力するアナログ／デジタル変換ステップと、上記アナログ／デジタル変換信号からそのＤＣ成分を検出するＤＣ成分検出ステップと、上記検出したＤＣ成分を検査する検査ステップと、を有するようにしたので、アナログ／デジタル変換器のＤＣ成分に起因する不具合を、複雑なテスト回路等の付加回路なしに、容易に検出することができる。
【００３３】
また、本発明の請求項２に記載のアナログ／デジタル変換器テスト方法によれば、請求項１記載のアナログ／デジタル変換器テスト方法において、上記入力信号は、発生させた信号に予めＤＣ成分を付加した信号であって、上記検査ステップにおいて、上記ＤＣ成分検出ステップで検出されたＤＣ成分と、上記発生させた信号に付加したＤＣ成分との差が、所定値以上の場合は上記アナログ／デジタル変換ステップまたは上記ＤＣ成分検出ステップに不具合があると判定し、上記所定値より小さい場合は上記アナログ／デジタル変換ステップまたは上記ＤＣ成分検出ステップに不具合がないと判定するようにしたので、アナログ／デジタル変換器のＤＣ成分に起因する不具合を、容易に検出することができる。
【００３４】
また、本発明の請求項３に記載のアナログ／デジタル変換器テスト方法によれば、請求項２記載のアナログ／デジタル変換器テスト方法において、上記入力信号に付加するＤＣ成分は、上記ＤＣ成分検出ステップにおいて検出されるＤＣ成分の値を正の値にするものであるので、ＤＣ成分検出ステップにおいて検出されるＤＣ成分が常に正の値となるようにすることができ、この結果、検査ステップにおけるＤＣ成分の比較をテストパターン比較にて行え、アナログ／デジタル変換器のＤＣ成分に起因する不具合を、容易に検出することができる。
【００３５】
また、本発明の請求項４に記載のアナログ／デジタル変換器テスト方法によれば、請求項２記載のアナログ／デジタル変換器テスト方法において、上記入力信号に付加するＤＣ成分は、上記ＤＣ成分検出ステップにおいて検出されるＤＣ成分の値を負の値にするものであるので、ＤＣ成分検出ステップにおいて検出されるＤＣ成分が常に負の値となるようにすることができ、この結果、検査ステップにおけるＤＣ成分の比較をテストパターン比較にて行え、アナログ／デジタル変換器のＤＣ成分に起因する不具合を、容易に検出することができる。
【００３６】
また、本発明の請求項５に記載のアナログ／デジタル変換器テスト方法によれば、請求項２に記載のアナログ／デジタル変換器テスト方法において、上記入力信号は、矩形波信号、正弦波信号、三角波信号、あるいはランプ波信号であるようにしたので、信号発生器において信号を発生させやすいという効果、及び検査系の構造を簡略化することができるという効果がある。
【００３７】
また、本発明の請求項６に記載のアナログ／デジタル変換器テスト回路によれば、信号を発生させ、該信号のＤＣ成分を予め付加して出力する信号発生器と、上記ＤＣ成分が付加された信号をアナログ／デジタル変換し、アナログ／デジタル変換信号を出力するアナログ／デジタル変換器と、上記アナログ／デジタル変換信号からそのＤＣ成分を検出するＤＣ成分検出手段と、上記検出したＤＣ成分と、予め記憶しておいたＤＣ成分の期待値との差が、所定値以上である場合は上記アナログ／デジタル変換器またはＤＣ成分検出手段に不具合があると判定し、該所定値より小さい場合は上記アナログ／デジタル変換器またはＤＣ成分検出手段に不具合がないと判定する試験手段と、を備えるようにしたので、アナログ／デジタル変換器のＤＣ成分に起因する不具合を、複雑なテスト回路等の付加回路なしに、容易に検出することができる。
【００３８】
また、本発明の請求項７に記載のアナログ／デジタル変換器テスト回路によれば、請求項６に記載のアナログ／デジタル変換器テスト回路において、上記信号発生器において発生させた信号は、矩形波信号、正弦波信号、三角波信号、あるいはランプ波信号であるようにしたので、信号発生器において信号を発生させやすいという効果、及び検査系の構造を簡略化することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるＡＤＣテスト回路の構成を示す図である。
【図２】本発明の実施の形態１におけるＡＤＣテスト回路のＤＣＣの構成を示す図である。
【図３】本発明の実施の形態１におけるＡＤＣテスト回路の一連の動作を示すフローチャートである。
【図４】本発明の実施の形態１におけるＡＤＣテスト回路のＤＣＣに入力されるＡ／Ｄ変換信号ｓ２、該ＤＣＣから出力されるＤＣ成分除去信号ｓ３の信号波形図である。
【図５】本発明の実施の形態１におけるＡＤＣテスト回路の試験装置において比較するＤＣ成分のテストパターンを示す図である。
【図６】本発明の実施の形態１におけるＡＤＣテスト回路のＤＣＣに入力されるＡ／Ｄ変換信号ｓ２、及び該ＤＣＣから出力されるＤＣ成分除去信号ｓ３の信号波形図を示す図である。
【図７】本発明の実施の形態１におけるＡＤＣテスト回路のＤＣＣの別の構成を示す図である。
【図８】従来の技術におけるＡＤＣテストの構成を示す図である。
【符号の説明】
１、３１ 信号発生器
２、３２ ＬＳＩ
３、３３ ＡＤＣ
４ ＤＣ成分
５ ＤＣＣ
８、３５ 試験装置
９ 検出部
１０ 除去部
３４ テスト回路
ｓ１ 矩形波信号
ｓ２ Ａ／Ｄ変換信号
ｓ３ ＤＣ成分除去信号
【発明の属する技術分野】
本発明は、アナログ／デジタル変換器テスト回路、及びその方法に関し、特に、アナログ／デジタル変換器の変換特性のＤＣ成分を検査するものに関する。
【０００２】
【従来の技術】
従来のアナログ／デジタル変換器（以下、「ＡＤＣ」と称す。）のテスト回路としては、例えば特許文献１に示すように、ＡＤＣにおいてＡ／Ｄ変換されたデジタルデータを検出して、該デジタルデータにおける微分直線性誤差（ＤＮＬエラー）、及び非直線性誤差（ＩＮＬエラー）を求めることで、ＡＤＣの変換特性を検査するものがある。
【０００３】
【特許文献１】
特許第２９４５３１７号公報
【０００４】
以下、図８を用いて、従来のＡＤＣテスト回路について説明する。図８は、従来のＡＤＣテスト回路の構成を示す図である。
図８に示すように、従来のＡＤＣテスト回路は、信号発生器３１と、半導体集積回路（以下、「ＬＳＩ」と称す。）３２内にあるＡＤＣ３３、及びテスト回路３４と、試験装置３５と、からなるものであり、信号発生器３１において発生したアナログ（正弦波）信号ｓ３０をＡＤＣ３３においてＡ／Ｄ変換し、テスト回路３４において、そのＡ／Ｄ変換されたＡ／Ｄ変換信号ｓ３１を検査することで、ＡＤＣ３３の非直線性誤差、及び微分直線性誤差を検出し、試験装置３５において、上記テスト回路３４からの出力値ｓ３２がテストパターンの期待値と一致するかどうかを判断し、一致する場合は合格（ＰＡＳＳ）と判定し、不一致の場合は不合格（ＦＡＩＬ）と判定するものである。
【０００５】
【発明が解決しようとする課題】
ところが、従来のＡＤＣテスト回路により合格と判定されたＡＤＣ３３を搭載した半導体集積回路３２に、さらなる不具合が発生することがあり、その原因を調査したところ、その不具合は、ＡＤＣ３３のＤＣ成分に起因するものであることが判明した。
【０００６】
しかし、従来において、ＡＤＣ３３のＤＣ成分に起因する不具合を検出する手段がなかったため、ＡＤＣ３３のＤＣ成分に起因する不具合を検出することが困難であった。
【０００７】
本発明は、上記課題に鑑みてなされたものであって、ＡＤＣのＤＣ成分に起因する不具合を検出することのできるアナログ／デジタル変換器テスト回路、及びその方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明（請求項１）に係るアナログ／デジタル変換器テスト方法は、入力信号をアナログ／デジタル変換し、アナログ／デジタル変換信号を出力するアナログ／デジタル変換ステップと、上記アナログ／デジタル変換信号からそのＤＣ成分を検出するＤＣ成分検出ステップと、上記検出したＤＣ成分を検査する検査ステップと、を有するものである。
【０００９】
また、本発明（請求項２）に係るアナログ／デジタル変換器テスト方法は、請求項１記載のアナログ／デジタル変換器テスト方法において、上記入力信号は、発生させた信号に予めＤＣ成分を付加した信号であって、上記検査ステップにおいて、上記ＤＣ成分検出ステップで検出されたＤＣ成分と、上記発生させた信号に付加したＤＣ成分との差が、所定値以上の場合は上記アナログ／デジタル変換ステップまたは上記ＤＣ成分検出ステップに不具合があると判定し、上記所定値より小さい場合は上記アナログ／デジタル変換ステップまたは上記ＤＣ成分検出ステップに不具合がないと判定するものである。
【００１０】
また、本発明（請求項３）に係るアナログ／デジタル変換器テスト方法は、請求項２記載のアナログ／デジタル変換器テスト方法において、上記入力信号に付加するＤＣ成分は、上記ＤＣ成分検出ステップにおいて検出されるＤＣ成分の値を正の値にするものである。
【００１１】
また、本発明（請求項４）に係るアナログ／デジタル変換器テスト方法は、請求項２記載のアナログ／デジタル変換器テスト方法において、上記入力信号に付加するＤＣ成分は、上記ＤＣ成分検出ステップにおいて検出されるＤＣ成分の値を負の値にするものである。
【００１２】
また、本発明（請求項５）に係るアナログ／デジタル変換器テスト方法は、請求項２に記載のアナログ／デジタル変換器テスト方法において、上記入力信号は、矩形波信号、正弦波信号、三角波信号、あるいはランプ波信号であるものである。
【００１３】
また、本発明（請求項６）に係るアナログ／デジタル変換器テスト回路は、信号を発生させ、該信号のＤＣ成分を予め付加して出力する信号発生器と、上記ＤＣ成分が付加された信号をアナログ／デジタル変換し、アナログ／デジタル変換信号を出力するアナログ／デジタル変換器と、上記アナログ／デジタル変換信号からそのＤＣ成分を検出するＤＣ成分検出手段と、上記検出したＤＣ成分と、予め記憶しておいたＤＣ成分の期待値との差が、所定値以上である場合は上記アナログ／デジタル変換器またはＤＣ成分検出手段に不具合があると判定し、該所定値より小さい場合は上記アナログ／デジタル変換器またはＤＣ成分検出手段に不具合がないと判定する試験手段と、を備えるものである。
【００１４】
また、本発明（請求項７）に係るアナログ／デジタル変換器テスト回路は、請求項６に記載のアナログ／デジタル変換器テスト回路において、上記信号発生器において発生させた信号は、矩形波信号、正弦波信号、三角波信号、あるいはランプ波信号であるものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
本実施の形態１におけるアナログ／デジタル変換器テスト回路（以下、「ＡＤＣテスト回路」と称す。）について、図１〜図７を用いて説明する。
【００１６】
まず、図１及び図２を用いて、本実施の形態１におけるＡＤＣテスト回路の構成について説明する。図１は、本実施の形態１に係るＡＤＣテスト回路の構成を示す図であり、図２は、本実施の形態１のＡＤＣテスト回路におけるＤＣ成分除去器の詳細な構成を示す図である。
【００１７】
図１において、本実施の形態１におけるＡＤＣテスト回路は、矩形波信号ｓ１を発生する信号発生器１と、該矩形波信号ｓ１のＡ／Ｄ変換を行い、Ａ／Ｄ変換信号ｓ２を出力するＡＤＣ３、及び該Ａ／Ｄ変換信号ｓ２からＤＣ成分４（ｄ３）を検出して除去するＤＣ成分除去器（以下、「ＤＣＣ」と称す。）５を備えるＬＳＩ２と、上記ＤＣ成分除去器５において検出されたＤＣ成分４（ｄ３）に基づいて、上記ＡＤＣ３の変換特性に、ＤＣ成分に起因する不具合があるか否かを判定する試験装置８と、からなるものであり、また、上記ＤＣＣ５は、図２に示すように、Ａ／Ｄ変換信号ｓ２からＤＣ成分４（ｄ３）を検出する検出部９と、該ＤＣ成分４（ｄ３）をＡ／Ｄ変換信号ｓ２から除去してＤＣ成分除去信号ｓ３を出力する除去部１０と、を備えるものである。
【００１８】
次に、図３〜図５を参照しながら、上記構成を有するＡＤＣテスト回路の動作について説明する。図３は、本実施の形態１におけるＡＤＣテスト回路の一連の動作を示すフローチャートであり、図４は、本実施の形態１のＡＤＣテスト回路のＤＣＣ５に入力されるＡ／Ｄ変換信号、及びＤＣＣ５から出力されるＤＣ成分除去信号の信号波形図であり、図５は、本実施の形態１のＡＤＤテスト回路の試験装置において比較されるテストパターンを示す図である。
【００１９】
まず、信号発生器１から矩形波信号ｓ１を出力する（ステップ２０）。なお、本実施の形態１における信号発生器１では、発生させた矩形波信号に、予め、ＤＣ成分（ｄ１）を付加した矩形波信号ｓ１を出力するようにする。そして、試験装置８には、信号発生器１において予め付加するＤＣ成分（ｄ１）を、ＤＣＣ５で検出されるＤＣ成分４（ｄ３）の期待値として、記憶しておく。
【００２０】
このようにすれば、予めＤＣ成分（ｄ１）を付加した矩形波信号ｓ１をＡＤＣ３においてＡ／Ｄ変換した際に、上記ＡＤＣ３に、ＤＣ成分に起因する不具合、例えば、ＡＤＣ３においてＤＣ成分（ｄ２；｜ｄ２｜≫０）が発生する不具合が発生している場合、Ａ／Ｄ変換信号ｓ２のＤＣ成分は、ｄ１＋ｄ２となり、上記ＤＣＣ５においてＡ／Ｄ変換信号ｓ２のＤＣ成分４（ｄ３）は、ｄ３＝ｄ１＋ｄ２として検出される。一方、ＡＤＣ３にＤＣ成分に起因する不具合が発生せず、ＡＤＣ３において矩形波信号ｓ１が正しくＡ／Ｄ変換された場合は、上述したＡＤＣ３において発生するＤＣ成分ｄ２≒０となり、ＤＣＣ５において検出されるＤＣ成分４は、ｄ３≒ｄ１として検出される。
【００２１】
つまり、ＡＤＣ３において矩形波信号ｓ１が正しくＡ／Ｄ変換されればｄ２≒０であるので、ＤＣＣ５において、ＤＣ成分４（ｄ３）の期待値である、上記信号発生器１で予め付加したＤＣ成分（ｄ１）が検出されることとなり、一方、正しくＡ／Ｄ変換されなければ｜ｄ２｜≫０であるので、ＤＣＣ５においてＤＣ成分４（ｄ３＝ｄ１＋ｄ２）が検出されることとなり、試験装置８において、ＤＣＣ５において検出されるＤＣ成分４（ｄ３）と、ＤＣＣ成分の期待値（ｄ１）とを比較すれば、ＡＤＣ３のＤＣ成分の不具合を容易に検出することができる。
【００２２】
また、上記信号発生器１において、矩形波信号に予め付加するＤＣ成分（ｄ１）は、図４に示すように、Ａ／Ｄ変換信号ｓ２の中心値ＢがＤＣＣ基準電圧値Ａより大きくなるような正の値であるものとする。このようにすれば、ＤＣＣ５の検出部９において検出されるＤＣ成分４（ｄ３＝ｄ１＋ｄ２）が常に正の値となり、試験装置８における検査を、テストパターン比較によって、容易に行うことができる。
【００２３】
上述のようにして、予めＤＣ成分（ｄ１）が付加された上記矩形波信号ｓ１は、ＡＤＣ３において、Ａ／Ｄ変換信号ｓ２にＡ／Ｄ変換される（ステップ２１）。そして、上記ＡＤＣ３から出力されたＡ／Ｄ変換信号ｓ２は、ＤＣＣ５に入力され、該ＤＣＣ５の検出部９において、Ａ／Ｄ変換信号ｓ２の中心値ＢとＤＣＣ５の基準電圧値Ａとの差分であるＤＣ成分４（ｄ３＝ｄ１＋ｄ２）（図４参照）を検出した後、上記ＤＣＣ５の除去部１０において、上記Ａ／Ｄ変換信号ｓ２から上記ＤＣ成分４（ｄ３＝ｄ１＋ｄ２）を除去したＤＣ成分除去信号ｓ３（図４参照）を出力する（ステップ２２）。
【００２４】
そして、上記ＤＣＣ５内の検出部９において検出されたＤＣ成分４（ｄ３）を、試験装置８に出力し、試験装置８において、上記ステップ２２において検出されたＤＣ成分４（ｄ３）と、予め試験装置８内に記憶させておいたＤＣ成分の期待値（ｄ１）との差が、所定値より小さいか否かを検査する（ステップ２３）。
【００２５】
本実施の形態１においては、上述したように、検出されるＤＣ成分４が常に正の値となるようにしたため、テストパターン比較により検査することができる。そして、例えば、図５に示すように、ＤＣ成分４が８ビットで表現される場合、試験装置８において、ＤＣＣ５で検出された８ビットのＤＣ成分４の上位４ビットと、予め試験装置８に記憶しておいたＤＣ成分の期待値の上位４ビットとを比較することで検査する。そして、上記検査において、上位４ビットが一致した場合は、上記ＡＤＣ３に不具合はないと判断して合格と判定し（ステップ２４）、一致しない場合はＡＤＣ３またはＤＣＣ５に不具合があるとして不合格（ＦＡＩＬ）と判定とする（ステップ２５）。
【００２６】
このように、本実施の形態１では、ＡＤＣ３から出力されるＡ／Ｄ変換信号ｓ２のＤＣ成分を検出するＤＣＣ５を設け、信号発生器１において生成された矩形波信号ｓ１を、ＡＤＣ３においてＡ／Ｄ変換した後に、ＤＣＣ５において、Ａ／Ｄ変換信号ｓ２の中心値Ｂと、ＤＣＣの基準電圧値Ａとの差分であるＤＣ成分４を検出し、試験装置８において、該検出したＤＣ成分４と、予め記憶しておいたＤＣ成分の期待値とを比較するようにしたので、ＡＤＣ３のＤＣ成分に起因する不具合を複雑なテスト回路等の付加回路なしに、容易に検出することができる。また、信号発生器１において生成した矩形波信号に、予めＤＣ成分（ｄ１）を付加した矩形波信号ｓ１をＡＤＣ３に入力し、また、試験装置８では、信号発生器１において付加されたＤＣ成分（ｄ１）を期待値として記録しておくようにし、該矩形波信号ｓ１をＡＤＣ３においてＡ／Ｄ変換させた後、ＤＣＣ５においてＤＣ成分４（ｄ３＝ｄ１＋ｄ２）を検出し、試験装置８において、該検出されたＤＣ成分４（ｄ３＝ｄ１＋ｄ２）と、予め記憶しておいたＤＣ成分の期待値（ｄ１）とを比較するようにしたので、ＡＤＣ３においてＤＣ成分に起因する不具合が発生する、つまりＤＣ成分ｄ２が発生した場合（｜ｄ２｜≫０）、ＤＣＣ５において検出されるＤＣ成分４は、ｄ３＝ｄ１＋ｄ２≠ｄ１となり、一方、ＡＤＣ３においてＤＣ成分に起因する不具合が発生しない、つまりＤＣ成分ｄ２が発生しない場合（ｄ２≒０）、ｄ３＝ｄ１＋ｄ２≒ｄ１となり、試験装置８においてＡＤＣ３のＤＣ成分に関する不具合を容易に検出することができる。
【００２７】
なお、本実施の形態１においては、信号発生器１において、ＤＣＣ５の検出部９において検出されるＤＣ成分４が常に正の値になるように、予め正の値のＤＣ成分（ｄ１）を付加するようにしたが、図６に示すように、矩形波信号に予め付加するＤＣ成分（ｄ１）が、Ａ／Ｄ変換信号ｓ２の中心値ＢがＤＣＣ基準電圧値Ａより小さくなるような負の値であるものとし、上記検出部９において検出されるＤＣ成分４が常に負の値になるようにしても、同様の効果が得られる。
【００２８】
また、本実施の形態１においては、ＤＣＣ５の検出部９において、Ａ／Ｄ変換信号ｓ２からＤＣ成分４を検出した後、除去部１０において、Ａ／Ｄ変換信号ｓ２から上記検出したＤＣ成分４を除去するものとしたが（図２参照）、ＤＣＣ５の構成は図７に示すようなものであってもよい。
【００２９】
図７においては、ＤＣＣ５ａの検出部分９ａにおいて、ＤＣ成分除去信号ｓ３からＤＣ成分を検出した後、除去部１０ａにおいて、まず上記検出部９ａにおいて検出したＤＣ成分の５０％をＡ／Ｄ変換信号ｓ２から除去する。そして、上記のようにＤＣ成分除去信号ｓ３から検出したＤＣ成分の５０％を除去することを繰り返し、トータルとしてＤＣ成分４を検出して除去するようなものである。なお、上記説明においては検出したＤＣ成分の５０％を除去するとしたが、α％（α＞０）除去するものであればよい。
【００３０】
さらに、本実施の形態１において、信号発生器１で矩形波信号を発生するようにしているのは、複雑なアナログ信号に比べて、矩形波信号が発生させやすく、且つ検査系を簡略化できるためである。また、上記信号発生器１で発生させる信号としては矩形波信号に限るものではなく、正弦波信号、三角波信号またはランプ波信号であっても、上記同様の効果が得られる。
【００３１】
さらに、本実施の形態１においては、試験装置８においてＤＣ成分４をテストパターン比較する際、ＤＣＣ５において検出したＤＣ成分４（８ビットで表現）の上位４ビットを検査したが、ＤＣ成分４のビット数ｍとその検査する上位ビット数ｎとの関係は、
ｍ ≧ ｎ （ｍ、ｎは正の整数）
を満たすものであればよい。
【００３２】
【発明の効果】
以上のように、本発明の請求項１に記載のアナログ／デジタル変換器テスト方法によれば、入力信号をアナログ／デジタル変換し、アナログ／デジタル変換信号を出力するアナログ／デジタル変換ステップと、上記アナログ／デジタル変換信号からそのＤＣ成分を検出するＤＣ成分検出ステップと、上記検出したＤＣ成分を検査する検査ステップと、を有するようにしたので、アナログ／デジタル変換器のＤＣ成分に起因する不具合を、複雑なテスト回路等の付加回路なしに、容易に検出することができる。
【００３３】
また、本発明の請求項２に記載のアナログ／デジタル変換器テスト方法によれば、請求項１記載のアナログ／デジタル変換器テスト方法において、上記入力信号は、発生させた信号に予めＤＣ成分を付加した信号であって、上記検査ステップにおいて、上記ＤＣ成分検出ステップで検出されたＤＣ成分と、上記発生させた信号に付加したＤＣ成分との差が、所定値以上の場合は上記アナログ／デジタル変換ステップまたは上記ＤＣ成分検出ステップに不具合があると判定し、上記所定値より小さい場合は上記アナログ／デジタル変換ステップまたは上記ＤＣ成分検出ステップに不具合がないと判定するようにしたので、アナログ／デジタル変換器のＤＣ成分に起因する不具合を、容易に検出することができる。
【００３４】
また、本発明の請求項３に記載のアナログ／デジタル変換器テスト方法によれば、請求項２記載のアナログ／デジタル変換器テスト方法において、上記入力信号に付加するＤＣ成分は、上記ＤＣ成分検出ステップにおいて検出されるＤＣ成分の値を正の値にするものであるので、ＤＣ成分検出ステップにおいて検出されるＤＣ成分が常に正の値となるようにすることができ、この結果、検査ステップにおけるＤＣ成分の比較をテストパターン比較にて行え、アナログ／デジタル変換器のＤＣ成分に起因する不具合を、容易に検出することができる。
【００３５】
また、本発明の請求項４に記載のアナログ／デジタル変換器テスト方法によれば、請求項２記載のアナログ／デジタル変換器テスト方法において、上記入力信号に付加するＤＣ成分は、上記ＤＣ成分検出ステップにおいて検出されるＤＣ成分の値を負の値にするものであるので、ＤＣ成分検出ステップにおいて検出されるＤＣ成分が常に負の値となるようにすることができ、この結果、検査ステップにおけるＤＣ成分の比較をテストパターン比較にて行え、アナログ／デジタル変換器のＤＣ成分に起因する不具合を、容易に検出することができる。
【００３６】
また、本発明の請求項５に記載のアナログ／デジタル変換器テスト方法によれば、請求項２に記載のアナログ／デジタル変換器テスト方法において、上記入力信号は、矩形波信号、正弦波信号、三角波信号、あるいはランプ波信号であるようにしたので、信号発生器において信号を発生させやすいという効果、及び検査系の構造を簡略化することができるという効果がある。
【００３７】
また、本発明の請求項６に記載のアナログ／デジタル変換器テスト回路によれば、信号を発生させ、該信号のＤＣ成分を予め付加して出力する信号発生器と、上記ＤＣ成分が付加された信号をアナログ／デジタル変換し、アナログ／デジタル変換信号を出力するアナログ／デジタル変換器と、上記アナログ／デジタル変換信号からそのＤＣ成分を検出するＤＣ成分検出手段と、上記検出したＤＣ成分と、予め記憶しておいたＤＣ成分の期待値との差が、所定値以上である場合は上記アナログ／デジタル変換器またはＤＣ成分検出手段に不具合があると判定し、該所定値より小さい場合は上記アナログ／デジタル変換器またはＤＣ成分検出手段に不具合がないと判定する試験手段と、を備えるようにしたので、アナログ／デジタル変換器のＤＣ成分に起因する不具合を、複雑なテスト回路等の付加回路なしに、容易に検出することができる。
【００３８】
また、本発明の請求項７に記載のアナログ／デジタル変換器テスト回路によれば、請求項６に記載のアナログ／デジタル変換器テスト回路において、上記信号発生器において発生させた信号は、矩形波信号、正弦波信号、三角波信号、あるいはランプ波信号であるようにしたので、信号発生器において信号を発生させやすいという効果、及び検査系の構造を簡略化することができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるＡＤＣテスト回路の構成を示す図である。
【図２】本発明の実施の形態１におけるＡＤＣテスト回路のＤＣＣの構成を示す図である。
【図３】本発明の実施の形態１におけるＡＤＣテスト回路の一連の動作を示すフローチャートである。
【図４】本発明の実施の形態１におけるＡＤＣテスト回路のＤＣＣに入力されるＡ／Ｄ変換信号ｓ２、該ＤＣＣから出力されるＤＣ成分除去信号ｓ３の信号波形図である。
【図５】本発明の実施の形態１におけるＡＤＣテスト回路の試験装置において比較するＤＣ成分のテストパターンを示す図である。
【図６】本発明の実施の形態１におけるＡＤＣテスト回路のＤＣＣに入力されるＡ／Ｄ変換信号ｓ２、及び該ＤＣＣから出力されるＤＣ成分除去信号ｓ３の信号波形図を示す図である。
【図７】本発明の実施の形態１におけるＡＤＣテスト回路のＤＣＣの別の構成を示す図である。
【図８】従来の技術におけるＡＤＣテストの構成を示す図である。
【符号の説明】
１、３１ 信号発生器
２、３２ ＬＳＩ
３、３３ ＡＤＣ
４ ＤＣ成分
５ ＤＣＣ
８、３５ 試験装置
９ 検出部
１０ 除去部
３４ テスト回路
ｓ１ 矩形波信号
ｓ２ Ａ／Ｄ変換信号
ｓ３ ＤＣ成分除去信号
Claims (7)
- 入力信号をアナログ／デジタル変換し、アナログ／デジタル変換信号を出力するアナログ／デジタル変換ステップと、
上記アナログ／デジタル変換信号からそのＤＣ成分を検出するＤＣ成分検出ステップと、
上記検出したＤＣ成分を検査する検査ステップと、を有する、
ことを特徴とするアナログ／デジタル変換器テスト方法。 - 請求項１記載のアナログ／デジタル変換器テスト方法において、
上記入力信号は、発生させた信号に予めＤＣ成分を付加した信号であって、
上記検査ステップにおいて、上記ＤＣ成分検出ステップで検出されたＤＣ成分と、上記発生させた信号に付加したＤＣ成分との差が、所定値以上の場合は上記アナログ／デジタル変換ステップまたは上記ＤＣ成分検出ステップに不具合があると判定し、上記所定値より小さい場合は上記アナログ／デジタル変換ステップまたは上記ＤＣ成分検出ステップに不具合がないと判定する、
ことを特徴とするアナログ／デジタル変換器テスト方法。 - 請求項２記載のアナログ／デジタル変換器テスト方法において、
上記入力信号に付加するＤＣ成分は、上記ＤＣ成分検出ステップにおいて検出されるＤＣ成分の値を正の値にするものである、
ことを特徴とするアナログ／デジタル変換器テスト方法。 - 請求項２記載のアナログ／デジタル変換器テスト方法において、
上記入力信号に付加するＤＣ成分は、上記ＤＣ成分検出ステップにおいて検出されるＤＣ成分の値を負の値にするものである、
ことを特徴とするアナログ／デジタル変換器テスト方法。 - 請求項２に記載のアナログ／デジタル変換器テスト方法において、
上記入力信号は、矩形波信号、正弦波信号、三角波信号、あるいはランプ波信号である、
ことを特徴とするアナログ／デジタル変換器テスト方法。 - 信号を発生させ、該信号のＤＣ成分を予め付加して出力する信号発生器と、
上記ＤＣ成分が付加された信号をアナログ／デジタル変換し、アナログ／デジタル変換信号を出力するアナログ／デジタル変換器と、
上記アナログ／デジタル変換信号からそのＤＣ成分を検出するＤＣ成分検出手段と、
上記検出したＤＣ成分と、予め記憶しておいたＤＣ成分の期待値との差が、所定値以上である場合は上記アナログ／デジタル変換器またはＤＣ成分検出手段に不具合があると判定し、該所定値より小さい場合は上記アナログ／デジタル変換器またはＤＣ成分検出手段に不具合がないと判定する試験手段と、を備える、
ことを特徴とするアナログ／デジタル変換器テスト回路。 - 請求項６に記載のアナログ／デジタル変換器テスト回路において、
上記信号発生器において発生させた信号は、矩形波信号、正弦波信号、三角波信号、あるいはランプ波信号である、
ことを特徴とするアナログ／デジタル変換器テスト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002310123A JP2004147115A (ja) | 2002-10-24 | 2002-10-24 | アナログ／デジタル変換器テスト方法、及びその回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002310123A JP2004147115A (ja) | 2002-10-24 | 2002-10-24 | アナログ／デジタル変換器テスト方法、及びその回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004147115A true JP2004147115A (ja) | 2004-05-20 |
Family
ID=32455735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002310123A Pending JP2004147115A (ja) | 2002-10-24 | 2002-10-24 | アナログ／デジタル変換器テスト方法、及びその回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004147115A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006068507A (ja) * | 2004-08-02 | 2006-03-16 | Fuji Photo Film Co Ltd | フォトタイマーおよび放射線撮影装置 |
| KR100834553B1 (ko) | 2006-07-27 | 2008-06-02 | 연세대학교 산학협력단 | 하드웨어 오버헤드를 줄이기 위한 아날로그 디지털변환기의 내장형 자체 테스트 장치 및 방법 |
-
2002
- 2002-10-24 JP JP2002310123A patent/JP2004147115A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006068507A (ja) * | 2004-08-02 | 2006-03-16 | Fuji Photo Film Co Ltd | フォトタイマーおよび放射線撮影装置 |
| KR100834553B1 (ko) | 2006-07-27 | 2008-06-02 | 연세대학교 산학협력단 | 하드웨어 오버헤드를 줄이기 위한 아날로그 디지털변환기의 내장형 자체 테스트 장치 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006304035A (ja) | アナログディジタル変換方法およびアナログディジタル変換システム | |
| JP2010103737A (ja) | Ａｄｃテスト回路 | |
| JP2004147115A (ja) | アナログ／デジタル変換器テスト方法、及びその回路 | |
| US7526701B2 (en) | Method and apparatus for measuring group delay of a device under test | |
| KR20020084363A (ko) | 아나로그/디지털 변환기의 선형특성 테스트장치 및 그 방법 | |
| JP4385523B2 (ja) | 半導体装置の動作試験装置および動作試験方法 | |
| Tangelder et al. | Jitter and decision-level noise separation in A/D converters | |
| KR101832190B1 (ko) | 보정 기능을 가지는 부분 방전 진단 장치 및 방법 | |
| JP2006138844A (ja) | Ｉｃテスタ | |
| JP2013150087A (ja) | Ａ／ｄ変換器検査装置およびａ／ｄ変換器検査方法 | |
| JP2004088515A (ja) | Ａｄｃの検査方法及び検査装置 | |
| JP2006145296A (ja) | 渦流探傷試験装置 | |
| US20100313091A1 (en) | Apparatus and method for testing semiconductor integrated circuit | |
| JP2004333226A (ja) | Ｉｃ部品の検査方法及び装置 | |
| JP2003066120A (ja) | 検査装置および検査方法 | |
| JPH02272823A (ja) | アナログ・デジタル変換器の試験装置 | |
| Ramadan et al. | Defect diagnoses and localization methodology for pipelined ADCs | |
| JP2000124805A (ja) | Ｄ／ａコンバータの検査回路 | |
| JPH09312568A (ja) | デジタルエラー検出装置 | |
| JP2006153705A (ja) | 集積回路における回路ブロック試験方法 | |
| JP2005257415A (ja) | アナログ・デジタルコンバータ用検査装置 | |
| KR20050094066A (ko) | 아날로그-디지털 변환기의 자체고장진단 방법 | |
| JPH11168380A (ja) | Ａｄコンバータ | |
| JP2000147072A (ja) | デジタル・アナログ混在ｉｃの検査装置およびデジタル・アナログ混在ｉｃの検査方法 | |
| JPH1068762A (ja) | Ａ／ｄコンバータを内蔵した半導体回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051024 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070605 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070612 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20071017 Free format text: JAPANESE INTERMEDIATE CODE: A02 |