JP3684058B2 - グリッチノイズの検査方法及び装置 - Google Patents
グリッチノイズの検査方法及び装置 Download PDFInfo
- Publication number
- JP3684058B2 JP3684058B2 JP36153297A JP36153297A JP3684058B2 JP 3684058 B2 JP3684058 B2 JP 3684058B2 JP 36153297 A JP36153297 A JP 36153297A JP 36153297 A JP36153297 A JP 36153297A JP 3684058 B2 JP3684058 B2 JP 3684058B2
- Authority
- JP
- Japan
- Prior art keywords
- difference data
- glitch noise
- analog signal
- digital output
- output code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
- H03M1/1095—Measuring or testing for ac performance, i.e. dynamic testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Description
【０００１】
【発明の属する技術分野】
本発明は、グリッチノイズの検査方法および装置に関する。
【０００２】
【従来の技術】
Ａ／Ｄコンバータの変換特性を示す代表的値として、微分非直線性（以下、ＤＮＬ）が用いられる。現在、ＤＮＬ検査方法として一般的なのがヒストグラム方法である。ヒストグラム法は、図６の（ｂ）に示すように、Ａ／Ｄコンバータ１の入力端子に図６の（ａ）のランプ波形２の信号を入力し、この入力ランプ波形より十分高いクロック周波数でＡ／Ｄ変換を行う。変換されたデジタル出力データ３の各コードは図６の（ｃ）のようになり、クロックにより変換された各コードの発生回数が各変換ビット間のＤＮＬに相当するので、図６の（ｄ）に示すように、横軸をデジタル出力コード、縦軸を変換回数に置き換えたヒストグラムを求める。図６の（ｄ）に示すように、全てのデジタル出力コードの変換回数の平均値４がＡ／Ｄコンバータ１の１ＬＳＢに相当し、平均値４に対して各コードの変換回数のうち最も差がある値がＡ／ＤコンバータのＤＮＬとなる。ヒストグラム方法の長所として検査時の入力信号等にランダムノイズが混じっても、数回の繰り返しによるヒストグラムの平均値をとることでノイズを低減でき、比較的高精度なＤＮＬ検査が行えることである。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のヒストグラム方法では次のような問題があった。図７の（ａ）に示すように、出力データにグリッチノイズ５を発生するＡ／Ｄコンバータでは、そのヒストグラムは、図７の（ｂ）のようになり、ｎビットのグリッチノイズがｎ＋２ビット目のデジタル出力コードにまぎれるため、不良を見つけることが困難となる。
【０００４】
また、Ａ／ＤコンバータのＤＮＬの規格が−１ＬＳＢ以下の場合に単調性（ｎビットの次はｎ＋１ビットというように１ビットづつ変化する）を欠いた不良、例えば、ｎビットの次にｎ＋２ビット目がくる場合、ｎ＋１ビットのヒストグラム・データは０となり、ｎ＋１ビットのＤＮＬは０−１ＬＳＢ＝−１ＬＳＢで、Ａ／Ｄコンバータの単調性が保証できなくなるという欠点があった。
【０００５】
そこで本発明の目的は、以上のような問題を解消したグリッチノイズの検査方法および装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、任意波形のアナログ信号を発生させるアナログ信号発生工程と、前記アナログ信号発生工程で発生されたアナログ信号をＡ／Ｄコンバータに入力する入力工程と、前記入力工程で入力された前記アナログ信号を前記Ａ／Ｄコンバータにおいてデジタル出力コードに変換する変換工程と、前記変換工程で変換されたデジタル出力コードと、当該出力コードを所定クロックずらしたデジタル出力コードとの差分データを求める差分データ算出工程と、前記差分データ算出工程で算出された差分データから、前記デジタル出力コードの振幅を検出する検出工程と、前記検出工程で検出された前記差分データの振幅と、当該振幅のプラス値とマイナス値とに応じて、グリッチノイズの発生の有無及びグリッチノイズの発生位置を判定する判定工程と、を有することを特徴とする。
【０００７】
また請求項２の発明は、請求項１において、前記判定工程は、前記検出工程で検出された前記差分データのピーク値が所定範囲内か否かに応じて、グリッチノイズの発生の有無を判定することを特徴とする。
【０００８】
さらに請求項３の発明は、任意波形のアナログ信号を発生させるアナログ信号発生手段と、前記アナログ信号発生手段で発生したアナログ信号が入力され、前記アナログ信号をデジタル出力コードに変換して出力するＡ／Ｄコンバータと、前記Ａ／Ｄコンバータで変換されたデジタル出力コードを記憶する２つの記憶手段と、前記２つの記憶手段のうち、一方の記憶手段から読み出した前記デジタル出力コードと、他方の記憶手段から所定クロックずらして読み出された前記デジタル出力コードとの差分データを求める差分データ算出手段と、前記差分データ算出手段で算出された差分データから、前記デジタル出力コードの振幅を検出する検出手段と、前記検出手段で検出された前記差分データの振幅と、当該振幅のプラス値とマイナス値とに応じて、グリッチノイズの発生の有無及びグリッチノイズの発生位置を判定する判定手段と、を有することを特徴とする。
【０００９】
さらに請求項４の発明は、請求項３において、前記判定手段は、前記検出手段で検出された前記差分データのピーク値が所定範囲内か否かに応じて、グリッチノイズの発生の有無を判定することを特徴とする。
【００１４】
【発明の実施の形態】
図１の（ａ）〜（ｃ）は本発明の実施形態の説明図である。図１の（ａ）はグリッチノイズ６を含んだＡ／Ｄ変換後のデジタル出力データ７を示す。この出力データを図１の（ｂ）のように１クロック（右方向に）ずらし、図１の（ａ）の出力データ７から図１の（ｂ）の出力データ８を差し引いたデータを求める。この差し引いたデータ９が図１の（ｃ）である。図１の（ｃ）からわかる通り、グリッチノイズに相当する部分１０の振幅が、他の箇所と比べて大きく現れる。１０の振幅がグリッチノイズの振幅を表し、これがＡ／Ｄ変換を開始してから何クロック目かを検知（測定）することで、出力コードの何ビット目で不良が起きているかを検査することができる。
【００１５】
また、図１から、グリッチノイズが、ｎビットからｎ＋１ビットの変わり目で発生すれば、グリッチノイズに相当する部分の振幅の＋と−が一致せず（図１の（ｃ））、図２の（ａ）に示すようにグリッチノイズ１１がＡ／Ｄ変換後のデジタル出力データ１２の該当ビットの平坦な箇所で発生すると、この出力データ１２を図２の（ｂ）のように１クロック（右方向に）ずらし、図２の（ａ）の出力データ１２から図２の（ｂ）の出力データ１３を差し引いたデータ１４は図２の（ｃ）のようになり、このデータ１４からグリッチノイズに相当する部分の振幅の＋と−が一致することがわかる。
【００１６】
このようにＡ／Ｄ変換後のデジタル出力データと、このデータを１クロック分ずらしたデータとの差を求めることによって、グリッチノイズを検知すること、その振幅を知ること、およびその特徴（例えば該当ビット上での発生位置等）を知ることができる。
【００１７】
【実施例】
図３は第１の実施例のブロック図である。図３に示すように、１５は検査すべきＡ／Ｄコンバータ、１６はランプ波形発生回路、１７はタイミング発生回路である。ランプ波形発生回路１６はタイミング発生回路１７からのトリガ信号の入力に応答してランプ波形の信号をＡ／Ｄコンバータ１５に入力し、Ａ／Ｄコンバータ１５はタイミング発生回路１７からのクロック信号に応答して、入力されたランプ波形の信号のＡ／Ｄ変換を実行してデジタル出力データをメモリＡ及びＢに記憶する。次にタイミング発生回路１７からのクロック信号に応答して、メモリＡ及びＢから前記記憶データをメモリＢをメモリＡより１クロック分位相を遅らせて各々読み出し、計算回路１８において、前記読み出したメモリＡのデータからメモリＢのデータを差し引き、その差し引き値のピーク値をピーク値検出回路１９で検出し、判定回路２０において、前記ピーク値が±１以内であればグリッチノイズが発生していないものと判定し、ピーク値が±１を越えている場合は、グリッチノイズが発生しているので、不良と判定する。
【００１８】
図４は第２の実施例のブロック図である。図４に示すように、２１はＣＰＵであって、ＲＯＭ２２内に格納した図５に示すような制御手順を実行する。２３はＲＡＭであって、ＣＰＵ２１の作業領域を有する。２４はディスプレィであって、後述する検査の結果等を表示する。２５はプリンタであって、後述する検査の結果等を印刷する。２６はＣＰＵ２１に対する指示等を入力するキーボードである。２７はインターフェイスであって、Ａ／Ｄコンバータ１５からの出力データを入力する。
【００１９】
図５に基づいて、第２の実施例の検査法を説明する。まず、タイミング発生回路１７からのトリガ信号の入力に応答してランプ波形の信号をＡ／Ｄコンバータ１５に入力し（Ｆ−１）、Ａ／Ｄコンバータ１５がタイミング発生回路１７からのクロック信号に応答して、入力されたランプ波形の信号のＡ／Ｄ変換を実行して得られたデジタル出力データをインターフェイス２７を介して取り込む（Ｆ−２）。この出力データをＲＡＭ２３上の任意の配列アレイ１（ａｒｒａｙ１）に記憶（コピー）し、同様に前記出力データを１クロック位相をずらした形で任意の配列アレイ２（ａｒｒａｙ２）にコピーする（Ｆ−３）。次にａｒｒａｙ１からａｒｒａｙ２を差し引いたデータを任意の配列アレイ３（ａｒｒａｙ３）に記憶する（Ｆ−４）。次いでａｒｒａｙ３のピーク値を検出し（Ｆ−５）、ピーク値が±１以内であるか否かを判断し（Ｆ−６）、ピーク値が±１以内であれば、グリッチノイズの発生は無いのでａｒｒａｙ１のデータを取り出して、ヒストグラム方法などの次の検査を実行し（Ｆ−７）、ピーク値が±１を越えている場合は、グリッチノイズが発生しているので不良と判定し検査を中止する（Ｆ−８）。
【００２０】
【発明の効果】
以上説明したように、本発明によれば、ヒストグラム方法だけでは検出できないグリッチノイズを高精度に検出することができる。さらにグリッチノイズの振幅、発生箇所、該当ビット上での発生位置（ビットの変わり目か平坦部分か）を知ることができる。
【図面の簡単な説明】
【図１】本発明によるグリッチノイズの検査方法の説明図である。
【図２】本発明によるグリッチノイズの検査方法の他の説明図である。
【図３】本発明にかかるグリッチノイズの検査回路のブロック図である。
【図４】本発明にかかる他のグリッチノイズの検査回路のブロック図である。
【図５】本発明によるグリッチノイズの検査方法の動作手順をフローチャートである。
【図６】従来のヒストグラム方法によるＤＮＬ検査を説明する図である。
【図７】同従来の問題点を示す図である。
【符号の説明】
Ａ，Ｂ メモリ
１５ Ａ／Ｄコンバータ
１６ ランプ波形発生回路
１７ タイミング発生回路
１８ 計算回路
１９ ピーク値検出回路
２０ 判定回路
【発明の属する技術分野】
本発明は、グリッチノイズの検査方法および装置に関する。
【０００２】
【従来の技術】
Ａ／Ｄコンバータの変換特性を示す代表的値として、微分非直線性（以下、ＤＮＬ）が用いられる。現在、ＤＮＬ検査方法として一般的なのがヒストグラム方法である。ヒストグラム法は、図６の（ｂ）に示すように、Ａ／Ｄコンバータ１の入力端子に図６の（ａ）のランプ波形２の信号を入力し、この入力ランプ波形より十分高いクロック周波数でＡ／Ｄ変換を行う。変換されたデジタル出力データ３の各コードは図６の（ｃ）のようになり、クロックにより変換された各コードの発生回数が各変換ビット間のＤＮＬに相当するので、図６の（ｄ）に示すように、横軸をデジタル出力コード、縦軸を変換回数に置き換えたヒストグラムを求める。図６の（ｄ）に示すように、全てのデジタル出力コードの変換回数の平均値４がＡ／Ｄコンバータ１の１ＬＳＢに相当し、平均値４に対して各コードの変換回数のうち最も差がある値がＡ／ＤコンバータのＤＮＬとなる。ヒストグラム方法の長所として検査時の入力信号等にランダムノイズが混じっても、数回の繰り返しによるヒストグラムの平均値をとることでノイズを低減でき、比較的高精度なＤＮＬ検査が行えることである。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のヒストグラム方法では次のような問題があった。図７の（ａ）に示すように、出力データにグリッチノイズ５を発生するＡ／Ｄコンバータでは、そのヒストグラムは、図７の（ｂ）のようになり、ｎビットのグリッチノイズがｎ＋２ビット目のデジタル出力コードにまぎれるため、不良を見つけることが困難となる。
【０００４】
また、Ａ／ＤコンバータのＤＮＬの規格が−１ＬＳＢ以下の場合に単調性（ｎビットの次はｎ＋１ビットというように１ビットづつ変化する）を欠いた不良、例えば、ｎビットの次にｎ＋２ビット目がくる場合、ｎ＋１ビットのヒストグラム・データは０となり、ｎ＋１ビットのＤＮＬは０−１ＬＳＢ＝−１ＬＳＢで、Ａ／Ｄコンバータの単調性が保証できなくなるという欠点があった。
【０００５】
そこで本発明の目的は、以上のような問題を解消したグリッチノイズの検査方法および装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、任意波形のアナログ信号を発生させるアナログ信号発生工程と、前記アナログ信号発生工程で発生されたアナログ信号をＡ／Ｄコンバータに入力する入力工程と、前記入力工程で入力された前記アナログ信号を前記Ａ／Ｄコンバータにおいてデジタル出力コードに変換する変換工程と、前記変換工程で変換されたデジタル出力コードと、当該出力コードを所定クロックずらしたデジタル出力コードとの差分データを求める差分データ算出工程と、前記差分データ算出工程で算出された差分データから、前記デジタル出力コードの振幅を検出する検出工程と、前記検出工程で検出された前記差分データの振幅と、当該振幅のプラス値とマイナス値とに応じて、グリッチノイズの発生の有無及びグリッチノイズの発生位置を判定する判定工程と、を有することを特徴とする。
【０００７】
また請求項２の発明は、請求項１において、前記判定工程は、前記検出工程で検出された前記差分データのピーク値が所定範囲内か否かに応じて、グリッチノイズの発生の有無を判定することを特徴とする。
【０００８】
さらに請求項３の発明は、任意波形のアナログ信号を発生させるアナログ信号発生手段と、前記アナログ信号発生手段で発生したアナログ信号が入力され、前記アナログ信号をデジタル出力コードに変換して出力するＡ／Ｄコンバータと、前記Ａ／Ｄコンバータで変換されたデジタル出力コードを記憶する２つの記憶手段と、前記２つの記憶手段のうち、一方の記憶手段から読み出した前記デジタル出力コードと、他方の記憶手段から所定クロックずらして読み出された前記デジタル出力コードとの差分データを求める差分データ算出手段と、前記差分データ算出手段で算出された差分データから、前記デジタル出力コードの振幅を検出する検出手段と、前記検出手段で検出された前記差分データの振幅と、当該振幅のプラス値とマイナス値とに応じて、グリッチノイズの発生の有無及びグリッチノイズの発生位置を判定する判定手段と、を有することを特徴とする。
【０００９】
さらに請求項４の発明は、請求項３において、前記判定手段は、前記検出手段で検出された前記差分データのピーク値が所定範囲内か否かに応じて、グリッチノイズの発生の有無を判定することを特徴とする。
【００１４】
【発明の実施の形態】
図１の（ａ）〜（ｃ）は本発明の実施形態の説明図である。図１の（ａ）はグリッチノイズ６を含んだＡ／Ｄ変換後のデジタル出力データ７を示す。この出力データを図１の（ｂ）のように１クロック（右方向に）ずらし、図１の（ａ）の出力データ７から図１の（ｂ）の出力データ８を差し引いたデータを求める。この差し引いたデータ９が図１の（ｃ）である。図１の（ｃ）からわかる通り、グリッチノイズに相当する部分１０の振幅が、他の箇所と比べて大きく現れる。１０の振幅がグリッチノイズの振幅を表し、これがＡ／Ｄ変換を開始してから何クロック目かを検知（測定）することで、出力コードの何ビット目で不良が起きているかを検査することができる。
【００１５】
また、図１から、グリッチノイズが、ｎビットからｎ＋１ビットの変わり目で発生すれば、グリッチノイズに相当する部分の振幅の＋と−が一致せず（図１の（ｃ））、図２の（ａ）に示すようにグリッチノイズ１１がＡ／Ｄ変換後のデジタル出力データ１２の該当ビットの平坦な箇所で発生すると、この出力データ１２を図２の（ｂ）のように１クロック（右方向に）ずらし、図２の（ａ）の出力データ１２から図２の（ｂ）の出力データ１３を差し引いたデータ１４は図２の（ｃ）のようになり、このデータ１４からグリッチノイズに相当する部分の振幅の＋と−が一致することがわかる。
【００１６】
このようにＡ／Ｄ変換後のデジタル出力データと、このデータを１クロック分ずらしたデータとの差を求めることによって、グリッチノイズを検知すること、その振幅を知ること、およびその特徴（例えば該当ビット上での発生位置等）を知ることができる。
【００１７】
【実施例】
図３は第１の実施例のブロック図である。図３に示すように、１５は検査すべきＡ／Ｄコンバータ、１６はランプ波形発生回路、１７はタイミング発生回路である。ランプ波形発生回路１６はタイミング発生回路１７からのトリガ信号の入力に応答してランプ波形の信号をＡ／Ｄコンバータ１５に入力し、Ａ／Ｄコンバータ１５はタイミング発生回路１７からのクロック信号に応答して、入力されたランプ波形の信号のＡ／Ｄ変換を実行してデジタル出力データをメモリＡ及びＢに記憶する。次にタイミング発生回路１７からのクロック信号に応答して、メモリＡ及びＢから前記記憶データをメモリＢをメモリＡより１クロック分位相を遅らせて各々読み出し、計算回路１８において、前記読み出したメモリＡのデータからメモリＢのデータを差し引き、その差し引き値のピーク値をピーク値検出回路１９で検出し、判定回路２０において、前記ピーク値が±１以内であればグリッチノイズが発生していないものと判定し、ピーク値が±１を越えている場合は、グリッチノイズが発生しているので、不良と判定する。
【００１８】
図４は第２の実施例のブロック図である。図４に示すように、２１はＣＰＵであって、ＲＯＭ２２内に格納した図５に示すような制御手順を実行する。２３はＲＡＭであって、ＣＰＵ２１の作業領域を有する。２４はディスプレィであって、後述する検査の結果等を表示する。２５はプリンタであって、後述する検査の結果等を印刷する。２６はＣＰＵ２１に対する指示等を入力するキーボードである。２７はインターフェイスであって、Ａ／Ｄコンバータ１５からの出力データを入力する。
【００１９】
図５に基づいて、第２の実施例の検査法を説明する。まず、タイミング発生回路１７からのトリガ信号の入力に応答してランプ波形の信号をＡ／Ｄコンバータ１５に入力し（Ｆ−１）、Ａ／Ｄコンバータ１５がタイミング発生回路１７からのクロック信号に応答して、入力されたランプ波形の信号のＡ／Ｄ変換を実行して得られたデジタル出力データをインターフェイス２７を介して取り込む（Ｆ−２）。この出力データをＲＡＭ２３上の任意の配列アレイ１（ａｒｒａｙ１）に記憶（コピー）し、同様に前記出力データを１クロック位相をずらした形で任意の配列アレイ２（ａｒｒａｙ２）にコピーする（Ｆ−３）。次にａｒｒａｙ１からａｒｒａｙ２を差し引いたデータを任意の配列アレイ３（ａｒｒａｙ３）に記憶する（Ｆ−４）。次いでａｒｒａｙ３のピーク値を検出し（Ｆ−５）、ピーク値が±１以内であるか否かを判断し（Ｆ−６）、ピーク値が±１以内であれば、グリッチノイズの発生は無いのでａｒｒａｙ１のデータを取り出して、ヒストグラム方法などの次の検査を実行し（Ｆ−７）、ピーク値が±１を越えている場合は、グリッチノイズが発生しているので不良と判定し検査を中止する（Ｆ−８）。
【００２０】
【発明の効果】
以上説明したように、本発明によれば、ヒストグラム方法だけでは検出できないグリッチノイズを高精度に検出することができる。さらにグリッチノイズの振幅、発生箇所、該当ビット上での発生位置（ビットの変わり目か平坦部分か）を知ることができる。
【図面の簡単な説明】
【図１】本発明によるグリッチノイズの検査方法の説明図である。
【図２】本発明によるグリッチノイズの検査方法の他の説明図である。
【図３】本発明にかかるグリッチノイズの検査回路のブロック図である。
【図４】本発明にかかる他のグリッチノイズの検査回路のブロック図である。
【図５】本発明によるグリッチノイズの検査方法の動作手順をフローチャートである。
【図６】従来のヒストグラム方法によるＤＮＬ検査を説明する図である。
【図７】同従来の問題点を示す図である。
【符号の説明】
Ａ，Ｂ メモリ
１５ Ａ／Ｄコンバータ
１６ ランプ波形発生回路
１７ タイミング発生回路
１８ 計算回路
１９ ピーク値検出回路
２０ 判定回路
Claims (4)
- 任意波形のアナログ信号を発生させるアナログ信号発生工程と、
前記アナログ信号発生工程で発生されたアナログ信号をＡ／Ｄコンバータに入力する入力工程と、
前記入力工程で入力された前記アナログ信号を前記Ａ／Ｄコンバータにおいてデジタル出力コードに変換する変換工程と、
前記変換工程で変換されたデジタル出力コードと、当該出力コードを所定クロックずらしたデジタル出力コードとの差分データを求める差分データ算出工程と、
前記差分データ算出工程で算出された差分データから、前記デジタル出力コードの振幅を検出する検出工程と、
前記検出工程で検出された前記差分データの振幅と、当該振幅のプラス値とマイナス値とに応じて、グリッチノイズの発生の有無及びグリッチノイズの発生位置を判定する判定工程と、
を有することを特徴とするグリッチノイズの検査方法。 - 請求項１において、
前記判定工程は、前記検出工程で検出された前記差分データのピーク値が所定範囲内か否かに応じて、グリッチノイズの発生の有無を判定することを特徴とするグリッチノイズの検査方法。 - 任意波形のアナログ信号を発生させるアナログ信号発生手段と、
前記アナログ信号発生手段で発生したアナログ信号が入力され、前記アナログ信号をデジタル出力コードに変換して出力するＡ／Ｄコンバータと、
前記Ａ／Ｄコンバータで変換されたデジタル出力コードを記憶する２つの記憶手段と、
前記２つの記憶手段のうち、一方の記憶手段から読み出した前記デジタル出力コードと、他方の記憶手段から所定クロックずらして読み出された前記デジタル出力コードとの差分データを求める差分データ算出手段と、
前記差分データ算出手段で算出された差分データから、前記デジタル出力コードの振幅を検出する検出手段と、
前記検出手段で検出された前記差分データの振幅と、当該振幅のプラス値とマイナス値とに応じて、グリッチノイズの発生の有無及びグリッチノイズの発生位置を判定する判定手段と、
を有することを特徴とするグリッチノイズの検査装置。 - 請求項３において、
前記判定手段は、前記検出手段で検出された前記差分データのピーク値が所定範囲内か否かに応じて、グリッチノイズの発生の有無を判定することを特徴とするグリッチノイズの検査装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36153297A JP3684058B2 (ja) | 1997-12-26 | 1997-12-26 | グリッチノイズの検査方法及び装置 |
| US09/215,193 US6549573B2 (en) | 1997-12-26 | 1998-12-18 | Testing method and apparatus of glitch noise and storage medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36153297A JP3684058B2 (ja) | 1997-12-26 | 1997-12-26 | グリッチノイズの検査方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11195987A JPH11195987A (ja) | 1999-07-21 |
| JP3684058B2 true JP3684058B2 (ja) | 2005-08-17 |
Family
ID=18473965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36153297A Expired - Fee Related JP3684058B2 (ja) | 1997-12-26 | 1997-12-26 | グリッチノイズの検査方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6549573B2 (ja) |
| JP (1) | JP3684058B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4875257B2 (ja) * | 2000-07-17 | 2012-02-15 | パナソニック株式会社 | 漏電検出装置 |
| JP4859854B2 (ja) * | 2001-06-13 | 2012-01-25 | 株式会社アドバンテスト | 半導体デバイス試験装置、及び半導体デバイス試験方法 |
| US20020193157A1 (en) * | 2001-06-18 | 2002-12-19 | Canon Kabushiki Kaisha | Computer device for implementing a trading card game and control method therefor, program executed by computer device, controller, system, and game cards |
| US6728649B2 (en) | 2002-02-01 | 2004-04-27 | Adtran, Inc. | Method and apparatus for removing digital glitches |
| US9240798B2 (en) * | 2014-02-28 | 2016-01-19 | Texas Instruments Incorporated | On-chip analog-to-digital converter (ADC) linearity text for embedded devices |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH065016A (ja) * | 1992-06-18 | 1994-01-14 | Canon Inc | データ検出装置 |
-
1997
- 1997-12-26 JP JP36153297A patent/JP3684058B2/ja not_active Expired - Fee Related
-
1998
- 1998-12-18 US US09/215,193 patent/US6549573B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6549573B2 (en) | 2003-04-15 |
| US20030002573A1 (en) | 2003-01-02 |
| JPH11195987A (ja) | 1999-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5712633A (en) | Conversion characteristic test circuit for analog/digital converter and method thereof | |
| JP2008017004A (ja) | 半導体装置 | |
| JP3684058B2 (ja) | グリッチノイズの検査方法及び装置 | |
| JPH0645941A (ja) | 検査装置 | |
| JP2005354617A (ja) | Ａ／ｄ変換器試験装置及びａ／ｄ変換器の生産方法 | |
| US6718357B2 (en) | Microcomputer including an upper and lower clip circuit | |
| KR101037479B1 (ko) | 검출 장치, 검출 방법, 및 프로그램 | |
| US5093724A (en) | Semiconductor device containing video signal processing circuit | |
| JP4650294B2 (ja) | Ａ／ｄ変換回路の製造方法 | |
| JP2006324745A (ja) | テスト回路及びテスト方法 | |
| KR100424312B1 (ko) | 영상검출장치 및 그 보정값 결정방법 | |
| JP2735076B2 (ja) | アナログ／ディジタル変換器の試験方法 | |
| JP4283157B2 (ja) | 半導体装置の試験方法 | |
| KR950009827Y1 (ko) | 디지탈/아날로그 변환기의 비직선성 테스트 회로 | |
| JPH11326465A (ja) | Ａｄ・ｄａコンバータ内蔵半導体集積回路およびそのテスト方法 | |
| JP2011205535A (ja) | Ａ／ｄ変換器用テスト回路、ａ／ｄ変換器のテスト方法 | |
| JPH1164042A (ja) | 波形整形回路と計測装置 | |
| JPH06337204A (ja) | 寸法測定装置 | |
| JP2004147115A (ja) | アナログ／デジタル変換器テスト方法、及びその回路 | |
| KR930004767Y1 (ko) | 상태확인 가능한 a/d 변환회로 | |
| CN112713895A (zh) | 一种时钟检测电路及方法 | |
| JP2006013800A (ja) | Ａ／ｄ変換器の検査装置及びａ／ｄ変換器の検査方法 | |
| KR950007255Y1 (ko) | 디지탈/아날로그 변환기의 inl에러 측정회로 | |
| KR100505566B1 (ko) | 서브코드 q데이타의 병렬 순환 여유 검사 방법 | |
| JPH0436493B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050520 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050527 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |