KR101037479B1 - 검출 장치, 검출 방법, 및 프로그램 - Google Patents

검출 장치, 검출 방법, 및 프로그램 Download PDF

Info

Publication number
KR101037479B1
KR101037479B1 KR1020057013899A KR20057013899A KR101037479B1 KR 101037479 B1 KR101037479 B1 KR 101037479B1 KR 1020057013899 A KR1020057013899 A KR 1020057013899A KR 20057013899 A KR20057013899 A KR 20057013899A KR 101037479 B1 KR101037479 B1 KR 101037479B1
Authority
KR
South Korea
Prior art keywords
change point
signal
timing
unit
output signal
Prior art date
Application number
KR1020057013899A
Other languages
English (en)
Other versions
KR20050095632A (ko
Inventor
마사루 도이
Original Assignee
주식회사 아도반테스토
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아도반테스토 filed Critical 주식회사 아도반테스토
Publication of KR20050095632A publication Critical patent/KR20050095632A/ko
Application granted granted Critical
Publication of KR101037479B1 publication Critical patent/KR101037479B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

전자 디바이스의 출력 신호를 수취하고, 변화점을 검출하는 변화점 검출부와, 출력 신호에 있어서의 변화점보다 이전 또는 이후에 있어서의 출력 신호 레벨을 검출하는 타이밍 비교부와, 타이밍 비교부가 검출한 출력 신호의 신호 레벨에 기초하여 변화점 검출부가 검출한 변화점의 타이밍을 보정하는 보정부를 포함하는 것을 특징으로 하는 검출 장치를 제공한다.
Figure R1020057013899
검출, 출력, 신호, 변화점

Description

검출 장치, 검출 방법, 및 프로그램{DETECTION DEVICE, DETECTION METHOD, AND PROGRAM}
본 발명은 피측정 신호의 신호 레벨의 변화점을 검출하는 검출 장치에 관한 것이다. 또한, 본 출원은 다음의 일본 특허 출원에 관련된다. 문헌의 참조에 의한 편입이 인정되는 지정국에 있어서는, 다음의 출원에 기재된 내용을 참조에 의하여 본 출원에 편입하여 본 출원의 기재의 일부로 한다.
일본 특허 출원 2003-026866 출원일 2003년 2월 4일
종래에, 반도체 회로 등의 전자 디바이스의 시험으로서, 전자 디바이스가 출력하는 출력 신호를 측정하여, 전자 디바이스가 기대치와 같은 출력 신호를 출력하는가를 측정하는 시험이 있다. 이때, 전자 디바이스를 시험하는 시험 장치는, 출력 신호의 값이 어느 타이밍에서 어느 정도 변화하였는가를 측정한다.
시험 장치는 출력 신호의 값의 변화점을 측정하기 위하여, 에지 스트로브라 불리는 측정을 수행하고 있다. 에지 스트로브는 위상을 순차적으로 이동시킨 스트로브를 생성하여 생성된 스트로브의 타이밍에 있어서의 출력 신호의 신호 레벨을 순차적으로 검출하는 측정이다(예를 들어 특허문헌 1 참조). 이에 의하여, 위상이 다른 복수의 타이밍에 있어서의 출력 신호의 신호 레벨을 검출하고, 출력 신호의 값의 변화점을 검출하고, 신호 레벨이 변화하는 타이밍 및 신호 레벨이 어느 정도 변화하였는가를 측정하고 있다.
상술한 에지 스트로브에 있어서의 신호 레벨의 검출은, 출력 신호를 수취하고, 스트로브를 동작 클록으로 하는 레벨 비교기에 의하여 수행된다. 레벨 비교기는 스트로브가 지시하는 타이밍에 있어서의 출력 신호의 신호 레벨과 소정의 문턱값을 비교하여, 신호 레벨이 H 또는 L 레벨의 어느 것인가를 검출한다.
[특허 문헌 1]
일본 특허 공개 2001-356153호 공보(제7면, 제15 및 16도)
종래의 시험 장치는 상술한 바와 같은 방법으로, 출력 신호의 상승 에지 및 하강 에지의 타이밍을 검출하고 있다. 그러나 출력 신호의 상승 에지 및 하강 에지를 상술한 종래의 방법으로 측정한 경우, 양자의 측정 결과에 오차가 발생하는 경우가 있다. 예를 들어, 동일한 타이밍에서 값이 변화하는 상승 에지와 하강 에지를 측정한 경우에도 양자의 측정 결과가 동일하게 되지 않는 경우가 있다.
상술한 오차가 발생하는 원인으로서, 출력 신호의 신호 레벨의 검출에 사용되는 레벨 비교기의 히스테리시스 특성을 생각할 수 있다. 즉, 레벨 비교기가 H 레벨을 검출하기 위하여 출력 신호와 비교하는 문턱값과, L 레벨을 검출하기 위하여 출력 신호와 비교하는 문턱값이 서로 다르기 때문에, L 레벨로부터 H 레벨로 변화하는 상승 에지의 타이밍과, H 레벨로부터 L 레벨로 변화하는 하강 에지의 타이 밍을 측정한 경우에 양자의 사이에 측정 오차가 발생하게 된다.
또한, 다른 원인으로서, 출력 신호가 시험 장치 내의 논리 회로, 버퍼 등을 통과하는 경우에 있어서, 상승 에지와 하강 에지와의 전달 지연 시간의 차이 등도 생각할 수 있다.
이렇게, 여러 가지 원인에 의하여 상술한 측정 오차가 발생한다. 보다 고속 동작을 수행하는 디바이스를 시험하기 위하여는, 이러한 측정 오차를 감소시킬 것이 요구된다. 그러나 이러한 측정 오차를 감소시키기 위하여, 시험 장치 내의 회로 특성을 조정한 경우에도, 당해 측정 오차를 충분히 감소시키기는 곤란하며, 또한, 그러한 보정 회로를 작성하는 것은 곤란하다. 또한, 설계 비용 등을 고려하여도 바람직하지 않다.
여기서, 본 발명은 상기의 과제를 해결할 수 있는 검출 장치, 검출 방법 및 프로그램을 제공하는 것을 그 목적으로 한다. 이 목적은, 특허청구범위에 있어서의 독립항에 기재된 특징의 조합에 의하여 달성된다. 또한, 종속항은 본 발명의 더욱 유리한 구체예를 규정한다.
상기 과제를 해결하기 위하여, 본 발명의 제1의 형태에 있어서는, 전자 디바이스가 출력하는 출력 신호의 신호 레벨이 변화하는 변화점을 검출하는 검출 장치에 있어서, 출력 신호를 수취하고, 변화점을 검출하는 변화점 검출부와, 출력 신호에 있어서의 변화점보다 이전 또는 이후에 있어서의 출력 신호의 신호 레벨을 검출하는 타이밍 비교부와, 타이밍 비교부가 검출한 출력 신호의 신호 레벨에 기초하여, 변화점 검출부가 검출한 변화점의 타이밍을 보정하는 보정부와, 타이밍 비교부가 검출한 신호 레벨에 기초하여, 변화점이 상승 에지 또는 하강 에지의 어느 것을 지시하는가를 판정하는 에지 종류 판정부를 포함하며, 보정부는, 에지 종류 판정부에 있어서의 판정 결과에 기초하여, 변화점 검출부가 검출한 변화점의 타이밍을 보정하는 것을 특징으로 하는 검출 장치를 제공한다.
타이밍 비교부는, 변화점으로부터 예정된 시간 이동한 타이밍에 있어서의 출력 신호의 신호 레벨을 검출하여도 좋다.
상승 에지 및 하강 에지의 각각에 대응하는 복수의 보정치를 격납하는 보정치 격납부를 더욱 포함하며, 보정부는, 에지 종류 판정부에 있어서의 판정 결과에 대응되는 보정치를 사용하여 변화점의 타이밍을 보정하여도 좋다. 또한, 예정된 보정치를 격납하는 보정치 격납부를 더욱 포함하며, 보정부는, 에지 종류 판정부에 있어서의 판정 결과가 예정된 결과인 경우에, 보정치 격납부가 격납한 보정치를 사용하여 변화점의 타이밍을 보정하여도 좋다.
스트로브 신호를 순차적으로 지연시켜 출력하는 케스케이드 접속된 복수의 가변 지연 회로를 포함하되, 위상이 서로 다른 복수의 타이밍을 지시하는 복수의 스트로브를 생성하는 멀티 스트로브 생성부를 더욱 포함하며, 타이밍 비교부는, 가변 지연 회로에 대응하여 설치되고, 대응하는 가변 지연 회로가 출력하는 스트로브 신호의 타이밍에 있어서의 출력 신호의 신호 레벨을 검출하는 복수의 비교기를 포함하고, 복수의 스트로브가 지시하는 복수의 타이밍에 있어서의 출력 신호의 신호 레벨을 검출하며, 변화점 검출부는, 복수의 타이밍에 있어서의 복수의 신호 레벨에 있어서, 인접하는 타이밍에 있어서의 두 개의 신호 레벨이 서로 다른 경우에 변화점을 검출하며, 에지 종류 판정부는 타이밍 비교부가 검출한 복수의 신호 레벨 중에서, 변화점보다 이전 또는 이후의 타이밍에 있어서의 신호 레벨을 수취하고, 수취한 신호 레벨에 기초하여 변화점이 상승 에지 또는 하강 에지의 어느 것을 지시하는가를 판정하여도 좋다.
변화점 검출부는, 인접하는 타이밍에 있어서의 두 개의 신호 레벨을 수취하고, 대응하는 두 개의 상기 신호 레벨이 서로 다른 경우에, H 논리를 출력하는 복수의 배타적 논리합 회로와, 복수의 배타적 논리합 회로의 출력 결과에 기초하여, 변화점의 타이밍을 지시하는 인코드 신호를 생성하는 인코더를 포함하여도 좋다.
보정부는, 인코드 신호를 수취하고, 인코드 신호에 보정치를 가산한 보정 신호를 출력하는 가산부와, 인코드 신호 및 보정 신호를 수취하고, 에지 종류 판정부에 있어서의 판정 결과에 대응하여 인코드 신호 또는 보정 신호의 어느 것인가를 변화점의 타이밍으로서 출력하는 선택부를 포함하여도 좋다.
에지 종류 판정부는, 인코드 신호에 기초하여 변화점 검출부가 변화점을 검출하였는가 아닌가를 판정하고, 선택부는, 변화점 검출부가 변화점을 검출하였는가 아닌가에 더욱 기초하여, 인코드 신호 또는 보정 신호의 어느 것인가를 선택하여 출력하여도 좋다.
보정부는, 변화점 검출부가 검출한 변화점의 타이밍과, 에지 종류 판정부가 판정한 에지 종류를 대응시켜 격납하는 실패 메모리와, 실패 메모리가 격납한 에지의 종류에 기초하여, 대응하는 변화점의 타이밍을 보정하는 보정 수단을 포함하여도 좋다.
본 발명의 제2의 형태에 있어서는, 전자 디바이스가 출력하는 출력 신호의 신호 레벨이 변화하는 변화점을 검출하는 검출 방법에 있어서, 출력 신호를 수취하고, 변화점을 검출하는 변화점 검출 단계와, 출력 신호에 있어서의 변화점보다 이전 또는 이후에 있어서의 출력 신호의 신호 레벨을 검출하는 타이밍 비교 단계와, 타이밍 비교 단계에 있어서 검출한 출력 신호의 신호 레벨에 기초하여 변화점 검출 단계에 있어서 검출한 변화점의 타이밍을 보정하는 보정 단계와, 타이밍 비교 단계에서 검출한 신호 레벨에 기초하여, 변화점이 상승 에지 또는 하강 에지의 어느 것을 지시하는가를 판정하는 에지 종류 판정 단계를 포함하고, 보정 단계는, 에지 종류 판정 단계에 있어서의 판정 결과를 기초로, 보정부에 의하여 변화점 검출 단계에서 검출한 변화점의 타이밍을 보정하는 단계를 포함하는 것을 특징으로 하는 검출 방법을 제공한다.
본 발명의 제3의 형태에 있어서는, 검출 장치로 하여금, 전자 디바이스가 출력하는 출력 신호의 신호 레벨이 변화하는 변화점을 검출하게 하는 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체에 있어서, 프로그램은 검출 장치를, 출력 신호를 수취하고, 변화점을 검출하는 변화점 검출부, 출력 신호에 있어서의 변화점보다 이전 또는 이후에 있어서의 출력 신호의 신호 레벨을 검출하는 타이밍 비교부, 타이밍 비교부가 검출한 출력 신호의 신호 레벨에 기초하여, 변화점 검출부가 검출한 변화점의 타이밍을 보정하는 보정부, 및 타이밍 비교부가 검출한 신호 레벨에 기초하여, 변화점이 상승 에지 또는 하강 에지의 어느 것을 지시하는가를 판정하는 에지 종류 판정부로서 기능시키고, 보정부는, 에지 종류 판정부에 있어서의 판정 결과에 기초하여, 변화점 검출부가 검출한 변화점의 타이밍을 보정하는 것을 특징으로 하는 기록 매체를 제공한다.
또한, 상기의 발명의 개요는, 본 발명의 필요한 특징의 전부를 열거한 것은 아니며, 이들의 특징군의 서브콤비네이션도 또한 본 발명을 이룬다.
도 1은, 본 발명의 실시 형태에 관한 검출 장치 100의 구성의 일례를 도시한 도면이다.
도 2는, 실패 메모리 50에 있어서의 데이터 구성의 일례를 도시한 도면이다.
도 3은, 전자 디바이스가 출력하는 출력 신호의 파형의 일례를 도시한 도면이다.
도 4는, 도 1에 있어서 설명한 검출 장치 100의 동작의 일례를 도시한 도면이다.
도 5는, 검출 장치 100을 제어하는 컴퓨터 200의 구성의 일례를 도시한 도면이다.
이하, 본 발명의 실시 형태를 통하여 본 발명을 설명하는바, 이하의 실시 형태는 특허청구범위에 의한 발명을 한정하는 것이 아니며, 또 실시 형태 중에서 설명되어 있는 특징의 조합의 전체가 발명의 해결 수단에 필수적인 것으로 한정되지 않는다.
도 1은, 본 발명의 실시 형태에 관한 검출 장치 100의 구성의 일례를 도시한다. 검출 장치 100은, 피측정 디바이스(DUT)인 전자 디바이스가 출력하는 출력 신호의 신호 레벨이 변화하는 변화점을 검출하고, 검출된 변화점의 타이밍을 보정하 는 장치이다. 검출 장치 100은, 복수의 멀티 스트로브 회로 (10a, 10b), 복수의 버퍼부(30a, 30b), 복수의 변화점 검출부(34a, 34b), 복수의 보정치 격납부(36a, 36b), 복수의 보정부(52a, 52b), 복수의 에지 종류 판정부(54a, 54b), 선택 회로 48 및 실패 메모리 50을 포함한다.
멀티 스트로브 회로 10a는, 외부의 레벨 비교기 60a를 통하여, 전자 디바이스가 출력한 출력 신호를 수취한다. 레벨 비교기 60a는, 출력 신호와, 주어진 문턱값 ViH를 비교하고, 출력 신호를 H 레벨 및 L 레벨의 2값 신호로 변환한다.
멀티 스트로브 회로 10a는, 멀티 스트로브 생성부 14, 타이밍 비교부 12, 및 케스케이드 접속된 복수의 지연 회로 (16-1 ~ 16-n)을 포함한다. 멀티 스트로브 생성부 14는, 케스케이드 접속된 복수의 가변 지연 회로 (20-1 ~ 20-n)을 포함하고, 위상이 다른 복수의 타이밍을 지시하는 복수의 스트로브를 생성한다. 각각의 가변 지연 회로 (20-1 ~ 20-n)은, 외부 또는 전단의 가변 지연 회로로부터 스트로브 신호(STRBH)를 수취하고, 순차적으로 지연시켜 출력함으로써, 위상이 다른 복수의 스트로브 신호를 갖는 멀티 스트로브를 생성한다.
타이밍 비교부 12는, 복수의 비교기(18-0 ~ 18-n)를 포함하고, 멀티 스트로브 생성부 14가 생성한 멀티 스트로브를 이용하여 복수의 타이밍에 있어서의 출력 신호의 신호 레벨을 검출한다. 비교기(18-1 ~ 18-n)는, 가변 지연 회로(20-1 ~ 20-n)에 대응되어 설치되며, 대응하는 가변 지연 회로(20-1 ~ 20-n)가 출력하는 스트로브 신호의 타이밍에 있어서의 출력 신호의 신호 레벨을 검출한다. 또한, 비교기 18-0은, 멀티 스트로브 생성부 14에 주어진 스트로브 신호가 지시하는 타이밍에 있어서의 출력 신호의 신호 레벨을 검출한다.
복수의 지연 회로(16-1 ~ 16-n)는, 비교기(18-1 ~ 18-n)에 대응되어 설치된다. 복수의 지연 회로 (16-1 ~ 16-n)은, 출력 신호 SH를 수취하고, 순차적으로 지연시켜 대응되는 비교기(18-1 ~ 18-n)에 공급한다. 각각의 비교기(18-1 ~ 18-n)는, 수취한 출력 신호의 신호 레벨을 대응하는 가변 지연 회로(16-1 ~ 16-n)가 생성하는 스트로브 신호에 대응시켜 검출한다. 각각의 지연 회로(16-1 ~ 16-n)에 있어서의 지연량은, 가변 지연 회로(20-1 ~ 20-n)에 있어서의 오프셋 지연량과 대체로 같은 지연량으로 설정하는 것이 바람직하다. 이에 의하여, 가변 지연 회로(20-1 ~ 20-n)에 있어서의 오프셋 지연량에 의하여 발생하는, 생성되어야 할 스트로브 신호의 타이밍과 실제로 생성된 스트로브 신호의 타이밍과의 오차를 보상하고, 신호 레벨을 검출할 수 있다.
버퍼부 30a는, 복수의 비교기(18-0 ~ 18-n)에 대응시켜 설치된 복수의 선입 선출 회로(32-0 ~ 32-n)를 포함한다. 본 실시예에 있어서는, 선입 선출 회로 32-n이 비교기 18-0에 대응되어 설치되고, 선입 선출 회로 32-0이 비교기 18-n에 대응되어 설치된다. 복수의 선입 선출 회로(32-0 ~ 32-n)는, 대응하는 비교기(18-0 ~ 18-n)가 검출한 출력 신호의 신호 레벨을 수취하고, 수취한 신호 레벨을 각각 기준 클록(REF CLK)과 동기시켜 차례로 출력한다.
변화점 검출부 34a는, 버퍼부 30a로부터 수취한 출력 신호의 신호 레벨에 기초하여, 출력 신호의 변화점을 검출한다. 여기서, 변화점이라는 것은, 출력 신호의 신호 레벨이, 소정의 문턱값 이하의 신호 레벨로부터 소정의 문턱값 이상의 신 호 레벨, 또는 소정의 문턱값 이상의 신호 레벨로부터 소정의 문턱값 이하의 신호 레벨로 변화하는 점을 가리킨다.
변화점 검출부 34a는, 비교기(18-0 ~ 18-n)가 검출한, 복수의 타이밍에 있어서의 복수의 신호 레벨에 있어서 인접한 타이밍에 있어서의 두 개의 신호 레벨이 서로 다른 경우에, 변화점을 검출한다. 본 실시예에 있어서, 변화점 검출부 34a는, 인접한 타이밍에 있어서의 두 개의 신호 레벨을 수취하고, 대응하는 두 개의 신호 레벨이 서로 다른 경우에 H 논리를 출력하는 복수의 배타적 논리합 회로(56-0 ~ 56-(n-1))와 복수의 배타적 논리합 회로(56-1 ~ 56-(n-1))의 출력 결과에 기초하여, 변화점의 타이밍을 지시하는 인코드 신호를 생성하는 인코더 38a를 포함한다. 예를 들어, 인코더 38a는, 복수의 배타적 논리합 회로(56-0 ~ 56-(n-1))로부터 출력되는 n 비트의 신호를, 이진수의 신호로 변환한다. 즉, 복수의 배타적 논리합 회로(56-0 ~ 56-(n-1))가 출력하는 n 비트의 신호는, H 논리를 지시하는 비트의 위치에 의하여 변화점의 타이밍을 지시하지만, 인코더 38a는, 당해 n 비트의 신호를 변화점 타이밍을 수치로 표현하는 신호로 변환한다.
에지 종류 판정부 54a는, 타이밍 비교부 12가 검출한 신호 레벨에 기초하여, 변화점이 상승 에지 또는 하강 에지의 어느 것을 가리키는지를 판정한다. 본 실시예에 있어서, 에지 검출부 54a는, 선입 선출 회로 32-n이 수취한 신호 레벨을, 에지 판정 비트로서 수취하고, 당해 에지 판정 비트에 기초하여 변화점의 에지 종류를 판정한다. 선입 선출 회로 32-n은, 비교기 18-0이 검출한 신호 레벨, 즉 변화점보다 이전의 신호 레벨을 수취한다. 에지 종류 판정부 54a는, 에지 판정 비트가 H 레벨이면, 변화점이 하강 에지라고 판정하고, 에지 판정 비트가 L 레벨이면, 변화점이 상승 에지라고 판정한다.
또한, 에지 종류 판정부 54a는, 다른 비교기 18이 검출한 신호 레벨을 에지 판정 비트로서 이용해도 좋다. 예를 들어, 비교기 18-0이 검출한 신호 레벨, 즉 변화점보다 이후의 신호 레벨을 에지 판정 비트로서 이용해도 좋다. 이 경우에 있어서도 동일하게 변화점이 상승 이제 또는 하강 에지의 어느 것인가를 판정할 수 있다.
보정부 52a는, 에지 종류 판정부 54a에 있어서의 변화점이 상승 에지 또는 하강 에지의 어느 것인가에 관한 판정 결과에 기초하여, 변화점 검출부 34a가 검출한 변화점의 타이밍을 보정한다. 즉, 보정부 52a는, 타이밍 비교부 12가 검출한, 변화점보다 이전 또는 이후의 신호 레벨에 기초하여, 변화점 검출부 34a가 검출한 변화점의 타이밍을 보정한다.
보정치 격납부 36a는, 보정부 52a가 변화점의 타이밍을 보정하기 위한 보정치를 격납한다. 보정치 격납부 36a는, 예정된 하나의 보정치를 격납하여도 좋고, 또한, 상승 에지 및 하강 에지의 각각에 대응하는 복수의 보정치를 격납하여도 좋다. 보정치 격납부 36a가 하나의 보정치를 격납하는 경우, 보정부 52a는, 에지 종류 판정부 54a에 있어서의 판정 결과가 예정된 결과인 경우에, 보정치 격납부 36a가 격납한 보정치를 이용하여 변화점의 타이밍을 보정한다. 보정치 격납부 36a가 복수의 보정치를 격납하는 경우, 보정부 52a는 에지 종류 판정부 54a에 있어서의 판정 결과에 대응된 보정치를 이용하여 변화점의 타이밍을 보정한다. 본 실시예에 있어서는, 보정치 격납부 36a가 하나의 보정치를 격납하는 경우에 관하여 설명한다.
보정부 52a는, 인코드 신호를 수취하고, 인코드 신호에 보정치 격납부 36a가 격납한 보정치를 가산한 보정 신호를 출력하는 가산부 40a와, 인코드 신호 및 보정 신호를 수취하여, 이제 종류 판정부 54a에 있어서의 판정 결과에 대응하여, 인코더 신호 또는 보정 신호의 어느 것인가를 변화점의 타이밍으로서 출력하는 선택부 44a를 포함한다. 본 실시예에 있어서, 선택부 44a는, 에지 종류 판정부 54a가 하강 에지를 검출한 경우에, 가산부 40a에 있어서 보정치가 가산된 보정 신호를 출력하고, 에지 종류 판정부 54a가 상승 에지를 검출한 경우에, 인코드 신호를 출력한다. 이에 의하여, 상승 에지의 타이밍과 하강 에지의 타이밍의 상대적인 오차를 보상할 수 있다.
또한, 에지 종류 판정부 54a는, 인코드 신호에 기초하여, 변화점 검출부 34a가 변화점을 검출하였는가 아닌가를 더욱 판정하고, 선택부 44a는, 변화점 검출부 34a가 변화점을 검출하였는가 아닌가에 더욱 기초하여, 인코드 신호 또는 보정 신호의 어느 것을 선택하여 출력하여도 좋다. 이 경우, 에지 종류 판정부 54a는, 검출부 42a 및 논리곱 회로 46a를 포함한다.
변화점 검출부 34a에 있어서 변화점을 검출하지 않은 경우, 인코더 38a는 영을 지시하는 신호를 출력한다. 검출부 42a는, 인코드 신호를 수취하고, 인코드 신호가 영을 지시하는지 아닌지를 판정하고, 변화점 검출부 34a가 변화점을 검출하였는지 아닌지를 판정한다. 논리곱 회로 46a는, 인코드 신호가 영이 아니며, 또한 변화점이 하강 에지인 경우에 선택부 44a에 보정 신호를 선택시키고, 인코드 신호가 영이거나, 또는 변화점이 상승 에지인 경우에 선택부 44a에 인코드 신호를 선택시킨다.
본 실시예에 있어서는, 보정치 격납부 36a에 하강 에지에 대응되는 보정치가 격납되어 있는 경우에 관하여 설명하였으나, 보정치 격납부 36a가 상승 에지에 대응되는 보정치를 격납한 경우에 있어서도, 동일한 동작에 의하여 변화점의 타이밍을 보정할 수 있다.
또한, 타이밍 비교부 12는, 변화점으로부터 예정된 시간 이동된 타이밍에 있어서의 출력 신호의 신호 레벨을 검출하고, 보정부 52a는 변화점으로부터 예정된 시간 이동된 타이밍에 있어서의 출력 신호의 신호 레벨에 기초하여 변화점의 타이밍을 보정해도 좋다. 예를 들어, 아나로그의 출력 신호가 주어진 경우에, 변화점의 타이밍을 검출한 신호 레벨의 타이밍과의 타이밍 차이와, 검출된 신호 레벨과에 기초하여 변화점의 기울기를 산출하고, 산출된 기울기에 기초하여, 변화점의 타이밍을 보정하여도 좋다. 이 경우, 출력 신호의 주파수에 대응하여 출력 신호의 파형이 변화한 경우에 있어서도, 파형의 기울기에 더욱 기초하여 변화점의 타이밍을 보정할 수 있다.
또한, 멀티 스트로브 회로 10b, 버퍼부 30b, 변화점 검출부 34b, 보정치 격납부 36b, 에지 종류 판정부 54b, 및 보정부 52b는 멀티 스트로브 회로 10a, 버퍼부 30a, 변화점 검출부 34a, 보정치 격납부 36a, 에지 종류 판정부 54a, 및 보정부 52a는 동일 또는 유사한 기능 및 구성을 갖는다. 멀티 스트로브 회로 10b는, 외부 의 레벨 비교기 60b를 거쳐 출력 신호 SL을 수취한다. 레벨 비교기 60b는, 전자 디바이스의 출력 신호를 수취하고, 출력 신호와 주어진 문턱값 ViL과를 비교하고, 출력 신호를 H 레벨 및 L 레벨의 2값 신호로 변환시켜 출력한다. 본 실시예에 있어서, 레벨 비교기 60b는, 문턱값 ViL로서, 문턱값 ViH와 대체로 같은 값의 신호가 주어지며, 레벨 비교기 60a가 출력하는 출력 신호에 대하여, 대체로 반전된 출력 신호를 출력한다. 또한, 다른 경우에 있어서는, 문턱값 ViL과 문턱값 ViH는 같지 않아도 좋다.
선택 회로 48은, 보정부 52a가 출력하는 변화점의 타이밍과 에지 종류 판정부 54a가 출력하는 판정 결과, 또는 보정부 52b가 출력하는 변화점의 타이밍과 에지 종류 판정부 54b가 출력하는 판정 결과의 어느 것인가를 선택하여 실패 메모리 50에 격납한다.
이상 설명한 바와 같이, 본 실시예에 있어서의 검출 장치 10에 의하면, 변화점이 상승 에지인 경우의 변화점을 검출하는 타이밍과, 변화점이 하강 에지인 경우의 변화점을 검출하는 타이밍과의 상대적인 오차를 용이하게 보상할 수 있다.
도 2는, 실패 메모리 50에 있어서의 데이터 구성의 일례를 도시한다. 실패 메모리 50은, 보정부 52a가 출력한 변화점의 타이밍(변화점 코드), 변화점이 상승 에지 또는 하강 에지의 어느 것인지, 및 당해 변화점이 출력 신호 SH 또는 출력 신호 SL의 어느 것인가(EXP)를 대응시켜 격납한다. 또한, 다른 실시예에 있어서는, 실패 메모리 50은, 변화점 코드 대신에 인코더 38이 출력하는 인코드 신호를 격납하여도 좋다. 이 경우, 검출 장치 100은, 실패 메모리 50이 격납한 인코드 신호가 가리키는 변화점의 타이밍을 당해 변화점이 상승 에지 또는 하강 에지의 어느 것인가에 기초하여 보정한다. 예를 들면, 검출 장치 100은, 당해 보정을 수행하는 보정 수단으로서 연산 장치를 더욱 포함하여도 좋다.
도 3은, 전자 디바이스가 출력하는 출력 신호의 파형의 일례를 도시한다. 전자 디바이스가 출력 신호를 출력한 경우, 당해 출력 신호는 멀티 스트로브 회로 10에 입력될 때까지, 논리 회로, 버퍼 등의 회로를 통과한다. 이때, 출력 신호는 지연되지만, 출력 신호의 상승 에지와 하강 에지에는 지연 시간이 서로 다르다. 예를 들어, 상승 에지가 시간 T 지연되고, 하강 에지가 시간 T+α 지연된다. 이 때문에, 이대로 출력 신호를 측정하면, 전자 디바이스가 어떠한 파형을 출력했는가를 높은 정밀도로 측정할 수 없다. 도 1에 있어서 설명한 검출 장치 100은, 이러한 에지의 종류에 의한 타이밍의 이동을 보정함으로써, 전자 디바이스가 출력한 출력 신호를 높은 정밀도로 측정할 수 있다.
또한, 비교기의 히스테리시스 특성에 의하여, 에지의 종류에 따라 검출 타이밍에 이동이 발생하는 경우도 있다. 도 1에 있어서 설명한 검출 장치 100은 이러한 타이밍의 이동도 보정할 수 있다.
도 4는, 도 1에 있어서 설명한 검출 장치 100의 동작의 일례를 도시한다. 검출 장치 100은, 먼저 전자 디바이스로부터 출력 신호를 수취한다(S300). 다음으로, 멀티 스트로브 회로 10에 있어서 멀티 스트로브를 생성하고, 멀티 스트로브의 복수의 타이밍에 있어서의 출력 신호의 신호 레벨을 검출한다(S302). 다음으로, 변화점 검출부 34에 있어서, 당해 신호 레벨에 기초하여 변화점을 검출한다(S304). 다음으로, 변화점보다 이전 또는 이후의 타이밍에 있어서의 신호 레벨을 검출하고, 변화점의 에지 종류를 판정한다(S306). 본 실시예에 있어서, S306에서는, 복수의 비교기(18-0 ~ 18-n) 중에서, 최후단에 설치된 비교기 18-n이 검출한 신호 레벨을 사용하여 변화점의 에지 종류를 판정한다. 다음으로, 보정부 52에 있어서, 검출된 신호 레벨, 즉 변화점의 에지 종류에 기초하여 변화점의 타이밍을 보정한다(S308).
도 5는 검출 장치 100을 제어하는 컴퓨터 200의 구성의 일례를 도시한다. 컴퓨터 200은, 검출 장치 100에, 전자 디바이스가 출력하는 출력 신호의 신호 레벨이 변화하는 변화점을 검출시키기 위한 프로그램에 대응하여, 검출 장치 100을 제어한다. 즉, 컴퓨터 200은, 검출 장치 100에 관하여 도 1로부터 도 4에 있어서 설명한 바와 같이 기능시키는 프로그램을 격납한다. 컴퓨터 200은, CPU 700과, ROM 702와, RAM 704와, 통신 인터페이스 706과, 하드 디스크 드라이버 710과, FD 디스크 드라이버 712와, CD-ROM 드라이버 716을 포함한다. CPU 700은, ROM 702, RAM 704, 하드 디스크 드라이버 710, FD 디스크 714 및/또는 CD-ROM 718에 격납된 프로그램에 기초하여 동작한다.
통신 인터페이스 706은, 검출 장치 100과 통신하고, 검출 장치 100을 도 1로부터 도 4에 있어서 설명한 검출 장치 100으로서 기능시킨다. 격납 장치의 일례로서의 하드 디스크 드라이버 710은, 설정 정보 및 CPU 700을 동작시키는 프로그램을 격납한다. ROM 702, RAM 704, 및/또는 하드 디스크 드라이버 710은 검출 장치 100을 도 1로부터 도 4에 관련하여 설명한 검출 장치 100으로서 기능시키기 위한 프로그램을 격납한다.
플랙시블 디스크 드라이버 712는 플랙시블 디스크 714로부터 프로그램을 독취하여 CPU 700에 제공한다. CD-ROM 드라이버 716은 CD-ROM 718로부터 프로그램을 독취하여 CPU 700에 제공한다.
또한, 프로그램은 기록 매체로부터 직접 RAM에 독출되어 실행되어도 좋고, 일단 하드 디스크 드라이버에 인스톨된 후에 RAM으로 독출되어 실행되어도 좋다. 나아가, 상기 프로그램은 단일의 기록 매체에 격납되어도 좋고, 복수의 기록 매체에 격납되어도 좋다. 또한, 기록 매체에 격납된 프로그램은, 운영 체계와 공동으로 각각의 기능을 제공하여도 좋다. 예를 들어, 프로그램은, 기능의 일부 또는 전부를 실행하는 것을 운영 체계에 맡기고, 운영 체계로부터의 응답에 기초하여 기능을 제공하는 것이어도 좋다.
프로그램을 격납하는 기록 매체로서는, 플랙시블 디스크, CD-ROM의 이외에도, DVD, PD 등의 광학 기록 매체, MD 등의 광자기 기록 매체, 테이프 매체, 자기 기록 매체, IC 카드와 미니어쳐 카드 등의 반도체 메모리 등을 이용할 수 있다. 또, 전용 통신 네트워크나 인터넷에 접속된 서버 시스템에 설치된 하드 디스크 또는 RAM 등의 격납 장치를 기록 매체로서 사용하여도 좋다.
또한, 컴퓨터 200은, 도 1 및 도 2에 있어서 설명한 실패 메모리 50 및 보정 수단의 기능을 가져도 좋다. 예를 들어, 컴퓨터 200은, 인코더 38이 출력한 인코드 신호를 격납하고, 변화점의 에지 종류에 대응하여 격납한 인코드 신호를 보정하여도 좋다. 이 경우, 컴퓨터 200은, 미리 주어진 보정치에 의하여 인코드 신호를 보정한다.
이상, 본 발명을 실시의 형태를 이용하여 설명하였으나, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에 한정되지는 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 가할 수 있음은 당업자에게 명백하다. 그러한 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 속한다는 것이, 특허청구범위의 기재로부터 명백하다.
상기 설명으로부터 명백한 바와 같이, 본 발명에 의하면, 전자 디바이스의 출력 신호의 변화점의 타이밍을 높은 정밀도로 측정할 수 있다.

Claims (12)

  1. 전자 디바이스가 출력하는 출력 신호의 신호 레벨이 변화하는 변화점을 검출하는 검출 장치에 있어서,
    상기 출력 신호를 수취하고, 상기 변화점을 검출하는 변화점 검출부,
    상기 출력 신호에 있어서의 상기 변화점보다 이전 또는 이후에 있어서의 상기 출력 신호의 신호 레벨을 검출하는 타이밍 비교부,
    상기 타이밍 비교부가 검출한 상기 출력 신호의 신호 레벨에 기초하여, 상기 변화점 검출부가 검출한 상기 변화점의 타이밍을 보정하는 보정부, 및
    상기 타이밍 비교부가 검출한 상기 신호 레벨에 기초하여, 상기 변화점이 상승 에지 또는 하강 에지의 어느 것을 지시하는가를 판정하는 에지 종류 판정부를 포함하고,
    상기 보정부는, 상기 에지 종류 판정부에 있어서의 판정 결과에 기초하여, 상기 변화점 검출부가 검출한 상기 변화점의 타이밍을 보정하는 것을 특징으로 하는 검출 장치.
  2. 제1항에 있어서,
    상기 타이밍 비교부는, 상기 변화점으로부터 예정된 시간 이동한 타이밍에 있어서의 상기 출력 신호의 신호 레벨을 검출하는 것을 특징으로 하는 검출 장치.
  3. 삭제
  4. 제1항에 있어서,
    상기 상승 에지 및 상기 하강 에지의 각각에 대응하는 복수의 보정치를 격납하는 보정치 격납부를 더욱 포함하며,
    상기 보정부는, 상기 에지 종류 판정부에 있어서의 판정 결과에 대응되는 상기 보정치를 사용하여 상기 변화점의 타이밍을 보정하는 것을 특징으로 하는 검출 장치.
  5. 제1항에 있어서,
    예정된 보정치를 격납하는 보정치 격납부를 더욱 포함하며,
    상기 보정부는, 상기 에지 종류 판정부에 있어서의 판정 결과가 예정된 결과인 경우에, 상기 보정치 격납부가 격납한 상기 보정치를 사용하여 상기 변화점의 타이밍을 보정하는 검출 장치.
  6. 제4항 또는 제5항에 있어서,
    스트로브 신호를 순차적으로 지연시켜 출력하는 케스케이드 접속된 복수의 가변 지연 회로를 포함하되, 위상이 서로 다른 복수의 타이밍을 지시하는 복수의 스트로브를 생성하는 멀티 스트로브 생성부를 더욱 포함하며,
    상기 타이밍 비교부는, 상기 가변 지연 회로에 대응하여 설치되고, 대응하는 상기 가변 지연 회로가 출력하는 상기 스트로브 신호의 타이밍에 있어서의 상기 출력 신호의 상기 신호 레벨을 검출하는 복수의 비교기를 포함하고, 상기 복수의 스트로브가 지시하는 상기 복수의 타이밍에 있어서의 상기 출력 신호의 신호 레벨을 검출하며,
    상기 변화점 검출부는, 상기 복수의 타이밍에 있어서의 상기 복수의 신호 레벨에 있어서, 인접하는 타이밍에 있어서의 두 개의 상기 신호 레벨이 서로 다른 경우에 상기 변화점을 검출하며,
    상기 에지 종류 판정부는 상기 타이밍 비교부가 검출한 상기 복수의 신호 레벨 중에서, 상기 변화점보다 이전 또는 이후의 타이밍에 있어서의 상기 신호 레벨을 수취하고, 수취한 상기 신호 레벨에 기초하여 상기 변화점이 상기 상승 에지 또는 하강 에지의 어느 것을 지시하는가를 판정하는 것을 특징으로 하는 검출 장치.
  7. 제6항에 있어서,
    상기 변화점 검출부는,
    상기 인접하는 타이밍에 있어서의 두 개의 상기 신호 레벨을 수취하고, 대응하는 두 개의 상기 신호 레벨이 서로 다른 경우에, H 논리를 출력하는 복수의 배타적 논리합 회로와,
    복수의 상기 배타적 논리합 회로의 출력 결과에 기초하여, 상기 변화점의 타이밍을 지시하는 인코드 신호를 생성하는 인코더
    를 포함하는 것을 특징으로 하는 검출 장치.
  8. 제7항에 있어서,
    상기 보정부는,
    상기 인코드 신호를 수취하고, 상기 인코드 신호에 상기 보정치를 가산한 보정 신호를 출력하는 가산부와,
    상기 인코드 신호 및 상기 보정 신호를 수취하고, 상기 에지 종류 판정부에 있어서의 판정 결과에 대응하여 상기 인코드 신호 또는 상기 보정 신호의 어느 것인가를 상기 변화점의 타이밍으로서 출력하는 선택부
    를 포함하는 것을 특징으로 하는 검출 장치.
  9. 제8항에 있어서,
    상기 에지 종류 판정부는, 상기 인코드 신호에 기초하여 상기 변화점 검출부가 상기 변화점을 검출하였는가 아닌가를 판정하고,
    상기 선택부는, 상기 변화점 검출부가 상기 변화점을 검출하였는가 아닌가에 더욱 기초하여, 상기 인코드 신호 또는 상기 보정 신호의 어느 것인가를 선택하여 출력하는 것을 특징으로 하는 검출 장치.
  10. 제1항에 있어서,
    상기 보정부는,
    상기 변화점 검출부가 검출한 상기 변화점의 타이밍과, 상기 에지 종류 판정부가 판정한 에지 종류를 대응시켜 격납하는 실패 메모리와,
    상기 실패 메모리가 격납한 상기 에지의 종류에 기초하여, 대응하는 상기 변화점의 타이밍을 보정하는 보정 수단
    을 포함하는 것을 특징으로 하는 검출 장치.
  11. 전자 디바이스가 출력하는 출력 신호의 신호 레벨이 변화하는 변화점을 검출하는 검출 방법에 있어서,
    상기 출력 신호를 수취하고, 상기 변화점을 검출하는 변화점 검출 단계,
    상기 출력 신호에 있어서의 상기 변화점보다 이전 또는 이후에 있어서의 상기 출력 신호의 신호 레벨을 검출하는 타이밍 비교 단계,
    상기 타이밍 비교 단계에서 검출한 상기 출력 신호의 신호 레벨에 기초하여 상기 변화점 검출 단계에서 검출한 상기 변화점의 타이밍을 보정하는 보정 단계, 및
    상기 타이밍 비교 단계에서 검출한 상기 신호 레벨에 기초하여, 상기 변화점이 상승 에지 또는 하강 에지의 어느 것을 지시하는가를 판정하는 에지 종류 판정 단계를 포함하고,
    상기 보정 단계는, 상기 에지 종류 판정 단계에 있어서의 판정 결과를 기초로, 보정부에 의하여 상기 변화점 검출 단계에서 검출한 상기 변화점의 타이밍을 보정하는 단계를 포함하는 검출 방법.
  12. 검출 장치로 하여금, 전자 디바이스가 출력하는 출력 신호의 신호 레벨이 변화하는 변화점을 검출하게 하는 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체에 있어서,
    상기 프로그램은 상기 검출 장치를,
    상기 출력 신호를 수취하고, 상기 변화점을 검출하는 변화점 검출부,
    상기 출력 신호에 있어서의 상기 변화점보다 이전 또는 이후에 있어서의 상기 출력 신호의 신호 레벨을 검출하는 타이밍 비교부,
    상기 타이밍 비교부가 검출한 상기 출력 신호의 신호 레벨에 기초하여, 상기 변화점 검출부가 검출한 상기 변화점의 타이밍을 보정하는 보정부, 및
    상기 타이밍 비교부가 검출한 상기 신호 레벨에 기초하여, 상기 변화점이 상승 에지 또는 하강 에지의 어느 것을 지시하는가를 판정하는 에지 종류 판정부로서 기능시키고,
    상기 보정부는, 상기 에지 종류 판정부에 있어서의 판정 결과에 기초하여, 상기 변화점 검출부가 검출한 상기 변화점의 타이밍을 보정하는 것을 특징으로 하는 기록 매체.
KR1020057013899A 2003-02-04 2004-02-04 검출 장치, 검출 방법, 및 프로그램 KR101037479B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003026866A JP4444570B2 (ja) 2003-02-04 2003-02-04 検出装置、検出方法、及びプログラム
JPJP-P-2003-00026866 2003-02-04

Publications (2)

Publication Number Publication Date
KR20050095632A KR20050095632A (ko) 2005-09-29
KR101037479B1 true KR101037479B1 (ko) 2011-05-26

Family

ID=32844157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057013899A KR101037479B1 (ko) 2003-02-04 2004-02-04 검출 장치, 검출 방법, 및 프로그램

Country Status (5)

Country Link
US (1) US7640127B2 (ko)
JP (1) JP4444570B2 (ko)
KR (1) KR101037479B1 (ko)
DE (1) DE112004000274T5 (ko)
WO (1) WO2004070406A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20060861A1 (it) 2006-12-04 2008-06-05 St Microelectronics Srl Dispositivo sensore dotato di un circuito di rilevamento di eventi singoli o multipli per la generazione di corrispondenti segnali di interruzione
WO2009025020A1 (ja) 2007-08-20 2009-02-26 Advantest Corporation 試験装置、試験方法、および、製造方法
JP5119255B2 (ja) * 2007-08-20 2013-01-16 株式会社アドバンテスト 試験装置、試験方法、および、製造方法
US8094766B2 (en) * 2008-07-02 2012-01-10 Teradyne, Inc. Tracker circuit and method for automated test equipment systems
US8067943B2 (en) * 2009-03-24 2011-11-29 Advantest Corporation Test apparatus, calibration method, program, and recording medium

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02310481A (ja) * 1989-05-25 1990-12-26 Hitachi Electron Eng Co Ltd Ｉｃ試験装置
JPH09304482A (ja) * 1996-05-21 1997-11-28 Hitachi Ltd Ｉｃ試験装置
US6253341B1 (en) * 1997-05-30 2001-06-26 Ando Electric Co., Ltd. IC test system
KR20010076307A (ko) * 2000-01-18 2001-08-11 오우라 히로시 반도체 디바이스 시험방법 및 그의 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686391A (en) 1986-05-08 1987-08-11 Genrad, Inc. Fast-acting comparison circuit
JPH05281307A (ja) 1992-04-01 1993-10-29 Hitachi Ltd 半導体回路
JPH11353352A (ja) 1998-06-11 1999-12-24 Fujitsu Ltd Ｌｓｉテストデータ検証方法
JP4495308B2 (ja) 2000-06-14 2010-07-07 株式会社アドバンテスト 半導体デバイス試験方法・半導体デバイス試験装置
JP2001337141A (ja) 2000-05-30 2001-12-07 Sharp Corp 半導体集積回路の外付けテスト回路及びそのテスト方法
JP4782271B2 (ja) * 2000-07-06 2011-09-28 株式会社アドバンテスト 半導体デバイス試験方法・半導体デバイス試験装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02310481A (ja) * 1989-05-25 1990-12-26 Hitachi Electron Eng Co Ltd Ｉｃ試験装置
JPH09304482A (ja) * 1996-05-21 1997-11-28 Hitachi Ltd Ｉｃ試験装置
US6253341B1 (en) * 1997-05-30 2001-06-26 Ando Electric Co., Ltd. IC test system
KR20010076307A (ko) * 2000-01-18 2001-08-11 오우라 히로시 반도체 디바이스 시험방법 및 그의 장치

Also Published As

Publication number Publication date
KR20050095632A (ko) 2005-09-29
US7640127B2 (en) 2009-12-29
DE112004000274T5 (de) 2006-01-12
JP2004264046A (ja) 2004-09-24
US20050259556A1 (en) 2005-11-24
JP4444570B2 (ja) 2010-03-31
WO2004070406A1 (ja) 2004-08-19

Similar Documents

Publication Publication Date Title
KR100997086B1 (ko) 지터측정장치 및 시험장치
US6108794A (en) Signal comparison system and method for improving data analysis by determining transitions of a data signal with respect to a clock signal
JP4977217B2 (ja) 半導体試験装置
US7209853B2 (en) Measuring apparatus and program
US7216271B2 (en) Testing apparatus and a testing method
US7283920B2 (en) Apparatus and method for testing semiconductor device
EP2026469A1 (en) Circuit device and method of measuring clock jitter
US5712633A (en) Conversion characteristic test circuit for analog/digital converter and method thereof
US6990613B2 (en) Test apparatus
US7765449B2 (en) Test apparatus that tests a plurality of devices under test having plural memory cells and test method therefor
JP4907663B2 (ja) デジタル信号においてクロックを再生するストローブ技法
EP0527366B1 (en) Variable delay circuit
KR20050085898A (ko) 반도체 시험 장치
KR101037479B1 (ko) 검출 장치, 검출 방법, 및 프로그램
JP4417955B2 (ja) 集積回路のタイミング関連不良検証のためのイベント形式によるテスト方法
US7209849B1 (en) Test system, added apparatus, and test method
US7454674B2 (en) Digital jitter detector
KR101080551B1 (ko) 시험 장치
US7620515B2 (en) Integrated circuit with bit error test capability
US7096146B2 (en) Temperature adaptive circuit, circuit temperature raising method and circuit temperature raising program
US6219287B1 (en) Fail memory circuit and interleave copy method of the same
JPH11195987A (ja) グリッチノイズの検査方法および装置ならびに記録媒体
JPH11112440A (ja) サンプリングレートコンバータ
WO2006036035A1 (en) Program, test apparatus and testing method
US20110307753A1 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150424

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160425

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190425

Year of fee payment: 9