JPH0436493B2 - - Google Patents
Info
- Publication number
- JPH0436493B2 JPH0436493B2 JP6434283A JP6434283A JPH0436493B2 JP H0436493 B2 JPH0436493 B2 JP H0436493B2 JP 6434283 A JP6434283 A JP 6434283A JP 6434283 A JP6434283 A JP 6434283A JP H0436493 B2 JPH0436493 B2 JP H0436493B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- supplied
- circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 description 4
- 238000007689 inspection Methods 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/244—Testing correct operation by comparing a transmitted test signal with a locally generated replica test sequence generators
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、デジタルデータ伝送における伝送路
のエラー特性を模擬するためのデジタルデータエ
ラー発生器に関する。
のエラー特性を模擬するためのデジタルデータエ
ラー発生器に関する。
背景技術とその問題点
いわゆるデジタルデータ伝送において、伝送中
に発生するエラーが復調器特に誤り訂正に与える
影響を検査して、復調器の設計等の参考にするこ
とが行われる。
に発生するエラーが復調器特に誤り訂正に与える
影響を検査して、復調器の設計等の参考にするこ
とが行われる。
その場合に従来は、例えば伝送中の信号にエラ
ーを生じやすくする条件を与えて、このエラーの
生じた信号を用いて復調器の検査を行うと共に、
伝送後のデータと元のデータとを比較してエラー
の確率を測定し、これを条件を違えて繰り返し行
い、所望のエラーの確率における影響を推定する
ようにしていた。しかしながらこの方法では、検
査に時間がかかると共に、正確な検査を行うこと
もできない。
ーを生じやすくする条件を与えて、このエラーの
生じた信号を用いて復調器の検査を行うと共に、
伝送後のデータと元のデータとを比較してエラー
の確率を測定し、これを条件を違えて繰り返し行
い、所望のエラーの確率における影響を推定する
ようにしていた。しかしながらこの方法では、検
査に時間がかかると共に、正確な検査を行うこと
もできない。
あるいはコンピユータを用いてシユミレーシヨ
ンによつて検査する方法もあるが、これでは復調
器もシユミレーシヨンとなつてしまつて実地の動
作を検査することができない。
ンによつて検査する方法もあるが、これでは復調
器もシユミレーシヨンとなつてしまつて実地の動
作を検査することができない。
これに対して、カウンタを用いて、データの所
定数ビツトごとにデータを反転させるなどしてエ
ラーを発生させ、カウンタの値に応じてエラーの
確率を設定できるようにすることが提案された。
しかしながらこの場合に、エラーの発生が周期的
になるために、実地の条件と同一とはいえず、良
好な検査を行うことができなかつた。
定数ビツトごとにデータを反転させるなどしてエ
ラーを発生させ、カウンタの値に応じてエラーの
確率を設定できるようにすることが提案された。
しかしながらこの場合に、エラーの発生が周期的
になるために、実地の条件と同一とはいえず、良
好な検査を行うことができなかつた。
発明の目的
本発明はこのような点にかんがみ、簡単な構成
にて任意の確率で周期性のないエラーの発生が行
えるようにするものである。
にて任意の確率で周期性のないエラーの発生が行
えるようにするものである。
発明の概要
本発明は、デジタルデータ信号のデータクロツ
ク信号によつて駆動されるＭ系列発生器の出力
を、この出力が任意の第１の値より大のとき出力
を得る第１の比較器と、任意の第２の値より小の
とき出力を得る第２の比較器とに供給し、これら
第１，第２の比較器から共に出力が得られたと
き、上記デジタルデータ信号を強制的に“ハイ”
または“ロー”若くは反転にするようにしたデジ
タルデータエラー発生器であつて、これによれば
簡単な構成にて任意の確率で周期性のないエラー
の発生を行うことができるようになる。
ク信号によつて駆動されるＭ系列発生器の出力
を、この出力が任意の第１の値より大のとき出力
を得る第１の比較器と、任意の第２の値より小の
とき出力を得る第２の比較器とに供給し、これら
第１，第２の比較器から共に出力が得られたと
き、上記デジタルデータ信号を強制的に“ハイ”
または“ロー”若くは反転にするようにしたデジ
タルデータエラー発生器であつて、これによれば
簡単な構成にて任意の確率で周期性のないエラー
の発生を行うことができるようになる。
実施例
図において、１はデジタルデータ信号の供給さ
れる入力端子、２はデータクロツク信号の供給さ
れる入力端子である。この入力端子２からのデー
タクロツク信号がＮ段Ｍ系列発生器３に供給され
てＮ段の擬似乱数が形成され、この値Ｘ（Ｎビツ
ト）がＮビツトの比較器４，５に供給される。
れる入力端子、２はデータクロツク信号の供給さ
れる入力端子である。この入力端子２からのデー
タクロツク信号がＮ段Ｍ系列発生器３に供給され
てＮ段の擬似乱数が形成され、この値Ｘ（Ｎビツ
ト）がＮビツトの比較器４，５に供給される。
また６，７はそれぞれＮビツトのデジスイツチ
である。このスイツチ６に設定された値Ａが比較
器４に供給され、比較器４にてＸ＞Ａのとき“ハ
イ”になる信号が形成される。またスイツチ７に
設定された値Ｂ（Ｂ＞Ａ）が比較器５に供給され、
比較器５にてＸ≦Ｂのとき“ハイ”になる信号が
形成される。この比較器４，５の出力がアンド回
路８に供給され、このアンド出力がＤフリツプフ
ロツプ９のＤ端子に供給されると共に、端子２か
らのデータクロツク信号が供給されてデータクロ
ツク信号ごとに波形整形された信号とされる。こ
のフリツプフロツプ９のＱ出力信号がスイツチ１
０の固定接点ａに供給される。
である。このスイツチ６に設定された値Ａが比較
器４に供給され、比較器４にてＸ＞Ａのとき“ハ
イ”になる信号が形成される。またスイツチ７に
設定された値Ｂ（Ｂ＞Ａ）が比較器５に供給され、
比較器５にてＸ≦Ｂのとき“ハイ”になる信号が
形成される。この比較器４，５の出力がアンド回
路８に供給され、このアンド出力がＤフリツプフ
ロツプ９のＤ端子に供給されると共に、端子２か
らのデータクロツク信号が供給されてデータクロ
ツク信号ごとに波形整形された信号とされる。こ
のフリツプフロツプ９のＱ出力信号がスイツチ１
０の固定接点ａに供給される。
またフリツプフロツプ９のＱ出力信号がダウン
カウンタ１１のロード端子に供給される。このカ
ウンタ１１にデジスイツチ１２で設定されたロー
ド値Ｃが供給されると共に、端子２からのデータ
クロツク信号が供給される。このカウンタ１１が
オール０以外のときに“ハイ”の信号が形成され
る。この信号がスイツチ１０の固定接点ｂに供給
される。なおカウンタ１１は０ストツプとされ
る。
カウンタ１１のロード端子に供給される。このカ
ウンタ１１にデジスイツチ１２で設定されたロー
ド値Ｃが供給されると共に、端子２からのデータ
クロツク信号が供給される。このカウンタ１１が
オール０以外のときに“ハイ”の信号が形成され
る。この信号がスイツチ１０の固定接点ｂに供給
される。なおカウンタ１１は０ストツプとされ
る。
また端子１からデジタルデータ信号がエクスク
ルーシブオア回路１３、アンド回路１４、オア回
路１５に供給される。さらにスイツチ１０からの
信号がエクスクルーシブオア回路１３、オア回路
１５に供給されると共に、インバータ１６を通じ
てアンド回路１４に供給される。従つてエクスク
ルーシブオア回路１３からはスイツチ１０からの
信号が“ハイ”のときにデータの反転された信号
が取り出され、アンド回路１４からは同じく“ハ
イ”のときにデータが強制的に“ロー”にされた
信号が取り出され、オア回路１５からは同じく
“ハイ”のときにデータが強制的に“ハイ”にさ
れた信号が取り出される。
ルーシブオア回路１３、アンド回路１４、オア回
路１５に供給される。さらにスイツチ１０からの
信号がエクスクルーシブオア回路１３、オア回路
１５に供給されると共に、インバータ１６を通じ
てアンド回路１４に供給される。従つてエクスク
ルーシブオア回路１３からはスイツチ１０からの
信号が“ハイ”のときにデータの反転された信号
が取り出され、アンド回路１４からは同じく“ハ
イ”のときにデータが強制的に“ロー”にされた
信号が取り出され、オア回路１５からは同じく
“ハイ”のときにデータが強制的に“ハイ”にさ
れた信号が取り出される。
この信号がスイツチ１７の固定接点ａ，ｂ，ｃ
に供給される。このスイツチ１７からの信号がＤ
フリツプフロツプ１８のＤ端子に供給されると共
に、端子２からのデータクロツク信号が供給され
てデータクロツク信号ごとに波形整形された信号
とされる。このフリツプフロツプ１８のＱ出力信
号が出力端子１９に取り出される。
に供給される。このスイツチ１７からの信号がＤ
フリツプフロツプ１８のＤ端子に供給されると共
に、端子２からのデータクロツク信号が供給され
てデータクロツク信号ごとに波形整形された信号
とされる。このフリツプフロツプ１８のＱ出力信
号が出力端子１９に取り出される。
この装置において、Ｍ系列発生器３の出力値Ｘ
が、Ａ＜Ｘ≦Ｂのときにアンド回路８の出力が
“ハイ”になる。ここでＭ系列発生器３は、オー
ル０を除くＮビツトの値をランダムに発生すると
共に、2N−１回の間は同じ値を出力しないもので
あつて、従つてアンド回路８の出力は、Ｂ−Ａ／2N−１ の確率でランダムに“ハイ”となる。このアンド
回路８の出力がフリツプフロツプ９で波形整形さ
れる。
が、Ａ＜Ｘ≦Ｂのときにアンド回路８の出力が
“ハイ”になる。ここでＭ系列発生器３は、オー
ル０を除くＮビツトの値をランダムに発生すると
共に、2N−１回の間は同じ値を出力しないもので
あつて、従つてアンド回路８の出力は、Ｂ−Ａ／2N−１ の確率でランダムに“ハイ”となる。このアンド
回路８の出力がフリツプフロツプ９で波形整形さ
れる。
そしてスイツチ１０が接点ａに接続されている
ときは、この信号がエクスクルーシブオア回路１
３、アンド回路１４、オア回路１５に供給される
ことにより、Ｂ−Ａ／2N−１の確率でデジタルデータ信 号のビツトが反転あるいは強制的に“ハイ”また
は“ロー”になるエラーの発生された信号が形成
され、スイツチ１７で選択されて出力端子１９に
取り出される。
ときは、この信号がエクスクルーシブオア回路１
３、アンド回路１４、オア回路１５に供給される
ことにより、Ｂ−Ａ／2N−１の確率でデジタルデータ信 号のビツトが反転あるいは強制的に“ハイ”また
は“ロー”になるエラーの発生された信号が形成
され、スイツチ１７で選択されて出力端子１９に
取り出される。
またスイツチ１０が接点ｂに接続されていると
きは、カウンタ１１にてアンド回路８の出力が
“ハイ”になつた時点に値Ｃがロードされ、この
後Ｃ個のクロツクパルスが供給されてオール０に
なるまでの間出力が“ハイ”になる。すなわち
Ｂ−Ａ／2N−１の確率で長さＣビツト分の間“ハイ”の 信号が形成され、この間にデジタルデータ信号の
ビツト（Ｃ個）が反転あるいは強制的に“ハイ”
または“ロー”になるエラーの発生された信号が
形成され、スイツチ１７で選択されて出力端子１
９に取り出される。
きは、カウンタ１１にてアンド回路８の出力が
“ハイ”になつた時点に値Ｃがロードされ、この
後Ｃ個のクロツクパルスが供給されてオール０に
なるまでの間出力が“ハイ”になる。すなわち
Ｂ−Ａ／2N−１の確率で長さＣビツト分の間“ハイ”の 信号が形成され、この間にデジタルデータ信号の
ビツト（Ｃ個）が反転あるいは強制的に“ハイ”
または“ロー”になるエラーの発生された信号が
形成され、スイツチ１７で選択されて出力端子１
９に取り出される。
こうしてエラーの発生したデジタルデータ信号
が形成され、この信号を用いて復調器等の検査を
行うことができる。そしてこの場合に、エラーの
確率をＡ，Ｂの値により任意に定めることがで
き、またＣの値により任意の長さのいわゆるバー
ストエラーとすることもできる。
が形成され、この信号を用いて復調器等の検査を
行うことができる。そしてこの場合に、エラーの
確率をＡ，Ｂの値により任意に定めることがで
き、またＣの値により任意の長さのいわゆるバー
ストエラーとすることもできる。
なおＭ系列の出力は厳密には乱数でなく、2N回
で周期を持つが、Ｎの値が充分に大であれば問題
はない。また確率はＢ−Ａで定まるので、Ｂ−Ａ
を一定としたままでＡ，Ｂの値を１周期ごとに変
えることにより、周期性を無くすこともできる。
で周期を持つが、Ｎの値が充分に大であれば問題
はない。また確率はＢ−Ａで定まるので、Ｂ−Ａ
を一定としたままでＡ，Ｂの値を１周期ごとに変
えることにより、周期性を無くすこともできる。
さらにＮ段Ｍ系列の発生器の出力値Ｘは任意の
出力段からMSB順で並べてもよく、またその方
が擬似乱数として効果がある。
出力段からMSB順で並べてもよく、またその方
が擬似乱数として効果がある。
またＮ段Ｍ系列の出力ビツトＮから任意のｎビ
ツト（ｎ＜Ｎ）を使用してｎビツト比較してもよ
い。ただしその場合のエラー発生確率はＢ−Ａ／2N となる。
ツト（ｎ＜Ｎ）を使用してｎビツト比較してもよ
い。ただしその場合のエラー発生確率はＢ−Ａ／2N となる。
発明の効果
本発明によれば、簡単な構成にて、任意の確率
で周期性のないエラーの発生を行うことができ
た。
で周期性のないエラーの発生を行うことができ
た。
図は本発明の一例の構成図である。
１はデジタルデータ信号の入力端子、２はデー
タクロツク信号の入力端子、３はＮ段Ｍ系列発生
器、４，５は比較器、６，７，１２はプリセツト
用デジスイツチ、１１はダウンカウンタ、１９は
出力端子である。
タクロツク信号の入力端子、３はＮ段Ｍ系列発生
器、４，５は比較器、６，７，１２はプリセツト
用デジスイツチ、１１はダウンカウンタ、１９は
出力端子である。
Claims (1)
- １ デジタルデータ信号のデータクロツク信号に
よつて駆動されるＭ系列発生器の出力を、この出
力が任意の第１の値より大のとき出力を得る第１
の比較器と、任意の第２の値より小のとき出力を
得る第２の比較器とに供給し、これら第１，第２
の比較器から共に出力が得られたとき、上記デジ
タルデータ信号を強制的に“ハイ”または“ロ
ー”若くは反転にするようにしたデジタルデータ
エラー発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6434283A JPS59189746A (ja) | 1983-04-12 | 1983-04-12 | デジタルデ−タエラ−発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6434283A JPS59189746A (ja) | 1983-04-12 | 1983-04-12 | デジタルデ−タエラ−発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59189746A JPS59189746A (ja) | 1984-10-27 |
| JPH0436493B2 true JPH0436493B2 (ja) | 1992-06-16 |
Family
ID=13255469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6434283A Granted JPS59189746A (ja) | 1983-04-12 | 1983-04-12 | デジタルデ−タエラ−発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59189746A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5101426B2 (ja) * | 2008-07-30 | 2012-12-19 | アンリツ株式会社 | ランダムエラー信号発生装置 |
-
1983
- 1983-04-12 JP JP6434283A patent/JPS59189746A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59189746A (ja) | 1984-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2598866B2 (ja) | 制御可能な重み付き２進シーケンスを発生するための回路 | |
| US5422891A (en) | Robust delay fault built-in self-testing method and apparatus | |
| JPWO2005121827A1 (ja) | タイミング発生器および半導体試験装置 | |
| US3961169A (en) | Biased-bit generator | |
| JP2907033B2 (ja) | タイミング信号発生装置 | |
| JP2823475B2 (ja) | テスト・パターン発生装置 | |
| US6879201B1 (en) | Glitchless pulse generator | |
| JPH0436493B2 (ja) | ||
| US7475318B2 (en) | Method for testing the sensitive input range of Byzantine filters | |
| JP2985056B2 (ja) | Ｉｃ試験装置 | |
| JP2685666B2 (ja) | デジタル論理回路の動的な検査方法 | |
| JP2812008B2 (ja) | 検査系列生成装置 | |
| JPH01309446A (ja) | 回線シミュレータ | |
| JP2004040037A (ja) | 半導体集積回路の検査装置 | |
| KR930004767Y1 (ko) | 상태확인 가능한 a/d 변환회로 | |
| JPH04244979A (ja) | 遅延テストパターン及びその作成方法 | |
| JPH0728211B2 (ja) | 擬似発生パターンチエツク装置 | |
| JPH04117521A (ja) | 誤り発生器 | |
| SU696510A1 (ru) | Генератор псевдослучайных кодов | |
| JPH01309434A (ja) | 回線シミュレータ | |
| JP2000092028A (ja) | ランダムエラー発生回路 | |
| JPH01309433A (ja) | 回線シミュレータ | |
| JPH0371740A (ja) | 符号誤り付加回路 | |
| JPH03226002A (ja) | 誤り発生回路 | |
| JP2004219336A (ja) | 半導体装置 |