TWI431945B - 增量調變資料轉換器裝置以及檢查一增量調變資料轉換器的方法 - Google Patents

增量調變資料轉換器裝置以及檢查一增量調變資料轉換器的方法 Download PDF

Info

Publication number
TWI431945B
TWI431945B TW96139638A TW96139638A TWI431945B TW I431945 B TWI431945 B TW I431945B TW 96139638 A TW96139638 A TW 96139638A TW 96139638 A TW96139638 A TW 96139638A TW I431945 B TWI431945 B TW I431945B
Authority
TW
Taiwan
Prior art keywords
signal
digital
test
analog
output
Prior art date
Application number
TW96139638A
Other languages
English (en)
Other versions
TW200832926A (en
Inventor
Matthias Beckert
Thomas Wieja
Marco Neuscheler
Markus Brockmann
Christiane Henning
Original Assignee
Bosch Gmbh Robert
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bosch Gmbh Robert filed Critical Bosch Gmbh Robert
Publication of TW200832926A publication Critical patent/TW200832926A/zh
Application granted granted Critical
Publication of TWI431945B publication Critical patent/TWI431945B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/378—Testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Description

增量調變資料轉換器裝置以及檢查一增量調變資料轉換器的方法
本發明關於一種檢查一△Σ資料轉換器的方法，該資料轉換器有一類比式△Σ調變器以接收一類比式輸入信號並輸出一數位式資料流信號，並有一數位式濾波裝置以接收該數位式資料流並輸出一數位式輸出信號，其中，將測試信號送到該類比式△Σ調變器及一數位式參考裝置，並將該由類比式△Σ調變器輸出的資料流信號及該由數位式參考裝置輸出的參考資料流信號輸出到該數位式濾波裝置，並將該由數位濾波裝置輸出的數位式輸出信號作分析，及該數位式或參考資料流信號以及輸出至少該數位式資料流信號及該數位式參考資料流信號到該數位濾波裝置。此外，本發明還關於一種檢查一△Σ資料轉換器的方法，該資料轉換器有一類比式△Σ調變器以接收一類比式輸入信號並輸出一數位式資料流信號，並有一數位式濾波裝置以接收該數位式資料流並輸出一數位式輸出信號，其中，將測試信號送到該類比式△Σ調變器及一數位式參考裝置，並將該由類比式△Σ調變器輸出的資料流信號及該由數位式參考裝置輸出的參考資料流信號輸出到該數位式濾波裝置，並將該由數位濾波裝置輸出的數位式輸出信號作分析。
依△Σ調變的原理的資料轉換器用於許多用途。它們 具有有利的線性性質，且用於那些在受限之頻寬需要高解析度的用途。一種較佳的應用領域係為信號處理(例如感測器信號的分析)中的△Σ類比/數位轉換器(△Σ－ADC)。
在△Σ調變器的場合，所要轉換的信號呈脈波密度調變的信號序列方式在低的文字寬度(Wortbreit，英：word breadth)的情形(往往為1位元)及高頻寬的情形描述。在此，一種△Σ調變器的起始信號在調變器內在數位類比轉換回耦到輸入端。由於文字寬度很小，因此所需構造，特別是D/A轉換器可簡單描述，且可達成高度線性值。
由於受此原理限制而需要作過掃描〔換言之，如果該由掃描速率定義的頻帶寬度比起應用信號(Nutzsignalbreite，英：wanted或useful signal breadth)來顯得很大〕以及輸入信號的高解析度，在此處於檢查裝置的要求很高。特別是在系列條件下，造成之對檢查條件的準確性的要求導致繁複及成本密集的解決方案，高解析度以及上述之過掃描使得測試時間長，且各件的成本對應也高。
除了外界的檢查裝置外，一部分也設有內部檢查裝置，以將測試時間減到最少，並將所需之測試信號在內部產生。要將△Σ轉換器係特性化(Characterisierung)及測試，在這方面已有各種不同之建入自我測試的方法〔如BIST(buildinselftest)〕及其實施。
在Chee－Kian Ong,Kwang－Ting(Tim)Cheng及Li－C. Wang的“Delta－Sigma Modulator Based Mixed signal BIST Architecture for S.C”(Design Automation Conference.2003,Proceedings of the ASP－DAC 2003,Asia and South Pacific 21~24,2003年1月，669~674頁)提到一種BIST建構，以一種第二階的△Σ調變器為基礎。此處設有一種「為可測試性設計」(Design－For－Testability(DfT))回路，它適合使用一數位測試信號以將該調變器作測試或特性化。但此處，該BIST方法的評估主要係用軟體。
在Kuen－Jong Lee；Soon－Jyh Chang；Ruei－Shiuan Tzeng的“A Delta－Sigma modulation based BIST scheme for A/d converters”(Test Symposium,2003,ATS 2003,12th Asian 16~19.2003,11月，124~17頁)提到一種BIST，用於測量A/D轉換器四個鑰匙參數，即：偏離誤差、放大誤差、積分非線性之特性、以及微分非線性特性。此處提到一種△Σ調變器，它可用在晶片上(on chip)的方式產生類比正弦波測試信號及數位正弦波參考信號。在此，將該類比數位轉換器的輸出信號與所產生之數位參考信號的輸出信號比較，其中根據為此所求出的方程式測定該參數。但這種在晶片上的方式之這種方法及這種測試電路所需的硬體成本很可觀。
依本發明，係以硬體為基礎，特別是在基片上的方式可使△Σ資料轉換器作自我測試。在此可有利地將該△Σ 資料轉換器的類比式及數位式構造組作測試。
依本發明提供一種△Σ ADC及其檢測之測試方法；此△Σ數位類比轉換器－－以習知方式－－且有一△Σ調變器，以接收一類比輸入信號並輸出一數位式資料流，並有一接收此資料流的數位式濾波裝置。
本發明的目的在於在測試裝置內部產生一測試信號(它宜具有一最小的文字寬度)並輸入到一數位式參考裝置，該數位式參考裝置具有所要檢測之類比△Σ調變器的理想化性質，並輸出一參考信號到該數位濾波裝置。在此，可作連續之不同的測試模式，它們可使個別元件能作測試。
在此，依本發明可充分利用△Σ調變器的特別性質，該調變器的輸出信號(此信號描述脈波密度調變的信號序列)在內部回耦到其輸出端。依本發明利用這種性質。其中在該測試裝置內部產生一數位測試信號，它宜具有很小的或最小的文字寬度，且其頻帶寬度宜大致相當於所要檢查的△Σ調變器之調變的輸出信號。
因此，要利用該測試裝置將此測試信號耦入該類比之信號路徑(Signalpfad)中，係使用一相同的裝置，該裝置用在△Σ調變器中，以將輸出信號回耦或將類比輸入信號掃描。
在此，該數位參考裝置可特別是一種數位式△Σ參考調變器，它將該類比式△Σ調變器(換言之特別是其傳輸功能或z轉換)作模仿，當作數位式計算模式，由於測試信號產生器可將測試信號以數位方式輸出到該數位參裝 置，並以類比方式輸出到所要測試的△Σ調變器，故可藉著在基本上相同或相對應的輸入信號的場合，將該二調變器的輸出作對應的切換而互相比較，並將其輸出值的偏差直接檢出當作誤差或不準度。
特別是可再設一數位△Σ調變器當作測試信號產生器，它輸出一資料流當作測試信號，在此可特別輸出1位元之文字寬度的一資料流。一方面可將預設的測試資料(例如一外在之控制裝置)送到該測試信號產生器，例如一外界的控制裝置，舉例而言，該控制裝置經過預設的值，另方面將該數位式輸出信號回耦到測試信號產生器。
舉例而言，在文字寬度1位元時，例如在一值域＋1，－1時，該測試信號的D/A轉換作用可藉掃描參考電壓而達成。如果此D/A轉換的參考電壓與該△Σ ADC的參考電壓相同，且使用△Σ ADC的輸入端構造以作掃描，則該數位測試信號最佳地耦入該類比式信號路徑的作用可描述。
因此，依本發明，一方面受構造影響在測試信號耦入時達到一種準確性，此準確性至少相當於所要測試的調變器的準確性，此外可將一種大頻帶寬度的測試信號輸入，這點可使得在整個值域範圍作完全測試時，使測試時間最佳化。
依本發明可作不同的測試方法，第一測試模式可用於作基本之功能測試。首先可將該直接輸入到測試信號產生器的測試資料用於經由該數位式參考調變器將測試信號產生器、參考調變器及數位式濾波器的功能性或功能測試作 檢查，俾隨後將該類比式△Σ調變器作較準確的測試。
在一第二測試模式中，在和第一測試方法不同者，係將該數位式輸出信號施加到該測試信號產生器的輸入端，因此整個信號路徑(Signalpfad)呈同步之數位網路方式工作，因此一種以“測試模型(特性曲線)”(Testpattern)為基礎的測試可藉著將輸出資料重複測試與相關之模擬結果的相似性而達成。
然後在一第三測試模式中，將所要測試的類比△Σ調變器器與該數位式參考調變器比較，其方法係將該測試信號以類比方式輸入該△Σ調變器並以數位方式輸入該參考調變器中，然後藉產生差而作比較，在此參考模組之極端有限的輸入值域，例如(＋1；－1)造成較小的內部文字寬度以及造成面積最佳的實施(Implementierung)。
形成差值的結果係為二個調變器的實用信號以及各量化雜訊的重疊。雖然實用信號的差(在理想地一致的情形)得到值“0”，但該雜訊則失控地重疊。因此，一如在△Σ調變器的情形，該實用頻帶外的雜訊成份須利用相關的濾波而除去。
濾波作用可在測試操作中一如在正常操作利用一“十進位化濾波器”(Dezimier－Filten)然後用‘“低通濾波器”達成，這些數位式濾波器級使文字寬度增加，同時使信號頻帶寬度減少。在測試操作中，△Σ ADC的這些濾波級係同樣用於將所要測試的△Σ調變器及其參考模型的雜訊成份消除。
因此，藉著在不同之測試操作方式作切換，可連續地將整個裝置作無遺漏之功能測試。該濾波過的輸出值係呈數位方式，且可直接當作△Σ資料調變器與理想的傳輸特性在各工作點的偏差值(亦即誤差特性線)求出。由此結果可將可脦之錯誤項目，特別是偏差(Offset)、斜率(Steigung)及非線性的誤差利用習知數學方法導出，且利用對應之修正計算補償。
依本發明，所需之電路技術的附加成本可近乎完全用數位方式描述。如此，可將對於測試電路的失控之參數的影響除去，以達到任意高的準確性。此外，呈矽晶面積方式之與費用有關的成本可保持很小，在點在用於形成△Σ調變器之習用半導體程序已可達成。
依第一圖，一△Σ資料轉換器裝置(1)有一△Σ類比數位轉換器(△Σ－ADC)(2)，用虛線框住，它接收一類比輸入信號S1(例如一感測器的測量信號)並輸出一個數位輸出信號S4，舉例而言，該輸出信號被一上階的控制裝置或分析裝置接收。為此，該△Σ－ADC(2)有一個類比之△Σ調變器(3)，它經由一個輸入多工器(4)〔該輸入多工器當作開關，且和正常操作無關〕接收該類比輸入信號。
該類比式△Σ調變器(3)以習知方式在其輸入級中將該類比輸入信號(S1)作一種時間性的區分(離散)(Diskretisierung)，用該高頻掃描頻率fs 作掃描。在此， 該△Σ調變器(3)接到參考電壓＋Uref 及－Uref ，且因此可在數位資料流信號S2內輸出類比電壓信號S1，它具有低文字寬度nsd 及fs /2的頻帶寬度，該資料流信號利用Uref 定義的電壓範圍作脈波密度調整。舉例而言，此類比△Σ調變器(3)具有傳統構造，它具有一積分器以將一類比電壓值積分或作累積，並有一量化器(Quantisierer)(例如利用一比較器構成)，且可具一「輸出儲存器」，它依該連接之脈波信號fs 而定輸出資料流信號S2；在此，其輸出信號或數位資料流S2經一數位類比轉換器作負回耦(negative Rckkopplung)到一類比式加法器，該加法器產生所要檢出的類比輸入信號S1的差，它具有此類比回耦信號，因此，依該類比輸入信號S1而定，形成該資料流S2，呈脈波密度調變的信號形式。此類比△Σ調變器(3)宜設計成文字寬度nsd ＝1位元，因此該信號S2形成一種脈波密度調變的位元流，這點一方面造成高度線性的性質。舉例而言，此脈波信號fs 可在二~三MHz範圍中，因此比起以後輸出的數位輸出信號S4來產生一種明顯的過掃描，這種過掃描遠大於1，例如在1000範圍。
此數位資料流S2經一多工器(5)(它當作開關)送到一數位十進位化濾波器(6)，該十進位化濾波器作一道濾波，並將掃描速率減少了一因數k，並提供一輸出信號S3，其文字寬度ndf (ndf >>nsd )；頻帶寬度fs /2k。在信號路徑中的一隨後的數位低通濾波器(7)接收此信號S3，並用於將它所含的雜訊成份抑制，並用於在實用頻道中將傳統 特性補償，它輸出數位輸出信號S4，其文字寬度nout 。
依本發明，另外設有一測試裝置以測試該△Σ ADC(2)，該測試裝置有一數位△Σ參考調變器，當作數位參考裝置用，且有一測試信號產生器(9)，其中，該上述之多工器(4)及(5)以及一個設在測試信號產生器(9)中的多工器(10)用於作開關。
測試信號產生器(9)宜具有一低階的數位△Σ調變器(11)，例如只為第一階者，它由其輸入信號產生一數位測試信號(S5)，其文字寬度1位元，頻帶寬度fs /2。此數位測試信號S5直接輸入到該數位△Σ參考調變器(8)；此外它再經一個1位元D/A轉換器轉換成一類比測試信號。在此，舉例而言，從(＋1；－1)的數位值域映射(abbilden)到對應的類比值域(＋Uref ；－Uref )，其中Uref 宜相當於類比△Σ調變器(3)的參考電壓。在此，該類比測試信號S6輸出到多工器(4)，該多工器被一控制信號S7控制，且依該信號而定選擇性地輸出該類比式輸出信號S1或該類比式測試信號S6到該類比△Σ調變器(3)。
圖3顯示該DAC(12)及輸入多工器(4)利用一共同開關組合成一種電路技術上很簡單的設計，該開關具有三個輸入端以供該類比輸入信號S1及該參考電壓＋Uref 及－Uref (它們描述該類比值)。因此當S7＝“0”時，開關k2，k3開路，而開關k1閉路，當S7＝“1”時，開關k1開路，且依S5而定k2或k3輪流地閉路，俾將二進位值〔0，1〕映射到〔－Uref ，＋Uref 〕，因此k2的切換位置利用S5控制， 且對應地k3的切換位置利用相反值NOT(S5)控制，對應於此，類比信號S6直接利用＋Uref 或－Uref 的端子形成。
數位參考調變器(8)理想地模擬類比△Σ調變器(3)的傳輸函數(Z－轉換)，呈一準確的數位計算演法，在此，它由其數位輸入信號(S5)形成一種脈波密度調變的數位參考資料流信號S8，其文字寬度nsd ，頻帶寬fs /2。在此，該數位△Σ參考調變器(8)宜用硬體形成；但基本上，該計算演算法舉例而言也可用軟體方式達成。
一數位加法器(13)構成該類比△Σ調變器(3)及數位參考調變器(8)的輸出信號的差分信號S10＝S2－S8。由於此信號的文字寬度nsd 很小，宜為1位元，因此，在此處該數位加法器的相關電路成本也同樣很小。
測試信號產生器(9)的數位△Σ調變器(11)的上游接另一多工器(17)，它接收數位輸出信號S4及一測試資料輸入信號S9，並依控制信號S7而定使該信號S4，S9之一導通。在此，該測試資料輸入信號S9有一文字寬度nin ，對應於來自數位輸出信號S4者。
因此，測試信號S5由該調變之測試資料輸入信號S9或回耦的輸出信號S4以及(一部分)由該△Σ調變器(11)的量化雜訊組合而成。測試資料輸入信號S9的文字寬度依圖2選設成使量化雜訊的位準在整個輸入範圍比起該程度步驟寬度△M(相對於測試資料輸入信號S9的一LSB〔最小有效位元(least signicant bit)〕更大。用此方式產生一測試信號(S5)，它一方面由於在原來的實用頻帶中的文 字寬度很小故蓋住整個特性線，具有很少的支持位置(宜為2exp(nin －1)，在圖2中的橫軸顯示)，另方面利用該重疊之寬頻帶雜訊(它們同樣地呈測試信號S5的成分的作用)模擬所要測試的△Σ ADC(2)的整個值域。
利用控制信號S7，除了正常的操作模式(其中該類比輸入信號S1被接收，而數位輸出信號S4被輸出)可選出至少三個測試模式，它們各代表BIST(build in self test，建入自身測試)－測試模式。
在一第一及第二測試模式中，測試該裝置的數位元件。類比△Σ調變器(3)的輸出端在此操作方式中保持不使用。
第一測試模式用於作基本功能檢測。經由多工器(14)數位測試資料信號S9施到測試信號產生器(9)的輸入端，它由此形成數位測試信號S5，且輸出到參考調變器(8)。由參考調變器(8)輸出的參考資料流信號(S8)經多工器(5)到十進位化濾波器(6)的輸入端，並由該處經低通濾波器(7)呈輸出信號S4形式檢出。因此輸出信號S4在此操作方式代表輸入資料的映射，且在功能上可利用直接比較而測試。
第二測試模式係和第一測試模式不同，藉著將輸出信號S4回耦到測試信號產生器(9)的測試資料輸入端而實施，藉著從S4的nin 位元(宜為低值者)作反向回耦，產生的寬頻的偽機遇機式(pseudozufllig)測試信號S5，它在短時內在整個值域內模擬整個上述之信號路徑。
由於整個信號路徑在此操作方式中呈同步數位網路方式工作，故原來以「測試類型」為基礎的測試可藉著將輸 出資料S4重覆測試與相關之模擬結果的相同性而達成。利用該「測試類型」的錯誤模擬，可確定達到一定之測試函蓋量所需之測試的最佳期間。如不採取利用掃描路徑的構造測試，也可用此方式利用自動產生的模擬作受控制之確定函蓋量檢查該數位裝置的一定的功能。
在第三測試模式中，將類比△Σ調變器(3)作證實，其方法係將其輸出資料流與在相同之模擬時之數位式參考調變器(8)的輸出資料流比較。
「測試資料輸入信號」S9經多工器(14)到數位△Σ調變器(11)，且在其輸出端呈脈波密度調變的測試信號S5的形式，其文字寬度1位元，頻帶寬度fs /2。具有值域(＋1；－1)的數位測試信號S5再輸入此參考調變器(8)，同時以其類比形式S6〔具有對應的值域(＋Uref ；－Uref )呈所要測試之△Σ調變器(3)的輸入信號的形式用。此數位加法器(13)產生差分信號S10＝S2－S8，該信號經多工器(13)進一步送到隨後的濾波器級(6)(7)。調變器(3)(8)的量化雜訊的高頻雜訊成分在濾波器級中除去，且信號頻帶寬度減少到(f2 /2k)。因此留下的信號S4代表S10之實用信號頻帶的差。由於二調變器用相同輸入信號模擬，因此在S4的結果呈△Σ調變器(3)與其理想參考模型(8)的偏差，且因此代表由S9定義的二作點中的各誤差。由於S9的值域，舉例而言，係呈線性通過一數位記錄器，因此在輸出端S4得到△Σ ADC的鏌誤特性線，具有2＊＊ nin 個支持位置。
圖4的例子顯示一流程圖，其中三個測試模式BIST 1， 2，3用I、Ⅱ、Ⅲ表示並連續實施。為此從外經由一控制裝置將控制信號S7輸入到多工器(4)(5)(14)，並將「測試資料輸入信號」S9輸入到多工器(14)。
開始後，在步驟St1中，在測試模式BIST 1首先依步驟St2將「測試輸入信號」S9輸入測試信號產生器(9)，並由此測試信號產生器在步驟St3產生數位測試信號S5並輸出，然後在步驟S4中，從數位△Σ參考調變器(8)從數位測試信號S5產生數位參考資料流信號S8，它在步驟St5中被濾波裝置(6)(7)濾掉，然後在步驟St6分析。
在測試模式BIST 2中，在步驟St7中將數位輸出信號S4送到測試信號產生器(9)並由此在步驟St8輸出一數位測試信號S5並送到數位△Σ參考調變器(8)，它在步驟St9形成參考資料流信號S8，該信號隨後在步驟St10被濾波並在步驟St11分析。
然後作測試模式BIST 3，其方法係在步驟St12中將信號S9輸入，並在步驟St13首先再形成數位測位測試信號S5，然後在步驟St14由此信號經由數位類比轉換器(12)也形成類比測試信號S6，並經多工器(4)送到類比△Σ調變器(3)，其中，隨後在步驟St15形成差分信號S10，且在步驟St16濾波後，隨後在步驟St17作分析，其中在BIST 3中補充地也可將信號S2及S8個別濾波及分析。
因此在步驟St17中，該自我測試程序或測試程序結束，因此隨後在步驟St18可藉接收及分析該類比輸入信號S1而開始作測量。
(1)‧‧‧△Σ資料轉換器裝置
(2)‧‧‧△Σ類比數位轉換器(△Σ-ADC)
(3)‧‧‧類比△Σ調變器
(4)‧‧‧輸入多工器
(5)‧‧‧多工器
(6)‧‧‧(十進位化)數位式的濾波裝置
(7)‧‧‧(低通)數位式的濾波裝置
(8)‧‧‧數位△Σ參考調變器
(9)‧‧‧測試信號產生器
(10)‧‧‧多工器
(11)‧‧‧數位△Σ調變器
(12)‧‧‧DAC
(13)‧‧‧數位加法器
(14)‧‧‧多工器
(17)‧‧‧多工器
S1‧‧‧類比輸入信號
S2‧‧‧輸出或資料流信號
S3‧‧‧輸出信號
S4‧‧‧數位式輸出信號
S5‧‧‧數位式測試信號
S6‧‧‧類比測試信號
S7‧‧‧控制信號
S8‧‧‧數位式參考資料流
S9‧‧‧測試資料輸入信號
S10‧‧‧差分信號
St1‧‧‧步驟
S12‧‧‧數位/類比轉換器
圖1係依第一實施例之一本發明△Σ資料轉換器裝置的電路圖，其中顯示各信號或資料的走勢；圖2係該數位式測試信號的程度與測試資料輸入信號的關係座標圖；圖3係類比輸入多工器與圖1之測試信號產生器的D/A轉換器的一組合實施例；圖4係一本發明之測試方法的一流程圖。
(1)‧‧‧△Σ資料轉換器裝置
(2)‧‧‧△Σ類比數位轉換器(△Σ－ADC)
(3)‧‧‧類比△Σ調變器
(4)‧‧‧輸入多工器
(5)‧‧‧多工器
(6)‧‧‧十進位化濾波器
(7)‧‧‧低通濾波器
(8)‧‧‧數位△Σ參考調變器
(9)‧‧‧測試信號產生器
(11)‧‧‧數位△Σ調變器
(12)‧‧‧DAC
(14)‧‧‧多工器
S1‧‧‧類比輸入信號
S2‧‧‧輸出或資料流信號
S3‧‧‧輸出信號
S4‧‧‧數位輸出信號
S5‧‧‧數位測試信號
S6‧‧‧類比測試信號
S7‧‧‧控制信號
S8‧‧‧數位參考資料流
S9‧‧‧數位測試資料信號
S10‧‧‧差分信號

Claims (19)

  1. 一種△Σ資料轉換裝置，它至少具有：一類比△Σ調變器(3)以接收一類比式輸入信號(S1)並輸出數位式資料流信號(S2)，一數位式濾波的裝置(6)或(7)以接收至少該數位式資料流信號(S2)以及輸出一數位式輸出信號(S4)，一測試信號產生器(9)，它依一個由該數位式資料流信號(S2)導出的數位式輸出信號(S4)而定產生一數位式測試信號(S5)及一類比測試信號(S6)，一數位參考裝置以接收該數位式測試信號(S5)並輸出一數位式參考資料流信號(S8)，以及一信號接收裝置以接收該數位式資料流信號(S2)及該數位式參考資料流信號(S8)以及輸出至少該數位式資料流信號(S2)及該數位式參考資料流信號(S8)到該數位濾波裝置(6)(7)。
  2. 如申請專利範圍第1項之△Σ資料轉換裝置，其中：該信號接收裝置依一控制信號(S7)而定，輸出數位式該資料流信號(S2)或該數位式參考資料流信號(S8)或一個由這二個信號(S2)(S10)或出的信號(S10)到該數位式濾波裝置(6)(7)。
  3. 如申請專利範圍第2項之△Σ資料轉換裝置，其中：該信號接收裝置有一數位式加法器(13)及一切換裝置(5)，其中該數位式加法器(13)形成資料流信號(S2)及參考資料流信號(S8)的一差分信號(S10)，且該切換裝置(5)依一控 制信號(S7)而定輸出該差分信號(S10)或該資料流信號(S2)或該參考資料流信號(S8)。
  4. 如申請專利範圍第1或第2項之△Σ資料轉換裝置，其中：該測試信號產生器(9)接收該數位式濾波裝置(6)(7)的數位式輸出信號(S4)，並依該信號而定形成該數位式測試信號並將之輸出。
  5. 如申請專利範圍第1或第2項之△Σ資料轉換裝置，其中：該測試信號產生器(9)將一數位式測試信號(S5)輸出到該數位式參考裝置(8)，並將一個與該數位式測試信號對應的類比式測試信號(S6)輸出到該類比式△Σ調變器(3)。
  6. 如申請專利範圍第5項之△Σ資料轉換裝置，其中：該測試信號產生器(9)有一數位/類比轉換器(12)，它將該數位式測試信號(S5)轉換成相關之類比式測試信號(S6)，其中該數位/類比轉換器(12)的參考電壓相當於該類比式△Σ調變器(3)的參考電壓。
  7. 如申請專利範圍第1或第2項之△Σ資料轉換裝置，其中：該數位式參考裝置有一數位式△Σ參考值調變器(8)，它模依該類比式△Σ調變器(3)的一傳輸函數，當作數位計算演算法，並輸出與該數位式資料流信號(S2)有相同文字寬度及帶寬的一個脈波密度調變的數位式參考資料流信號(S8)。
  8. 如申請專利範圍第1或第2項之△Σ資料轉換裝置，其中：該測試信號產生器(9)有一數位式△Σ調變器(11)以產生該數位式測試信號(S5)，呈脈波密度調變的資料流形式，且宜呈位元資料流形式。
  9. 如申請專利範圍第1或第2項之△Σ資料轉換裝置，其中：該數位式濾波裝置有一十進位濾波器(6)以作濾波並將掃描速率減少，並有一數位式低通濾波器(7)以抑制雜訊成分並將使用頻帶內的傳輸特性作補償。
  10. 如申請專利範圍第1或第2項之△Σ資料轉換裝置，其中：該裝置完全設計成積體電路形式。
  11. 一種檢查一△Σ資料轉換器(2)的方法，該資料轉換器(2)有一類比式△Σ調變器(3)以接收一類比式輸入信號(S1)並輸出一數位式資料流信號(S2)，並有一數位式濾波裝置以接收該數位式資料流(S2)並輸出一數位式輸出信號(S4)，其中：將測試信號(S5)(S6)送到該類比式△Σ調變器(3)及一數位式參考裝置，並將該由類比式△Σ調變器(3)輸出的資料流信號(S2)及該由數位式參考裝置(8)輸出的參考資料流信號(S8)輸出到該數位式濾波裝置(6)(7)，並將該由數位濾波裝置(6)(7)輸出的數位式輸出信號(S4)作分析。
  12. 如申請專利範圍第11項之方法，其中： 可選擇性地將該類比式△Σ調變器(3)的一資料流信號(S2)或該數位式參考裝置(8)的一參考資料流信號(S8)或一個由這些信號(S2)(S8)形成的差分信號(S10)用數位方式濾波及分析。
  13. 如申請專利範圍第11或第12項之方法，其中：在一第一測試模式中(BIST 1)中將「測試資料輸入信號」(S9)送到一測試信號產生器(9)，該測試信號產生器(9)產生一數位式測試信號(S5)並輸出到該數位式參考裝置(8)，然後將該數位式輸出信號(S4)與該測試資料輸入信號(S9)比較。
  14. 如申請專利範圍第12項之方法，其中：在一第二測試模式(BIST 2)中，將該由數位式濾波裝置產生的數位式輸出信號(S4)或另一由該數位式參考調變器信號(S8)導出的信號回耦到該測試信號產生器(9)。
  15. 如申請專利範圍第14項之方法，其中：利用該回耦形成一同步之數位網路及重複形成測試模型並作分析。
  16. 如申請專利範圍第11項之方法，其中：在一第三測試模式中將該數位測試信號(S5)送到該數位式參考裝置(8)，並將一個與數位式測試信號(S5)相關的類比測試信號(S6)送到該類比式△Σ調變器(3)，且該由△Σ調變器(3)輸出的資料流信號(S2)與該由數位式參考裝置(8)輸出的參考資料流信號(S8)互相比較。
  17. 如申請專利範圍第16項之方法，其中： 由該資料流信號(S2)及該參考資料流信號(S8)形成一差分信號(10)，則選擇性地將該資料流信號(S2)與該參考資料流信號(S8)或該差分信號(10)經由數位濾波裝置呈數位輸出信號(S4)方式輸出並作分析。
  18. 如申請專利範圍第17項之方法，其中：該資料輸入信號(S9)利用一數位計數器呈線性方式通過一值域，且該差分信號(S10)當作該類比式△Σ調變器(3)的錯誤特性線作分析，其中該測試資料輸入信號(S9)的文字寬度(nin )確定該錯誤特性線的支持位置的數目(2＊＊ nin )。
  19. 如申請專利範圍第11項之方法，其中：求出該△Σ資料轉換器(2)的偏差、斜率及非線性誤差並至少部分地作補償。
TW96139638A 2006-10-25 2007-10-23 增量調變資料轉換器裝置以及檢查一增量調變資料轉換器的方法 TWI431945B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610050175 DE102006050175A1 (de) 2006-10-25 2006-10-25 Delta-Sigma-Datenkonverter-Anordnung und Verfahren zum Überprüfen eines Delta-Sigma-Datenkonverters

Publications (2)

Publication Number Publication Date
TW200832926A TW200832926A (en) 2008-08-01
TWI431945B true TWI431945B (zh) 2014-03-21

Family

ID=38920745

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96139638A TWI431945B (zh) 2006-10-25 2007-10-23 增量調變資料轉換器裝置以及檢查一增量調變資料轉換器的方法

Country Status (4)

Country Link
EP (1) EP1916771B1 (zh)
JP (1) JP4940101B2 (zh)
DE (2) DE102006050175A1 (zh)
TW (1) TWI431945B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010032296B4 (de) 2009-08-26 2014-05-28 Sew-Eurodrive Gmbh & Co Kg Verfahren zur Verarbeitung eines einen analog bestimmten Wert für Ausgangsstrom eines Umrichters darstellenden Messwertsignals und Vorrichtung zur Durchführung des Verfahrens
CN104459521B (zh) * 2014-12-19 2017-03-01 中国科学院微电子研究所 基于存储器的片内△∑模拟激励生成方法中比特流的选择方法
US9768793B2 (en) * 2015-12-17 2017-09-19 Analog Devices Global Adaptive digital quantization noise cancellation filters for mash ADCs
US10653904B2 (en) 2017-12-02 2020-05-19 M-Fire Holdings, Llc Methods of suppressing wild fires raging across regions of land in the direction of prevailing winds by forming anti-fire (AF) chemical fire-breaking systems using environmentally clean anti-fire (AF) liquid spray applied using GPS-tracking techniques
US11901919B2 (en) 2021-04-26 2024-02-13 Stmicroelectronics International N.V. On chip test architecture for continuous time delta sigma analog-to-digital converter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068657A (en) * 1990-05-25 1991-11-26 At&T Bell Laboratories Method and apparatus for testing delta-sigma modulators
US5257026A (en) * 1992-04-17 1993-10-26 Crystal Semiconductor, Inc. Method and apparatus for calibrating a multi-bit delta-sigma modular
US5959562A (en) * 1997-09-03 1999-09-28 Analog Devices, Inc. Sigma-delta modulator and method for operating such modulator

Also Published As

Publication number Publication date
JP4940101B2 (ja) 2012-05-30
DE502007002389D1 (de) 2010-02-04
EP1916771A1 (de) 2008-04-30
TW200832926A (en) 2008-08-01
EP1916771B1 (de) 2009-12-23
DE102006050175A1 (de) 2008-04-30
JP2008109671A (ja) 2008-05-08

Similar Documents

Publication Publication Date Title
TWI431945B (zh) 增量調變資料轉換器裝置以及檢查一增量調變資料轉換器的方法
Dallet et al. Dynamic characterisation of analogue-to-digital converters
Sudani et al. FIRE: A fundamental identification and replacement method for accurate spectral test without requiring coherency
Flores et al. INL and DNL estimation based on noise for ADC test
Radil et al. Impedance measurement with sine-fitting algorithms implemented in a DSP portable device
US6970528B2 (en) Method and apparatus to measure jitter
US8169212B2 (en) Calibrating signals by time adjustment
Kerzérho et al. Fast digital post-processing technique for integral nonlinearity correction of analog-to-digital converters: Validation on a 12-bit folding-and-interpolating analog-to-digital converter
Jin et al. Linearity testing of precision analog-to-digital converters using stationary nonlinear inputs
Arteaga et al. Blind adaptive estimation of integral nonlinear errors in ADCs using arbitrary input stimulus
Linnenbrink et al. ADC testing
Hung et al. A Fully Integrated BIST $\Delta\Sigma $ ADC Using the In-Phase and Quadrature Waves Fitting Procedure
Rolindez et al. A stereo audio Σ∑ ADC architecture with embedded SNDR self-test
Korhonen et al. Combining the standard histogram method and a stimulus identification algorithm for A/D converter INL testing with a low-quality sine wave stimulus
Sahu et al. A review on system level behavioral modeling and post simulation of built-in-self-test of sigma-delta modulator analog-to-digital converter
Yu et al. Performance characterization of mixed-signal circuits using a ternary signal representation
Yang et al. Built-in self-test for automatic analog frequency response measurement
Balestrieri et al. DAC testing: recent research directions
Kook et al. Signature Testing and Diagnosis of High Precision S? ADC Dynamic Specifications Using Model Parameter Estimation
Ankur et al. A novel on-chip mismatch measurement technique for Nyquist rate ADCs
Sahu et al. High level computation technique for characterization of sigma-delta a/d converter
Sahu et al. Optimized System Level Hardware Realization of Built-in-Self-Test Approach for Sigma-Delta Analog-to-Digital Converter
Sudani Accurate spectral test algorithms with relaxed instrumentation requirements
Korhonen On-chip testing of A/D and D/A converters: static linearity testing without statistically known stimulus
Nawito et al. CMOS readout chips for implantable multimodal smart biosensors