CN107819467B - 具有可编程的相位的时间交错式adc - Google Patents

具有可编程的相位的时间交错式adc Download PDF

Info

Publication number
CN107819467B
CN107819467B CN201710814599.6A CN201710814599A CN107819467B CN 107819467 B CN107819467 B CN 107819467B CN 201710814599 A CN201710814599 A CN 201710814599A CN 107819467 B CN107819467 B CN 107819467B
Authority
CN
China
Prior art keywords
analog
time
digital converter
interleaved
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710814599.6A
Other languages
English (en)
Other versions
CN107819467A (zh
Inventor
S·德瓦拉简
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN107819467A publication Critical patent/CN107819467A/zh
Application granted granted Critical
Publication of CN107819467B publication Critical patent/CN107819467B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及具有可编程的相位的时间交错式ADC。时间交错式模数转换器(ADC)使用M个模数转换器对模拟输入信号进行采样以产生数字输出。M个ADC，以时间交错式方式操作，与仅一个ADC的采样速度相比可以将采样速度提高数倍。时间交错式ADC可以编程和重新构造，以将一种性能指标和另一种交换。例如，可以给比较器更多的时间来提高误码率，或者可以给放大器更多的时间来改善提高SNR、SFDR等的安排。如果时间交错式转换器是随机的，那么噪声底部形状中的“颜色”数量也可以用于交换其他性能指标。

Description

具有可编程的相位的时间交错式ADC
技术领域
本发明涉及集成电路领域，特别涉及时间交错式模数转换器(ADC)。
背景技术
在许多电子应用中，模数转换器(ADC)将模拟输入信号转换为数字输出信号，例如用于数字电子器件进一步的数字信号处理或存储。广义而言，ADC可以转换表示现实世界现象的模拟电信号，例如光、声音、温度、电磁波或压力，用于数据处理。例如，在测量系统中，进行感应测量并产生模拟信号。然后将模拟信号提供给模数转换器(ADC)作为输入，以生成数字输出信号进行进一步处理。在另一种情况下，传输器使用电磁波产生模拟信号以携带空中的信息，或者发射机发送模拟信号以通过电缆携带信息。然后将模拟信号作为输入提供给接收器处的ADC，以产生数字输出信号，例如用于数字电子设备的进一步处理。
由于其在许多应用中的广泛应用，可以在诸如宽带通信系统、音频系统，接收机系统等的地方找到ADC。设计ADC是一项非常简单的任务，因为每个应用程序在性能、功耗、成本和尺寸上可能都有不同的需求。ADC用于广泛的应用，包括通信、能源、医疗保健、仪器和测量、电机和功率控制、工业自动化和航空航天/国防。随着ADC需求的增长，快速而准确转换的需求也在增长。
发明内容
根据本发明的一个方面，提供有可编程的时间交错式模数转换器。所述可编程的模数转换器包括：多个模数转换器，其中所述模数转换器的采样时刻在时间上交错，并且各模数转换器在多个相位中执行模拟输入信号的转换；和调节一个或多个相位的持续时间的相位控制器。
根据本发明的另一个方面，提供有一种构造时间交错式模数转换器的方法。该方法包括：接收指示所述时间交错式模数转换器的操作模式的信号；根据所述操作模式产生控制信号到所述时间交错式模数转换器的多个模数转换器，其中所述控制信号控制当给定模数转换器已被选择来采样模拟输入信号时，所述时间交错式模数转换器中的所述给定模数转换器繁忙多长时间。
根据本发明的再一个方面，提供有一种构造时间交错式模数转换器的设备。该设备包括：构件，用于接收指示时间交错式模数转换器的操作模式的信号，包括至少三种模数转换器；构件，用于基于操作模式改变适于选择的模数转换器的数量，以在给定时间采样模拟输入信号，而一种或多种其他模数转换器正在执行模拟输入信号的转换。
附图说明
为了更全面地了解本公开及其特征和优点，参考结合附图的以下描述，其中相同的附图标记表示相同的部分，其中：
图1示出具有MADC的示例性时间交错式ADC；
图2示出根据本公开的一些实施方案多级ADC中的示例性前端图；
图3示出根据本公开的一些实施方案具有8个ADC的随机时间交错式ADC的ADC的伪随机选择；
图4示出根据本公开的一些实施方案具有M个ADC的示例性时间交错式ADC；
图5是描述根据本公开的一些实施方案时间交错式ADC的编程相位的方法的流程图；和
图6是描述根据本公开的一些实施方案时间交错式ADC的编程相位的方法的流程图。
具体实施方式
综述
时间交错式模数转换器(ADC)使用M个模数转换器对模拟输入信号进行采样以产生数字输出。M个ADC，以时间交错式方式操作，与仅一个ADC的采样速度相比可以将采样速度提高数倍。时间交错式ADC可以编程和重新构造，以将一种性能指标和另一种交换。例如，可以给比较器更多的时间来提高误码率，或者可以给放大器更多的时间来改善提高信噪比(SNR)、无杂散动态范围(SFDR)等的安排。如果时间交错式转换器是随机的，那么噪声底部形状中的“颜色”数量也可以用于交换其他性能指标
理解时间交错式ADC
模数转换器(ADC)是将由模拟信号承载的连续物理量转换成数字输出或数字的数字(或数字信号携带该数字数字)的电子设备。ADC可以通过以下应用要求定义：其带宽(可以正确转换为数字信号的模拟信号的频率范围)及其分辨率(最大模拟信号可分为数字信号和在数字信号中表示的离散级数)。ADC还具有用于量化ADC动态性能的各种规格，包括信噪比和失真比SINAD，有效位数ENOB，信噪比SNR，总谐波失真THD，总谐波失真加噪声THD+N，和无杂散动态范围SFDR。模数转换器(ADC)具有许多不同的设计，可以根据应用要求和规格进行选择。
交错是用于提高ADC采样率的技术。许多(低速)ADC可并联使用，可以一个接一个地对模拟输入进行采样(以时间交错式的方式)。使用适当的时钟来控制ADC可以大大提高有效的组合ADC采样率。
图1显示了具有M个ADC，ADC_0至ADC_M-1的示例性时间交错式ADC。通过适当的时钟，M子-ADC可以提供非常高的采样率。时钟发生器102可以提供适当的时钟，以产生具有不同相位的时钟信号或选择信号q0，q1，...qM-1，以选择一个M个ADC来采样模拟输入信号给定周期，并将模拟输入信号转换为数字输出。时钟发生器102以时间交错式模数转换器产生触发模拟转换器的选择信号，以顺序和时间交错式采样模拟输入信号。M可以大于或等于两个。M ADC对输入信号vin进行采样，分别产生相应的数字输出Dout0，Dout1，DoutM-1，然后由数字模块104组合产生数字输出Dout。在一个示例中，M个ADC可以循环方式或顺序方式工作，其中M个ADC以固定顺序或顺序方式采样输入。
上述顺序交错的类型受到以下特性的影响：即，在ADC输出频谱(例如，通过快速傅立叶变换产生的频谱)中，M个ADC之间的任何失配和误差校准后的误差都将显示为离散频率块中的杂散具有较大的集中能量含量。这些杂散对于许多应用来说可能是不期望的，并且可以显着地影响时间交错式ADC的动态性能。为了解决这个问题，时间交错式ADC可以以伪随机的方式运行，从而使错配错误“平均化”。结果，前面提到的刺激可以“分散在噪音底层”。为了实现伪随机时间交错式采样，可以由时钟发生随机选择一个空闲或即时采样ADC(通常一个或多个其他ADC将忙于对模拟输入进行采样和/或执行转换)器102作为ADC用于对给定周期的模拟输入信号进行采样，并将模拟输入信号转换为数字输出。时钟发生器102可以以时间交错式和伪随机的方式产生用于触发由模数转换器采样的选择信号。
当给定ADC被选择时，不能在某个(固定的)周期之后立即选择，因为通常在给定ADC可以自由地进行至少一部分转换之前需要一个以上的周期再次模拟输入信号。在剩余的ADC选择(即时采样或空闲ADC)中，随机选择一个。这种选择实现伪随机化。ADC选择序列或ADC采样模拟输入并产生数字输出的序列可以随机化，或至少是伪随机化的。随机时间交错式ADC可以有三个或更多个ADC(即M大于或等于3)。时钟发生器102基于该时序产生合适的时钟/选择信号q0，q1，...qM-1，使得M个ADC以伪随机序列采样模拟信号vin，并产生数字输出Dout1，Dout2，Dout3根据伪随机序列。可以将选择信号或序列信息提供给数字块104，以确保数据可以根据伪随机序列组合数字输出Dout1，Dout2，Dout3。
伪随机化有助于扩展ADC输出Dout的频谱中的离散失配误差音调。如果选择是顺序的，离散音调(刺状)就会出现，例如，按照固定顺序使用M个ADC。通过伪随机化，离散色调被扩散到本底噪声。由于选择的伪随机性质，本底噪声不是“白色”，而是在某些频率范围内略微“颜色”。
时差交错式ADC中的ADC的不同相位转换
通常，时间交错式ADC具有多个ADC(有时称为子-ADC)，多个ADC的其中采样时刻在时间上交错。时间交错式ADC中的子-ADC将逐个采样一个模拟输入信号。为了说明的目的，子-ADC是多级/多级ADC，例如流水线ADC或多级噪声整形ADC，但是本公开设想了其他类型的ADC，包括其他类型的多级ADC，级/多级ADC，信号调制器和单级ADC。
各子-ADC在多个相位中执行模拟输入信号的转换。对于多级/多级子-ADC，子-ADC可以具有前端图(多级ADC中的第一级)，用于对模拟输入信号进行采样并在多个相位中执行转换。在相位执行期间，子-ADC被认为是忙，不能选择再次采样模拟输入信号，直到相位完成。相位完成后，子-ADC可以再次准备好。在一个例子中，前端图可以在相位完成后输出用于后级的放大余量用于进一步处理，并且准备再次对模拟输入信号进行采样。
当时差交错式ADC中的一个M个ADC处于忙时，可以在多个转换相位(例如转化步骤)之一。图2显示了多级ADC中的示例性前端图，以说明转换的示例性相位，根据披露的一些实施方案。该前端图为多级/多级ADC中的下一级/后级产生放大的残留。在第一相位“轨道相位”中，前端图具有用于采样或跟踪模拟输入信号的电路202。在第二个相位“闪相”中，粗ADC204采样并保存模拟输入信号。在该“闪相”期间，粗ADC 204量化模拟输入信号或将模拟输入信号转换为数字信号，例如使用多个比较器来确定并生成表示模拟输入信号的数字信号。在第三相位“重构相位”中，数模转换器(DAC)206通过基于来自粗ADC 204的数字信号产生模拟输出来重构模拟输入信号。第二相位和/或第三相位可能与第一相位在时间上重叠。在第四相位“残差相位”中，通过求取采样的模拟输入信号和重构的模拟输入信号之间的差异来产生残差208。残余物可以通过放大器210放大，以产生放大的残留物，用于下一阶段的进一步处理。在第五个相位中，“重启相位”，电路在前端图(电路中的子-ADC转换模拟输入信号)中，例如电容器是重启以清除电路中可能剩下的信号。这些示例性相位仅用于说明，并且可以定义其他相位转换用于对模拟输入信号进行采样和执行转换。相位完成后，前端图可以再次采样模拟输入信号。
每个相位，当它被执行时，可以具有非零的持续时间，因为电路固有地需要时间处理和/或产生信号。至少，这些相位保持时间交错式ADC的一个或多个周期的子-ADC忙。每个相位可以具有一个或多个(时钟)周期的持续时间，相位的持续时间是固定的；必须执行几个相位的转换才能使子-ADC忙于多个周期。对于随机交错的ADC，子-ADC正在占用的周期数影响可用于随机选择的子-ADC的数量，作为对模拟输入样本进行采样的下一个子-ADC。
图3示出了根据本公开的一些实施方案的具有8个ADC的随机时间交错式ADC的ADC随机选择。在这个例子中，时间交错式ADC有8(子-)ADC。假设ADC_1，ADC_2，ADC_3，ADC_4，ADC_5和ADC_6(随机)被选择来一个接一个地对模拟输入信号进行采样，每个子-ADC每次占用6个周期(或者在下一个5个循环)当选择模拟输入信号进行采样以执行上述相位时。这意味着三个子-ADC在给定周期中用于随机选择，以再次采样模拟输入信号。换句话说，三个子-ADC中的一个将被随机地选择以再次对模拟输入信号进行采样。在另一个示例中，假设有相同数量的子-ADC，但是每当选择模拟输入信号时，每次时间交错式ADC每次总共占用7个周期(或接下来的6个周期的忙)执行上述相位。这意味着两个子-ADC用于给定周期中的随机选择，以再次对模拟输入信号进行采样。换句话说，两个子-ADC中的一个将被随机地选择以再次对模拟输入信号进行采样。
如前所述，随机化有助于平均子-ADC之间的不匹配。然而，可用于给定系统的随机化量可以影响随机化在改善输出频谱方面可以做出的失配的平均量(即，杂散可以在噪声底层上传播多少)。当更多的随机化可用时(即，当更多的子-ADC可用于随机选择时)，噪声本底较少块状，较少“着色”或更白。因此，噪声基底可以较少“颜色”。虽然可以实现一个时间交错式ADC来在芯片中包含更多的子-ADC，但是增加子-ADC的数量并不总是一个实际的选择。当给定固定数量的子-ADC时，找到另一个调整时间交错式ADC可用随机化量的方案可能是有益的。
具有可调节的相位的时间交错式ADC
当子-ADC正忙于完成转换相位的周期数可以调整时，可以增加或减少随机化时间交错式ADC可以利用的随机化量来平均出现导致“颜色“在输出频谱的噪声底层。如果调整了循环次数(或总持续时间)，则可能影响子-ADC的一个或多个性能指标。因此，相位的可编程性允许用户在输出频谱中交换一个或多个性能指标的量“颜色”。
对于随机和顺序时间交错式ADC，相位的可编程性甚至可以允许通过增加一个相位的持续时间并减少一个相位的持续时间，同时保持周期的总数，来在子-ADC内交换性能指标相同。此外，相位的可编程性可以允许通过增加或减少子-ADC忙的周期数来交换性能指标以消耗功率，从而允许更多的子-ADC在给定时间空闲或关闭。
图4显示了具有可编程的相位的M ADC的示例性时间交错式ADC，根据本公开的一些实施方案。在本公开的上下文中的可编程的相位意味着可以增加或减少相位(相位允许的周期数)的持续时间，并且在一些情况下可以完全消除相位(其中相位的持续时间减少到零)。图4所示的可编程的时间交错式模数转换器包括多个模数转换器ADC_0，ADC_1，...ADC_M-1。所述模数转换器的采样时刻在时间上交错，并且每个模数转换器在多个相位中执行模拟输入信号的转换。这些相位保持特定的ADC忙碌多个周期。示范性相位可以包括本文描述的相位，诸如“轨道相位”、“闪相”、“重相相位”、“残相相位”、“重启相位”等。根据特定子-ADC架构，相位可能与上述示例不同。给定相位可分配至少一个时钟周期。
可编程的时间交错式模数转换器可包括时钟发生器402，用于通过合适选择信号q0,q1,…qM-1以时间交错式的方式通过所述模数转换器触发采样。在一些实施方案中，期待随机化的时间交织，时钟发生器402可以经由选择信号q0，q1，...qM-1以时间交错式和伪随机的方式触发模拟转换器的采样。可编程的时间交错式模数转换器还可以包括用于组合数字输出Dout0，Dout1，...DoutM-1的数字模块404，以产生数字输出Dout。
在时钟发生器402的时刻交错式ADC中，当选择给定子-ADC来采样模拟输入时，时间交错式ADC可以包括相位控制器406调整由子-ADC执行的一个或多个相位的持续时间信号。相位控制器406可以接收指示如何调整一个或多个相位的信号。相位控制器406可以向子-ADC生成适当的控制信号，以实现指示的调整。控制信号可以控制实现为执行特定相位分配或提供多少个周期的电路。控制信号可以影响子-ADC中电路的时序。
如果需要，如果一个或多个相位的调整将影响选择模式或序列，则相位控制器406可以产生一个或多个信号到时钟发生器402来修改选择模式或序列。例如，如果相位的调整减少或增加可用于随机选择的子-ADC的数量，则可以相应地调整时钟发生器404。此外，如果一个或多个相位的调整将影响数字方框404中的定时，相位控制器406可以向数字块406产生一个或多个信号以修改组合数字输出的定时。例如，如果在数字输出就绪时相位的相位调整发生变化，则可以相应地调整数字模块404。
一个或多个因素或条件可以触发要提供给相位控制器406以控制一个或多个相位的持续时间的控制信号。
如前所述，一个或多个相位的持续时间的调整可以允许一个性能度量与另一个性能度量的权衡。在一个示例中，用户可以决定在某些性能指标之间实现特定的权衡。在另一个例子中，就在使用之前，芯片制造商可能决定调整/调整特定目标应用程序的性能指标，而无需更改硅片。在这些示例中，相位控制器406可以调节一个或多个相位的持续时间，基于指定操作模式的输入信号(例如作为提供给相位控制器的控制信号的输入信号)或可编程的值指定操作模式(例如可编程的值是使用输入信号的可编程的)。
在一些情况下，基于一个或多个操作条件触发一个或多个相位的持续时间的调整。如果温度高，并且希望将一个性能度量与另一个性能度量进行权衡来补偿高温，则对相位控制器406的控制信号可以反映这种权衡，并且使相位控制器406改变一个或者更相关。例如，相位控制器调节一个或多个相位的持续时间基于来自传感器的信号(例如片上传感器、片外传感器、传感器408)。传感器可以是温度传感器、陀螺仪、光传感器、湿度传感器、压力传感器等。
在某些情况下，一个或多个相位的持续时间的调整被触发基于所述模拟输入信号的特征。子-ADC的性能通常可以基于模拟输入信号中的频率，幅度或噪声量等特性来改变。如果模拟输入信号的特性可能会对特定性能指标产生负面影响，则可能需要通过调整一个或多个持续时间来补偿该性能指标中的损失(或通过增加另一个性能指标来弥补损失)相位。相位控制器406的控制信号可以反映这种权衡，并使相位控制器406改变一个或多个相位的持续时间。为了感测模拟输入信号的特性，可以包括电路(例如感测ADC)以直接感测模拟输入信号，或通过处理以下任何一个或多个来间接感测模拟输入信号：子中的数字信号-ADC和数字输出信号Dout0，Dout1，DoutM-1和Dout。相位控制器406调节一个或多个相位的持续时间基于所述模拟输入信号的特征(例如，具有所需权衡的操作模式可以反映在提供给相位控制器406的控制信号中)。
时间交错式ADC编程方法和潜在的权衡
图5是说明时间交错式ADC的编程相位的方法的流程图，根据本公开的一些实施方案。该方法可以适用于顺序时间交错式ADC，其中时钟发生器触发时间交错式模数转换器中的模数转换器以顺序方式采样模拟输入信号。该方法还可以应用于随机交错式ADC，其中时钟发生器随机选择空闲或准备采样模数转换器之一来采样模拟输入信号。
在任务502中，接收指示时间交错式模数转换器的操作模式的信号。操作模式可以反映针对另一个性能度量的一个性能度量的期望权衡。在任务504中，根据操作模式生成时间交错式模数转换器的控制信号到多个模数转换器(“子-ADC”)，其中控制信号控制给定模数转换多长时间当给定模转换器被选择来采样模拟输入信号时，时间交错式模数转换器中的器件正忙。换句话说，控制信号控制由给定模数转换器执行的模拟输入信号的一个或多个相位转换的持续时间。改变控制信号改变一个给定定模转换器用于执行特定转换相位的循环数。
在一些实施方案中，控制信号改变分配给相位的周期数，其中给定模数转换器的粗略模数转换器将模拟输入信号转换为数字信号。分配的周期数量可以根据所需的折衷来增加或减少。
如前述所述，子-ADC可以包括这样的相位(在本文中称为“闪相”)，其中可以分配一个或多个周期以允许闪光比较器作出决定并生成表示模拟的数字信号输入信号。增加“闪相”分配的周期数可以减少误码率，因为为比较器提供更多的时间来解决和作出决定。减少为“闪相”分配的周期数可以增加误码率。可以对误码率的增加进行不同的权衡。
假设为“闪相”分配的周期数减少X个周期数(例如X可以等于1,2，3，...等等)。X个周期可以给定为另一个相位，以增加分配给该另一个相位的周期数。例如，可以增加分配给“残留相位”的周期数。在另一种情况下，可以增加分配给“重启相位”的周期数。在这些情况下，可以改善诸如SNR和SFR之类的另一个性能度量(而误码率可能会降低)。给定相位的X个周期的减少也可以意味着可以减少子-ADC忙的总周期数，这意味着更多的子-ADC可用于随机选择。结果，可以提高噪声基底的“颜色”的量(实现“更白色的本底”)，而误码率增加。因此，改变控制信号可以在时间交错式模数转换器的输出处调整给定模数转换器以换取噪声着色量的误码率。减少X个周期数也意味着更多的电路可以关闭或在低功率状态下运行。当误码率增加时，功耗可以降低。因此，改变控制信号可以调整由时间交错式模数转换器消耗的换取功率的给定模数转换器的误码率。本领域技术人员可以理解，如果为“闪相”设定的循环次数增加，则可以实现相反的效果。“闪相”的这种可编程性允许时间交错式ADC调整为特定目标应用程序，其中误码率可能不如其他性能指标那样重要(例如通信)或可能更重要(例如仪器)，由调整为“闪相”分配的周期数。
在一些实施方案中，控制信号变化以控制是否由给定模数转换器执行特定转换相位。可以删除相位中的一个，不再执行相位中的一个(例如关闭相位)。或者可以添加以前未被执行的附加相位(例如打开相位)。
假设控制信号变化，在特定操作模式中一起关闭“重启相位”。如前所述，子-ADC可以包括这样的“重启相位”，其中可以分配一个或多个周期以允许电路在对模拟输入信号进行再次采样之前完全重启启动和清除电路中的信号内容(例如相位，其中电路在给定模数转换器中转换模拟输入信号重启)。删除“重启相位”可以增加输出端的失真量，因为如果重启相位被跳过(或缩短)，一些剩下的信号可能会反馈到输入端。可以对畸变的增加进行不同的权衡。
假设删除“重启相位”可以释放Y个循环数(例如Y可以等于1，2，3，...，等等)。可以将Y个周期数给定为另一个相位，以增加分配给该另一个相位的周期数。例如，可以增加分配给“残留相位”的周期数。在另一种情况下，可以增加分配给“闪相”的周期数。在这些情况下，可以改善诸如误码率，SNR和/或SFR之类的另一性能指标(尽管失真量可能会增加)。减少Y个循环的次数也可以意味着子-ADC忙的总循环次数可以减少，这意味着更多的子-ADC可用于随机选择。结果，可以提高噪声底板的“颜色”的量(实现“更白”的本底噪声)，同时增加失真量。因此，改变控制信号以在时间交错式模数转换器的输出处调整给定模数转换器以换取噪声着色量的失真量。减少Y次循环也可以意味着更多的电路可以关闭或在低功率状态下运行。可以降低功率消耗量，同时增加失真量。因此，改变控制信号可以调整给定定模转换器的输出处的时间交换式模数转换器消耗的换取功率的失真量。本领域技术人员可以理解，如果增加“重启相位”或者为“重启相位”分配的周期数增加，则可以实现相反的效果。“重启相位”的这种可编程性允许时间交错式ADC调整为特定目标应用，其中输出失真可能不如其他性能指标那样重要或可能比其他性能指标更重要，通过调整分配给“重启相位”，包括彻底删除“重启”相位。
用于构造时间交错式模数转换器以增加或减少用于选择的可用子-ADC的数量的 方法
图6是说明时间交错式ADC的编程相位的方法的流程图，根据本公开的一些实施方案。在任务602中，电路接收指示包括至少三个多个模数转换器(子-ADC)的时间交错式模数转换器的操作模式的信号。在任务604中，一个或多个其他模数转换器正在执行模拟输入的转换，电路根据操作模式改变适合于选择的模数转换器的一些模拟输入信号如前所述，所述调整可以影响随机化的量(即，输出频谱的噪声底层中的“颜色”)的量，以及时间交错式ADC消耗的功率量。
在一些实施方案中，改变适合于选择的模数转换器的数量可以包括改变由给定模数转换器执行的给定转换相位分配的周期数。在一些实施方案中，改变适合于选择的模数转换器的数量可以包括实现或跳过正在执行给定模数转换器的多个相位中的相位以转换模拟输入信号。
变化和实施方式
根据本公开设想，可以调整本文所描述的相位中的任何一个或本文未提及的其它合适的相位的持续时间，以便在具有另一性能度量的一个性能度量中实现权衡。请注意，权衡与调整采样率或分辨率无关。相反，权衡与时间交错式ADC的动态性能指标有关。
本公开包括可以执行本文描述的各种方法的装置，包括图5和图6所示的方法。这样的装置可以包括图4中的相位控制器，以及由相位控制器产生的控制信号可控的子ADC中的电路(例如可影响用于执行相位的子ADC中的定时的电路的转换)。用于配置相位时间交错式ADC的各种装置的部分可以包括执行本文所述功能的电子电路。在一些情况下，装置的一个或多个部分可以由专门配置用于执行本文所述功能的处理器提供。例如，处理器可以包括一个或多个应用特定组件，或者可以包括被配置为执行本文描述的功能的可编程的逻辑门。电路可以在模拟域、数字域或混合信号域中工作。在一些情况下，处理器可以被配置为通过执行存储在非暂时性计算机介质上的一个或多个指令来执行这里描述的功能。
注意，上面参照附图讨论的活动适用于涉及处理模拟信号并且使用多个ADC将模拟信号转换成数字数据的任何集成电路。在某些情况下，本文所讨论的与高速ADC(即时间交错式ADC)有关的特征可应用于医疗系统、科学仪器、无线和有线通信系统(特别是需要高采样率的系统)、雷达、工业过程控制、音频和视频设备、仪器仪表和其他使用ADC的系统。时间交错式ADC提供的性能水平对于高要求的市场，如高速通信、医学成像、合成孔径雷达、数字波束形成通信系统、宽带通信系统、高性能成像和先进的测试/测量系统(示波器)。
在上述实施方案的讨论中，可以容易地更换、替换或修改零部件，以适应特定的电路需求。此外，应当注意，使用互补的电子设备、硬件、软件等为实现本公开的教导提供不相等的选择。
在一个示例性实施方案中，可以在相关联的电子设备的板上实现图的任何数量的部件。该板可以是可以容纳电子设备的内部电子系统的各种部件的通用电路板，并且还可以为其它外围设备提供连接器。更具体地，电路板可以提供电连接，通过该电连接系统的其它部件可以电气通信。任何合适的处理器(包括数字信号处理器、微处理器、支持芯片组等)、计算机可读的非暂时性存储元件等都可以根据特定的配置需求、处理需求、计算机设计等适当地耦合到电路板。诸如外部存储器、附加传感器、用于音频/视频显示器的控制器和外围设备的其他组件可以作为插件卡通过电缆附接到板上，或者被集成到板本身中。在各种实施方案中，本文描述的功能可以以在支持这些功能的结构中布置的一个或多个可配置(例如可编程)元件内运行的软件或固件的仿真形式来实现。提供仿真的软件或固件可以在包括允许处理器执行这些功能的指令的非暂时计算机可读存储介质上提供。
在另一个示例性实施方案中，图的组件可以被实现为独立模块(例如，具有被配置为执行特定应用或功能的相关联组件和电路的设备)或被实现为插件模块到应用程序特定硬件电子设备。注意，本公开的特定实施方案可以容易地包括在片上系统(SOC)封装中，部分或全部。SOC表示将计算机或其他电子系统的组件集成到单个芯片中的IC。它可能包含数字，模拟，混合信号和通常的射频功能：所有这些功能都可以在单个芯片基板上提供。其他实施方案可以包括多芯片模块(MCM)，其中多个单独的IC位于单个电子封装内并被配置为通过电子封装相互紧密地相互作用。在各种其他实施方案中，误差校准功能可以在专用集成电路(ASIC)，现场可编程的门阵列(FPGA)和其他半导体芯片中的一个或多个硅芯中实现。
还必须注意，本文概述的所有规格、尺寸和关系(例如处理器数量、逻辑操作等)仅仅是为了示范性和教学目的而提供的。在不脱离本公开的精神或所附权利要求的范围的情况下，这样的信息可以相当大地变化。规格仅适用于一个非限制示范性，因此，它们应被解释为如此。在前面的描述中，已经参考特定的处理器和/或组件布置描述了示例性实施方案。在不脱离所附权利要求的范围的情况下，可以对这种实施方案进行各种修改和变更。因此，描述和附图被认为是说明性的而不是限制性的。
注意，通过本文提供的许多示例，交互可以用两个、三个、四个或更多个电气部件或部件来描述。然而，这仅仅是为了清楚和示范性的目的而实现的。应当理解，可以以任何合适的方式来整合该系统。沿着类似的设计替代方案，图中所示的组件、模块、块和元件中的任何一个可以以各种可能的配置组合，所有这些配置都明确地在本说明书的广泛范围内。在某些情况下，通过仅参考有限数量的电气元件可以更容易地描述给定的一组流的一个或多个功能。应当理解，附图及其教导的电路容易扩展并且可以容纳大量组件以及更复杂/复杂的布置和配置。因此，所提供的示例不应该限制潜在地应用于无数其他架构的电路的范围或禁止广泛的教导。
请注意，在本说明书中，“一个实施方案”、“示例性实施方案”、“实施方案”、“另外实施方案”、“一些实施方案”、“多种实施方案”、“其他实施方案”、“替换实施方案”等中包括的多种特征的参考(例如元素、结构、模块、组件、步骤、操作、特征等)旨在将任何这样的特征包括在本公开的一个或多个实施方案中，但可以或可以不一定组合在相同的实施方案中。同样重要的是注意，配置时间交错式ADC的功能仅示出了可能由图中所示的系统执行或在图中所示的系统中的一些可能的功能。这些操作中的一些可以在适当的情况下被删除或删除，或者这些操作可以在不脱离本公开的范围的情况下被修改或改变。此外，这些操作的时间可能会相当大的改变。以上操作流程是为示范性和讨论提供的。本文描述的实施方案提供了实质性的灵活性，因为在不脱离本公开的教导的情况下，可以提供任何合适的布置、年表、构造和定时机制。可以向本领域技术人员确定许多其它改变、替换、变化、改变和修改，并且本公开意图包括落入所附的范围内的所有这样的改变、替换、变化、改变和修改。注意，上述装置的所有可选特征也可以相对于本文描述的方法或过程来实现，并且示例中的细节可以在一个或多个实施方案中的任何地方使用。

Claims (20)

1.可编程的时间交错式模数转换器，包括：
多个模数转换器，其中所述模数转换器的采样时刻在时间上交错，并且各模数转换器在多个转换阶段中执行模拟输入信号的转换；和
阶段控制器，调节分配给所述多个转换阶段中的一个或多个转换阶段的周期的数量。
2.权利要求1所述的可编程的时间交错式模数转换器，还包括：
时钟发生器，用于以时间交错式的方式触发所述模数转换器的采样。
3.权利要求1所述的可编程的时间交错式模数转换器，还包括：
时钟发生器，用于以时间交错式和伪随机的方式触发所述模数转换器的采样。
4.权利要求1所述的可编程的时间交错式模数转换器，其中所述阶段控制器基于指定操作模式的输入信号来调节所述周期的数量。
5.权利要求1所述的可编程的时间交错式模数转换器，其中所述阶段控制器基于来自传感器的信号或基于所述模拟输入信号的特征来调节所述周期的数量。
6.权利要求1所述的可编程的时间交错式模数转换器，其中所述多个转换阶段至少包括：
用于采样或跟踪所述模拟输入信号的第一阶段；
用于量化所述模拟输入信号或将所述模拟输入信号转换成数字信号的第二阶段；以及
用于获得所采样的模拟输入信号和重构的模拟输入信号之间的差的第三阶段。
7.一种构造时间交错式模数转换器的方法，该方法包括：
接收指示所述时间交错式模数转换器的操作模式的信号；以及
根据所述操作模式产生控制信号到所述时间交错式模数转换器的多个模数转换器，其中所述控制信号控制当给定模数转换器已被选择来采样模拟输入信号时，所述时间交错式模数转换器中的所述给定模数转换器繁忙的时间段，
其中所述控制信号控制由所述给定模数转换器执行的所述模拟输入信号的转换的一个或多个转换阶段的持续时间，以及
其中在所述一个或多个转换阶段的执行期间，所述给定模数转换器被认为是繁忙的。
8.权利要求7所述的方法，其中所述一个或多个转换阶段至少包括下列中的一个：
用于采样或跟踪所述模拟输入信号的第一阶段；
用于量化所述模拟输入信号或将所述模拟输入信号转换成数字信号的第二阶段；以及
用于获得所采样的模拟输入信号和重构的模拟输入信号之间的差的第三阶段。
9.权利要求7所述的方法，还包括：改变所述控制信号改变给定模数转换器利用来执行特定转换阶段的周期的数量。
10.权利要求9所述的方法，其中所述特定转换阶段包括这样的转换阶段，其中所述给定模数转换器的粗模数转换器将所述模拟输入信号转换为数字信号。
11.权利要求7所述的方法，还包括：改变所述控制信号以调节所述给定模数转换器的误码率，以换取所述时间交错式模数转换器的输出处的噪声着色量。
12.权利要求7所述的方法，还包括：改变所述控制信号以控制是否由给定模数转换器执行特定转换阶段。
13.权利要求12所述的方法，其中所述特定转换阶段是这样的转换阶段，其中转换所述模拟输入信号的给定模数转换器中的电路重启。
14.权利要求7所述的方法，还包括：改变所述控制信号以调节给定模数转换器的失真量，以换取所述时间交错式模数转换器的输出处的噪声着色量。
15.权利要求7所述的方法，还包括：改变所述控制信号以换取所述时间交错式模数转换器消耗的功率。
16.权利要求7所述的方法，还包括：触发所述时间交错式模数转换器中的模数转换器，来以顺序的方式对所述模拟输入信号进行采样。
17.权利要求16所述的方法，还包括：随机选择空闲的或准备好采样的模数转换器中的一个，来采样所述模拟输入信号。
18.一种构造时间交错式模数转换器的设备，该设备包括：
用于接收指示时间交错式模数转换器的操作模式的信号的构件，所述时间交错式模数转换器包括至少三个模数转换器，所述至少三个模数转换器是在时间上交错的，并且每一个模数转换器在多个转换阶段中执行模拟输入信号的转换；以及
用于基于操作模式改变可供选择的模数转换器的数量的构件，所述可供选择的模数转换器可供选择来在给定时间采样模拟输入信号，而同时一个或多个其他模数转换器正在执行模拟输入信号的转换。
19.权利要求18所述的设备，其中用于改变可供选择的模数转换器的数量的构件包括：
用于改变分配用于给定模数转换器执行的给定转换阶段的周期数量的构件。
20.权利要求18所述的设备，其中用于改变可供选择的模数转换器的数量的构件包括：
用于在实现或跳过多个转换阶段中正在由给定模数转换器执行以转换模拟输入信号的转换阶段的构件。
CN201710814599.6A 2016-09-12 2017-09-12 具有可编程的相位的时间交错式adc Active CN107819467B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/262,325 2016-09-12
US15/262,325 US9793910B1 (en) 2016-09-12 2016-09-12 Time-interleaved ADCs with programmable phases

Publications (2)

Publication Number Publication Date
CN107819467A CN107819467A (zh) 2018-03-20
CN107819467B true CN107819467B (zh) 2021-11-02

Family

ID=60021671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710814599.6A Active CN107819467B (zh) 2016-09-12 2017-09-12 具有可编程的相位的时间交错式adc

Country Status (4)

Country Link
US (1) US9793910B1 (zh)
CN (1) CN107819467B (zh)
DE (1) DE102017120692A1 (zh)
TW (1) TWI672005B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018006972A1 (en) * 2016-07-08 2018-01-11 Telefonaktiebolaget Lm Ericsson (Publ) Ti adc circuit
US10057048B2 (en) * 2016-07-19 2018-08-21 Analog Devices, Inc. Data handoff between randomized clock domain to fixed clock domain
US9698803B1 (en) * 2016-10-03 2017-07-04 Frank R. Dropps Analog system and associated methods thereof
US10305495B2 (en) * 2016-10-06 2019-05-28 Analog Devices, Inc. Phase control of clock signal based on feedback
US9966969B1 (en) * 2017-04-18 2018-05-08 Analog Devices, Inc. Randomized time-interleaved digital-to-analog converters
CN110061742B (zh) * 2018-01-19 2023-03-10 创意电子股份有限公司 模拟数字转换器校准系统
CN108390673A (zh) * 2018-02-05 2018-08-10 佛山市顺德区中山大学研究院 一种高速adc交织采样系统
US10276256B1 (en) * 2018-03-02 2019-04-30 Infineon Technologies Ag Data reduction using analog memory
DE102018105018A1 (de) * 2018-03-05 2019-09-05 Infineon Technologies Ag Radarvorrichtung, Radarsystem und Verfahren zur Erzeugung eines Abtasttaktsignals
US10735115B2 (en) 2018-07-31 2020-08-04 Nxp B.V. Method and system to enhance accuracy and resolution of system integrated scope using calibration data
US10396912B1 (en) * 2018-08-31 2019-08-27 Nxp B.V. Method and system for a subsampling based system integrated scope to enhance sample rate and resolution
WO2020043305A1 (en) 2018-08-31 2020-03-05 Telefonaktiebolaget Lm Ericsson (Publ) Control of a time-interleaved analog-to-digital converter
US10924129B2 (en) * 2019-04-29 2021-02-16 Mediatek Inc. Time-interleaved analog-to-digital converter device and associated control method
US10707889B1 (en) 2019-05-13 2020-07-07 Analog Devices International Unlimited Company Interleaving method for analog to digital converters
WO2020236209A1 (en) * 2019-05-22 2020-11-26 Adesto Technologies Corporation Pulse width signal overlap compensation techniques
CN110518910A (zh) * 2019-09-02 2019-11-29 电子科技大学 一种基于任务调度的时间交织adc失配优化方法
US11043958B2 (en) * 2019-10-22 2021-06-22 Mediatek Inc. Time-interleaved noise-shaping successive-approximation analog-to-digital converter
CN111169184B (zh) * 2020-02-19 2024-08-20 上海商米科技集团股份有限公司 采样方法和采样装置
US11349491B2 (en) * 2020-03-04 2022-05-31 Omni Design Technologies, Inc. Time-interleaved sampling circuits with randomized skipping
US11438002B2 (en) 2020-03-06 2022-09-06 Omni Design Technologies Inc. Time-interleaved A/D converters with isolation inductors
WO2022036434A2 (en) * 2020-04-06 2022-02-24 National Research Council Of Canada Apparatus and method for scalable digitization
US11563454B1 (en) * 2020-09-11 2023-01-24 Amazon Technologies, Inc. Selective time-interleaved analog-to-digital converter for out-of-band blocker mitigation
US11977181B2 (en) * 2020-10-13 2024-05-07 Nxp B.V. Systems and methods for processing errors in digital beamforming receivers
FI130399B (en) * 2020-11-23 2023-08-14 Saab Ab Receiver system
US11558065B2 (en) * 2021-01-26 2023-01-17 Nxp B.V. Reconfigurable analog to digital converter (ADC)
TWI748915B (zh) * 2021-04-15 2021-12-01 瑞昱半導體股份有限公司 具有快速轉換機制的類比至數位轉換裝置及方法
TWI763498B (zh) * 2021-05-24 2022-05-01 瑞昱半導體股份有限公司 管線式類比數位轉換器與訊號轉換方法
US11824550B2 (en) * 2021-09-28 2023-11-21 Texas Instruments Incorporated Scheduling analog-to-digital conversions
CN114244362A (zh) * 2021-11-18 2022-03-25 重庆吉芯科技有限公司 一种基于时间交织adc的通道随机化电路及方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252251A (ja) * 1996-03-15 1997-09-22 Tera Tec:Kk 多相クロック信号発生回路およびアナログ・ディジタル変換器
JP2008245002A (ja) * 2007-03-28 2008-10-09 Anritsu Corp Ａ／ｄ変換装置
US7675441B2 (en) * 2004-09-21 2010-03-09 Telegent Systems, Inc. Pilot-tone calibration for time-interleaved analog-to-digital converters
CN101783683A (zh) * 2008-12-29 2010-07-21 英特赛尔美国股份有限公司 双通道时间交错型模数转换器中的误差估计与校正
US8098182B2 (en) * 2008-11-12 2012-01-17 Intersil Americas Inc. Cable gateway using a charge-domain pipeline analog to digital converter
CN103312327A (zh) * 2012-03-16 2013-09-18 财团法人工业技术研究院 时间交错式模拟数字转换器的时序校正电路及方法
CN103516361A (zh) * 2012-06-27 2014-01-15 美国博通公司 多通道模拟数字转换器（adc）中通道不平衡的补偿
CN103944568A (zh) * 2014-04-08 2014-07-23 北京时代民芯科技有限公司 一种用于多通道时间交织模数转换器的采样时钟产生电路
CN104038226A (zh) * 2014-06-25 2014-09-10 华为技术有限公司 多通道时间交织模数转换器
CN104467843A (zh) * 2014-11-18 2015-03-25 郑晨 一种用于高速数据采集系统的综合误差校正方法
CN105610443A (zh) * 2014-11-13 2016-05-25 美国亚德诺半导体公司 在时间交错模数转换器中减少顺序依赖的失配误差的方法和系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8102954B2 (en) * 2005-04-26 2012-01-24 Mks Instruments, Inc. Frequency interference detection and correction
US7292170B2 (en) * 2005-06-13 2007-11-06 Texas Instruments Incorporated System and method for improved time-interleaved analog-to-digital converter arrays
US7408495B2 (en) * 2006-05-15 2008-08-05 Guzik Technical Enterprises Digital equalization of multiple interleaved analog-to-digital converters
JP4658097B2 (ja) * 2006-07-27 2011-03-23 パナソニック株式会社 パルス同期復調装置
TWI558106B (zh) * 2012-10-29 2016-11-11 聯華電子股份有限公司 數位類比轉換器
TWI611662B (zh) 2013-03-08 2018-01-11 安娜卡敦設計公司 可組態的時間交錯類比至數位轉換器
US9525428B2 (en) * 2014-12-17 2016-12-20 Analog Devices, Inc. Randomly sampling reference ADC for calibration
CN105406867B (zh) * 2015-12-17 2018-11-06 成都博思微科技有限公司 一种时间交织流水线adc系统及其时序操作方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09252251A (ja) * 1996-03-15 1997-09-22 Tera Tec:Kk 多相クロック信号発生回路およびアナログ・ディジタル変換器
US7675441B2 (en) * 2004-09-21 2010-03-09 Telegent Systems, Inc. Pilot-tone calibration for time-interleaved analog-to-digital converters
JP2008245002A (ja) * 2007-03-28 2008-10-09 Anritsu Corp Ａ／ｄ変換装置
US8098182B2 (en) * 2008-11-12 2012-01-17 Intersil Americas Inc. Cable gateway using a charge-domain pipeline analog to digital converter
CN101783683A (zh) * 2008-12-29 2010-07-21 英特赛尔美国股份有限公司 双通道时间交错型模数转换器中的误差估计与校正
CN103312327A (zh) * 2012-03-16 2013-09-18 财团法人工业技术研究院 时间交错式模拟数字转换器的时序校正电路及方法
CN103516361A (zh) * 2012-06-27 2014-01-15 美国博通公司 多通道模拟数字转换器（adc）中通道不平衡的补偿
CN103944568A (zh) * 2014-04-08 2014-07-23 北京时代民芯科技有限公司 一种用于多通道时间交织模数转换器的采样时钟产生电路
CN104038226A (zh) * 2014-06-25 2014-09-10 华为技术有限公司 多通道时间交织模数转换器
CN105610443A (zh) * 2014-11-13 2016-05-25 美国亚德诺半导体公司 在时间交错模数转换器中减少顺序依赖的失配误差的方法和系统
CN104467843A (zh) * 2014-11-18 2015-03-25 郑晨 一种用于高速数据采集系统的综合误差校正方法

Also Published As

Publication number Publication date
TWI672005B (zh) 2019-09-11
TW201813318A (zh) 2018-04-01
DE102017120692A1 (de) 2018-03-15
US9793910B1 (en) 2017-10-17
CN107819467A (zh) 2018-03-20

Similar Documents

Publication Publication Date Title
CN107819467B (zh) 具有可编程的相位的时间交错式adc
US10057048B2 (en) Data handoff between randomized clock domain to fixed clock domain
CN108736892B (zh) 随机时间交织数模转换器
EP3021489B1 (en) Methods and systems for reducing order-dependent mismatch errors in time-interleaved analog-to-digital converters
CN106685424B (zh) 用于模数转换器的微处理器辅助校准
JP6421145B2 (ja) オーバーサンプリングデルタ‐シグマ変調器用の超低電力デュアル量子化器構造
US7724173B2 (en) Time-interleaved analog-to-digital-converter
JP5933610B2 (ja) アナログ‐デジタル変換器の校正のためのシステム、方法および記録媒体
US9543974B1 (en) Reducing switching error in data converters
US10056914B2 (en) Frequency-domain ADC flash calibration
US7843373B2 (en) Method to reduce error in time interleaved analog-to-digital converters arising due to aperture delay mismatch
CN110460333A (zh) 在产生模数转换器的连续时间残差中的阻断器容差
WO2020172769A1 (zh) 数据转换器以及相关模数转换器、数模转换器及芯片
CN106374922B (zh) 在数模转换器中解决组件失配的方法和系统
EP3101811A1 (en) Generating comparator thresholds using a rotating ring of resistors
CN116057841A (zh) 时间交织的动态元件匹配模数转换器
KR102556056B1 (ko) 입력 신호 적응성 전압 제어 오실레이터 기반 비균일 샘플링 아날로그 디지털 컨버터
US8229988B2 (en) Sampling circuit
Yin et al. A BIST Structure for ADC in Mixed-Signal SOC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant