CN106877866B - 用于模数转换器的微处理器辅助校准 - Google Patents

Abstract

本公开涉及用于模数转换器的微处理器辅助校准。模数转换器(ADC)可具有影响其性能的误差。为了改进性能，许多技术已用于补偿或校正误差。当ADC使用亚微米技术实现时，ADC可以容易并方便地配备片上微处理器，用于执行多种数字功能。片上微处理器和任何合适的数字电路可以实现功能，用于减少这些误差，使得减少某些不希望的伪像，并为高度可配置的ADC提供灵活的平台。片上的微处理器对于随机时间交错的ADC是特别有用的。此外，随机抽样的ADC可以并行地添加到主ADC，用于校准目的。此外，整个系统可包括有效的实施方式，用于纠正ADC中的错误。

Description

用于模数转换器的微处理器辅助校准

本申请是申请日为2015年12月17日、名称为“用于模数转换器的微处理器辅助校准”、申请号为201510946480.5的发明专利申请的分案申请。

优先权数据

本专利申请接收受益于或要求于2014年12月17日提交的题为“DIGITALLYASSISTED TECHNIQUES FOR ANALOG-TO-DIGITAL CONVERTERS”的美国临时申请62/093391的优先权。该临时申请通过引用整体结合到本文中。

技术领域

本发明涉及集成电路的领域，尤其是用于模数转换器的数字辅助技术。

背景技术

在许多电子应用中，模拟输入信号转换为数字输出信号(例如，用于进一步的数字信号处理)。例如，在精度测量系统中，电子装置被设置有一个或多个传感器以进行测量，并且这些传感器可以产生模拟信号。该模拟信号然后将被提供到模数转换器(ADC)作为输入，以产生数字输出信号，以便进一步处理。在另一种情况中，天线基于在空气中携带信息/信号的电磁波产生模拟信号。由天线产生的模拟信号随后作为输入提供到ADC以产生数字输出信号，以便进一步处理。

ADC可以应用于许多地方，诸如宽带通信系统、音响系统、接收器系统等。ADC可以转换表示现实世界的现象(例如，光，声，温度或压力)的模拟电信号，用于数据处理的目的。设计ADC是不平凡的任务，因为每个应用程序可在性能、功耗、成本和尺寸具有不同的需求。ADC用于广泛的应用，包括通信、能源、医疗、仪器仪表和测量、电机和电源控制、工业自动化和航空航天/国防。随着需要ADC的应用增长，需要准确而可靠的转换性能也随之增加。

一般而言，ADC是将由模拟信号携带的连续物理量转换为表示该量的振幅(或携带该数字值的数字信号)的数字值的电子设备。ADC典型地由构成集成电路或芯片的许多设备组成。ADC通常由下述应用要求定义：它的带宽(它可以正确地转换为数字信号的频率范围)，其分辨率(最大模拟信号可划分并表示数字信号的离散电平的数目)，其信号对噪声比(相对于所述ADC引入的噪声信号，ADC如何准确测量)。ADC具有许多不同的设计，其可根据应用的要求来选择。在许多情况下，设计满足应用要求并同时提供足够性能的ADC是不平凡的。

发明内容

模数转换器(ADC)可具有影响其性能的误差，特别是它们的(有效)解析。速度和分辨率通常存在折衷，其中，更高速的ADC倾向于具有较低的分辨率。当ADC的速度变快时，需要采取措施以补偿或校正这些错误更高，从而ADC不获得速度而损失分辨率。为了改进性能，许多技术已用于补偿或校正错误。当ADC用亚微米技术实现时，模数转换器可以容易并方便地配备片上微处理器，用于执行多种数字功能。片上微处理器和任何合适的数字电路可以实现丰富的功能用于减少这些误差，使某些不希望的伪像被减少，并提供高度可配置的ADC的灵活平台。片上微处理器特别有用于随机时间交错ADC。此外，随机抽样的ADC可以并行地添加到主ADC(例如，随机时间交错ADC)，用于校准目的。此外，整个系统可包括有效的实施方式，用于校正ADC(例如，多级ADC)中的误差。

附图说明

为了提供本公开内容和其特征和优点的更完整理解，可结合附图参考下面的描述，其中，类似的参考数字表示相同的部件，其中：

图1示出根据本公开的一些实施例的示例性逐次逼近ADC；

图2示出根据本公开的一些实施例，用于SAR ADC的示例性内部DAC；

图3示出根据本公开的一些实施例的示例性分级ADC；

图4示出根据本公开的一些实施例的两个示例性流水线型ADC；

图5示出根据本公开的一些实施例的示例性Σ-△调制器；

图6示出根据本公开的一些实施例的示例性的二阶Σ-△调制器；

图7A示出具有两个子ADC的示例性时间交错ADC，以及图7B示出示出用于图7A的示例性时间交错ADC的采样边缘的时序图。

图8示出具有专用和专门的模拟或数字处理电路的常规ADC芯片的示例性布局；

图9示出根据本公开的一些实施例，具有片上微处理器的ADC芯片的示例性布局；

图10示出根据本公开的一些实施例，具有转换器和片上微处理器的系统图；

图11示出根据本公开的一些实施例，具有转换器、片上微处理器和时钟发生器的系统图；

图12示出根据本公开的一些实施例的流水线ADC的示例性阶段；

图13-18示出根据本公开的一些实施例的一系列示例性电压曲线，其示出流水线ADC内的操作以及一个或多个可能的误差源；

图19示出根据本公开的一些实施例，具有6个阶段，配备有抖动注入的示例性流水线ADC；

图20示出根据本公开的一些实施例，可用于校准的关联方案；

图21示出根据本公开的一些实施例的增益误差校正方案；

图22示出根据本公开的一些实施例的另一增益误差校正方案；

图23A-B示出根据本公开的一些实施例，适于由片上uP执行的示例性校准功能；

图24示出根据本公开的一些实施例，具有片上uP的示例性交错ADC的示例性系统图；

图25示出根据本公开的一些实施例，用于闪速ADC校准和流水线级校准的示例性硬件流；

图26示出根据本公开的一些实施例，用于脉动减法和示例性积累和抽取块的示例性硬件流；

图27示出根据本公开的一些实施例的相邻子ADC的采样；

图28示出根据本公开的一些实施例的参考和相邻子ADC的采样；和

图29示出根据本公开的一些实施例，示例性片上uP与所述芯片的连接以与其余部分进行通信。

具体实施方式

理解模数转换器(ADC)

具有许多种类的ADC，每个旨在输出提供到ADC的模拟输入的数字表示。下面的段落讨论几个这样的种类。

ADC的一个示例种类是逐次逼近寄存器模数转换器(SAR ADC)。SAR ADC通常用于数据采集应用，特别是其中多个信道被数字化。图1示出根据本公开的一些实施例的示例性逐次逼近ADC。在一个示例中，在断言CONVERTSTART命令时，取样与保持(SHA)置于保持模式，以及除了设置为“1”的MSB，逐次逼近寄存器(SAR)的所有位都复位为“0”。SAR输出驱动内部数模转换器(DAC)。如果DAC输出大于模拟输入，在SAR中的该位复位，否则它留下设置。下一个最高有效位然后被设置为“1”。如果DAC输出大于模拟输入，在SAR中的该位复位，否则它留下设置。该过程依次对于每个位重复。当所有的位已在适当时确定、测试、重置，SAR的内容对应于模拟输入的值，以及转换完成。这些比特“试验”可以形成基于串行输出版本SAR ADC的基础。除了这个的其他算法可用于产生模拟输入的数字表示。SARADC的精度可受内部DAC的精度的影响。图2示出根据本公开的一些实施例，用于SAR ADC的示例性内部DAC。示例性内部DAC(使用开关电容或电荷再分配技术所示)可确定SAR ADC的整体精度和线性。即使采用精确光刻，电容器的匹配并不总是完美的，并且如果未被剪掉会降低SAR ADC的性能。

ADC的另一个示例种类是流水线ADC，其通常归类为高速ADC(例如，具有高于5每秒百万样本(MSPS)或甚至高于10MSPS的取样速率)。流水线型ADC通常用于视频、抽样无线电应用、仪器仪表(数字示波器，数字频谱分析仪)等。流水线ADC具有在其子区域ADC中的起源。图3示出根据本公开的一些实施例的示例性分级ADC。如由这个例子示出，分级ADC有两个阶段：MSB子ADC(SADC)中N1位的“粗”转换，接着在LSB SADC中N2位的“精”转换。N1位“粗”转换由N1位子DAC(SDAC)转换回成模拟信号，并从保持的模拟信号中减去，和放大以产生残余信号。将残余信号然后施加到N2位SADC体。通常情况下，为了子区域架构满意地操作，N1SADC和SDAC优于N位准确性(N＝N1+N2)。残余信号偏移和增益经过调整，使其充满N2SADC，以避免遗漏码。在N2SADC中的任何非线性或漂移也将引起失码，如果它超过1LSB参考N位。当阶段间校准不正确时，缺少的代码将出现在整个ADC转换函数。为了增加分级ADC的速度，引入流水线ADC。图4示出根据本公开的一些实施例的两个流水线ADC。流水线ADC具有数字校正的子区域结构，其中，所述两个阶段的每个操作二分之一的转换周期的数据，然后在采样时钟的下个阶段之前将它的残余输出传递到下一个阶段。在顶端图(A)中，两个流水线阶段使用阶段间跟踪和保持(T/H)，以提供阶段间增益，并给予每个阶段一定时间量，以在其输入处理信号。当第一阶段转换完成时，阶段间T/H用作模拟延迟线-它被定时进入保持模式。这允许内部SADC、SDAC和放大器的更多沉降时间，并且允许流水线变换器在比非流水线版本高地多的总采样率进行操作。术语操作“流水线”指在任何给定的时钟周期一个阶段处理之前阶段的数据的能力。在特定时钟周期的每个阶段结束时，给定阶段的输出被传递到使用T/H功能的下一个阶段，新的数据被移入该阶段。在“流水线”中除了最后阶段的所有的数字输出可以存储在适当数量的移位寄存器中，以便到达校正逻辑的数字数据对应于相同的样本。在底部图(B)中，可替代架构，乘法DAC用于提供适量的阶段间增益以及减法功能。在流水线ADC中，T/H放大器的时钟的阶段对于实现所需性能是重要的。本领域技术人员可理解：流水线ADC具有许多不同的实现或设计。例如，一些流水线ADC使用闪存器作为构建块，但一些ADC利用其它硬件架构用于各个ADC。闪存转换器利用平行比较器，每个工作在由电阻梯形网络确定的略有不同的参考电压。

然而，ADC中另一种种类是Σ-△ADC，其往往用于精密工业测量、话音频带和音频应用空间。在Σ-Δ模数转换器中使用的概念是过采样、噪声整形、数字滤波和抽取。在传统“奈奎斯特”操作的噪声频谱中，其中ADC输入信号落在dc和fs/2之间，并且量化噪声均匀扩展在相同的带宽。过采样的过程(随后数字滤波和抽取)增加了奈奎斯特带宽(dc-fs/2的区域)内的信噪比(SNR)。此外，当使用Σ-Δ调制器时，量化噪声可以成型，是的大多数发生在关注的带宽之外，从而进一步增加dc-fs/2区域中的SNR。图5示出根据本发明的一些实施例的示例性Σ-Δ调制器。示例性调制器包括1位ADC(例如，比较器)和1位DAC(例如，开关)。虽然有若干多位Σ-ΔADC，使用单比特调制器的那些具有固有的优良差分线性的优点。调制器的输出是1位数据流。该调制器可以通过充当信号的低通过滤器和量化噪声的高通过滤器而实现噪声整形功能。虽然简单的一阶单位Σ-ΔADC是固有线性和单调的(由于1位ADC和1位DAC)，它并没有为高分辨率应用提供足够的噪声整形。增加调制器中积分器的数目(类似于添加极点到过滤器)提供更多的噪声整形，而以更复杂的设计作为代价。图6表示根据本发明的一些实施例的示例性二阶Σ-△调制器。除了示出体系结构，附图还示出噪声整形特性相比于一阶调制器的改善。高阶调制器(大于第三阶)难以稳定并呈现显著的设计挑战。

然而，ADC的另一个种类是时间交错ADC，其中ADC具有M多个子ADC(任何合适的体系结构)，其在整个系统采样率的1/M的采样率运行。结果急剧增大以增加整体ADC的采样率。许多(低速)ADC可以时间交错的方式并行地在序列中运行，使用适当的计时以增加有效组合的ADC采样速率。图7A示出具有两个子ADC的示例性时间交错ADC，以及图7B示出示出用于图7A的示例性时间交错ADC的采样边缘的时序图。具体地，图7A示出具有两个子ADC(ADC_0和ADC_1)的时间交错ADC的示例，每个能产生每秒Y百万个样本(MS/s)。在一起时，使用图7B所示的适当时钟，两个子ADC可以提供高达2*Y MS/s的整体采样率。适当的时钟可以由时钟发生器(“clock gen”块)提供，以产生具有不同相位的时钟信号或选择信号q0和q1，以交替地选择子ADC，用于将模拟输入信号转换成数字输出。返回参照图7A，两个子ADC(ADC_0和ADC_1)交替(即，按照连续顺序或按照固定顺序)采样输入信号V_in，并分别产生相应的数字输出(D_out0和D_out1)，然后将其通过数字组合(“dig combiner”块)合并，用于产生Y MS/s数字输出D_out。在本示例中，子ADC根据固定的顺序操作[...ADC_0，ADC_1，ADC_0，ADC_1，ADC_0，ADC_1，...]操作，例如以循环方式。具有两个子ADC的时间交错ADC在本文被描述为用于理解时间交错ADC的操作的示例，，并且不旨在限制本公开。具有多于两个子ADC的其它时间交错ADC由本公开所设想。此外，具有三个或更多子ADC的时间交错ADC可以以固定顺序、随机序列或伪随机序列进行操作。

两个或更多ADC可以根据随机序列或伪随机序列中，交错的时间采样模拟输入。在这样的例子中，ADC可足够快构建，使得少至两个ADC可以采样随机序列中的模拟输入。在一些实施例中，三个或多个ADC可以根据随机序列或伪随机序列时间交错地采样。在这样的例子中，一个或多个所述三个或更多的ADC可以是“忙”的，而两个或更多个所述三个或更多的ADC可以是“空闲”的(等待被选择/使用)。当进行下一次采样时，“空闲”ADC之一可随机选自那些“空闲”的那些，以获取在伪随机序列中的下一个样本。

然而，模数转换器的另一种类是多级ADC，包括多级模数转换器或者级联的多个ADC。每个阶段通常包括ADC。阶段可以使用相同或不同的ADC架构来解决数字输出代码的不同部分。通常情况下，第一模数转换级基于所述模拟输入解析最高有效位，并产生用于第二(第一之后)模数转换级的输出。输出可以是表示模拟输入和由特定阶段产生的数字输出(即，由第一阶段解析的最高有效位的值)之间的差的残余。第二模数转换级然后对残余信号执行模数转换，以解析数字输出的进一步位。第二级可以生成多阶段ADC的随后级的进一步残余信号。在一些情况下，逐次逼近寄存器ADC可被认为是一种多级ADC(例如，如果分段设计被实现以使用简单的ADC解析最高有效位，和进一步位由SAR电荷分布架构解析)。残余类型ADC(包括两步ADC、算法ADC和流水线ADC)也被认为是多级ADC。虽然算法ADC可重用单个阶段，单个ADC重复使用的每个阶段可被认为是多级ADC的一个阶段。多级ADC的另一种形式是多级噪声整形Δ-Σ(MASH)ADC，包括多个阶段的Δ-Σ模数转换器或其它类型的ADC(例如，闪速ADC)和Δ-ΣADC的组合。

上述ADC结构并不意在限制本公开。对于本领域技术人员，其它结构是由本公开内容设想。

ADC的错误和假象

尽管电路设计的目标是设计和制造完美的ADC，但产生ADC的电路往往不健全，或者由于制造的限制没有完全按预期操作。有时该电路的行为也可以由于操作条件的变化偏离预期或期望的行为，诸如温度和衬底的老化。这些偏差往往会导致ADC有不良的误差和假象。对于SAR ADC，误差的一个常见原因是内部DAC的电容的不匹配。对于Δ-ΣADC，误差源包括偏移误差、增益误差和线性误差。对于流水线ADC，误差源包括比较器偏移误差、参考电压的误差、馈送至级间T/H的时钟相位、热噪声、采样时钟抖动、电容失配、级间增益级误差、增益级偏置、级间增益非线性、子ADC错误、子DAC错误，等。对于交错的ADC，各个子ADC的误差源出现，以及子ADC在增益、偏移、定时、带宽之间的不匹配可以存在。

具有ADC的片上微处理器的介绍

在传统的ADC中，专用和专门的模拟和/或数字电路片上或片外设置ADC，以测量、补偿和/或纠正这些错误。在一些情况下，专用和专门的模拟或数字电路可以执行信号的前/后处理。图8示出具有专用和专门模拟或数字处理电路的常规ADC芯片的示例性布局。可以从示例性芯片区域看出，芯片800的布局具有ADC 802区域，用于校准(“cal”)和/或信号的前/后处理的模拟/数字逻辑804区域，用于存储输出数字数据的可选存储器806，以及用于产生时钟信号的时钟发生器808(“clock gen”)区域。提供这些专用和专门的模拟或数字逻辑可以添加显著的复杂性和设计时间。此外，该电路是固定的，而没有相当可配置性。

图9示出根据本公开的一些实施例，具有片上微处理器的改进ADC芯片的示例性布局。可以从说明性芯片区域看出，芯片900布局中具有ADC902区域，用于进行校准和/或信号的前/后处理的模拟/数字逻辑904区，用于执行校准和/或信号的前/后处理的至少一些部分的片上微处理器(uP)910，用于存储由UP 910可执行的数据和/或指令的存储器908，以及用于产生时钟信号的时钟发生器906(“clock gen”)区域，。

在本公开的情况下，片上uP(例如，片上uP 910)一般包括可以执行处理单元或中央处理单元的功能的电路。片上uP可以包括一个或多个算术逻辑单元(ALU)作为计算单元，其可执行诸如加、减、乘、AND、OR、XOR等的操作。片上uP可以包含寄存器文件或某种形式的存储器，用于存储状态，数据等。片上uP可以包括控制逻辑部分，其可以从存储器中检索指令操作码，并启动由一个或多个ALU执行的操作顺序。片上uP可包括用于访问从芯片的其他部分的数据和/或指令的接口，例如，如来自ADC的数据。片上uP也可包括用于在芯片的其它部分中写入数据的接口。片上uP可包括ADC或任何专用电路可用于唤醒片上uP和/或触发片上uP的特定功能的一个或多个中断。

提供片上uP的一个重要优点是uP优于常规ADC(例如，如在图8中所示)的灵活性。另一个重要优点在于：片上uP具有一组计算单元，容易用于执行校准和/或前/后处理信号的部分，使得片上uP高度适合于提供用于辅助ADC的数字功能。片上的uP可以比片外uP快得多的方式与ADC进行通信。uP也可以使它容易地容纳体系结构，其中片上uP可以作为中央控制器，用于数字控制芯片的各个部分(包括ADC和数字/模拟逻辑)。例如，uP可用于解决ADC系统的故障机制(锁相环锁，超出范围条件等)。在一些实施例中，uP可以执行控制类功能，其可以有利控制ADC的时钟/采样，以限制ADC(或任何合适系统)的杂散发射。

片上微处理器的灵活性

不必依赖于专用和专用电路固定片上，片上uP可以被配置为执行任何适当的指令，以执行期望的操作。这提供了能够提供一个芯片的技术优势，该芯片能适应具有不同需求集的很多应用。一般而言，片上uP提供在和ADC本身的相同半导体基片上上。片上uP可以提供不同程度的可配置性，而无需硅变化。在一些情况下，片上uP可以预先加载代码设计的不同块，经设计用于不同应用，例如，非易失性存储器(NVM)、只读存储器(ROM)。保险丝可用于提供由uP执行的所需代码块的选择，例如在送交制造之后，在芯片被交付给客户之前出厂时，或在使用芯片之前的客户现场。一个或多个信号或引脚也可用于选择(一次或多次)所需的代码块，以由uP执行。在一些实施例中，还可以提供接口，以允许该芯片的用户加载一个或多个代码块到(易失性)存储器，以由uP执行。有效地，由uP执行用于辅助ADC的功能可以改变或升级，而无硅变化。该优点可用于更新或改变所执行的校准算法，数字/模拟逻辑的操作，和/或执行用于信号预处理/后处理的操作。片上uP的可配置性和与之配套的片上存储器还允许不同的参数和/或变量按需求被设置/配置/更新，例如以适应不同的操作条件、芯片的不同环境(随时间)和不同的应用需求。

概括地说，到uP的接口可以允许ADC的特性或参数被改变。例如，到uP的接口可以配置ADC以在不同的操作模式下运行(例如，测试模式、高功率模式、低功率模式、高性能模式、低性能模式、高频模式、低频模式等)。到uP的接口也可以允许ADC的配置打开或关闭在ADC内的某些信道，改变ADC的分辨率，调整ADC的动态范围等。此外，到uP的接口可以允许某些功能，例如错误的日志记录，异常事件等，以及访问片上或片外存储器可以访问日志。在一些情况下，到uP的接口可以允许用户选择一个或多个预设功能和/或参数，用于某些应用。

校准技术是随着转换器分辨率继续增长较高和/或转换器速度继续增长更快而不断变化的。例如，应用到6位或8位转换器的先前技术不太可能适用于12位、14位、16位、18位(或多个)转换器。在此描述的一些校准功能可以解决不断增加的要求的问题，这可导致更复杂或专门用于不同应用的校准功能。出于这个原因，具有灵活平台用于配置校准以满足不同应用需求集合可能特别有利。例如，专门校准函数可以被选择性地施加以将性能推进更高，这取决于应用。

随着技术节点变得越来越小，迈向更加数字化的处理

一般而言，许多传统架构使用专门的模拟硬件而不是使用片上uP实现校准功能，或架构实现专门的数字硬件，而不是使用片上uP。在使用专门电路实现功能与使用片上uP实施功能之间具有一些权衡。在一个例子中，专用电路可以更快，并比片上uP功耗更低。在另一示例中，专用电路会比提供片上uP占用芯片校少面积。在又一示例中，专用电路是固定的，远不如由片上uP可执行功能可配置。在又一个进一步的示例中，在uP中的计算块是“准备使用的”(即，已经设计)，从而可以认为比设计专用电路用于实现相同的计算块更容易实施。在又一个更进一步的例子中，某些类型的功能(例如，数学计算，控制功能)可以使用uP的内部数字逻辑更容易实现，而不必实现专用电路的功能。

随着互补型金属氧化物半导体(CMOS)处理技术的技术节点变得更小，数字校正和处理变得更便宜。朝着数字校正和尽量提供片上uP的原因之一在于：数字处理相对于模拟处理在面积和功率上成本更低。出于这个原因，转换器利用数字后处理，例如，记录什么数据输出，并运行数字乘法纠正它，而没有功耗和面积的显著成本。之前，使用专门的数字电路做乘法将是非常耗电的，并在面积180纳米节点中较大。然而，在28纳米技术节点中，数字化处理便宜得多。使用片上uP数字处理，如本文中所解释的，可以更加适应性和灵活性。重要的是注意：对于在深亚微米节点中的转换器，难以进行更好的模拟处理，它可以要求更多的(数字的)校正。由于这些原因，使用片上uP执行数字校正和/或处理提供了显著的技术优点，超过提供片上uP的任何功率或成本增加。

专门电路和片上uP之间的接口

图10示出根据本发明的一些实施例，具有转换器和片上微处理器的系统图。系统1000示出转换器1002。在本例中，为了说明的目的，该转换器1002包括一个ADC，或者多个子ADC(示出为多个层)。对于至少一个或多个ADC，转换器1002可以包括转换电路1004，用于进行输入信号IN的转化，以产生输出信号OUT。该ADC部分1004可耦合到校准电路1006，其校正在数字域中的信号，和/或补偿转换电路1004的信号链的某些部分中的误差，例如在模拟域中。对于一些实施例，系统1000还包括参考变换器1003(该转换器1002然后将被视为主要的转换器)。在这个例子中，参考变换器1003可以包括参考转换电路1020和可选的参考校准电路1022。一般地，参考转换器1003提供了附加的信号路径(沿着与转换器1002转换IN)，其可以作为校准算法的参考。进一步对于转换器1002，片上uP 1008被提供以执行协助和/或控制系统的一个或多个功能。例如，片上uP 1008可以执行适应/训练算法，用于校准转换器1002。

在许多高速应用中，与片上uP1008(例如，兆赫兹)相比较，转换器1002以非常快的速度运行(例如，千兆赫兹)。出于这个原因，高速专用电路可以被提供，以较慢的速率为片上uP 1008提供测量。测量的更慢速率可以是可编程的或匆忙调整。为了适应较慢的片上uP1008，转换器1002的测量数据可以通过专用电路1010记录。专用电路1010可以在存储器1012中写入所测量的数据，以及测量数据的记录通常不由片上uP1008执行。专用电路1010可以作为转换器1002和片上uP 1008之间的接口。专用电路1010可包括模拟电路、数字电路或两者。一旦记录，转换器1002的测量数据可通过片上uP 1008以减小的速率访问。片上uP1008可轮训存储器1012，用于将测量数据，或专用电路1010可发生中断给片上uP1008。片上uP 1008可以从存储器1012读取测量数据，并执行任何合适的算法，其可更新校准算法的状态变量以产生系数，它可以用于校准ADC，或由专用电路1010用于补偿和/或校正错误。系数可以写到(由片上uP 1008或专用电路1010)由转换器1002或专用电路1010可访问的存储器元件，以补偿和/或校正错误。片上uP1008可以写入系数到如下的一个或多个：由转换电路1004访问的寄存器，由校准电路1006可访问的寄存器，和寄存器、由参考ADC 1003可访问的寄存器。如果使用多个信道(例如，子ADC)，任何一个或多个信道可以包括片上uP 1008可以写入系数到的其自己的一组关联寄存器。这些寄存器可以是由各自的变换电路和/或校准电路访问。

片上uP作为适应或训练引擎

uP的较慢速度适合于执行其中功能和处理的速度不需要在ADC的速度运行的功能。例如，uP可用于实现适应或训练引擎。ADC可以提供一组预定的系数(例如，通过工厂校准)，以及uP可以运行适应或训练算法，其可在设备的寿命期间更新该系数。典型地，该适应或训练算法优选以比ADC较慢的速度运行，以避免反应太快异常条件。适应或训练算法也可以是计算复杂的，但可以使用片上uP ALU容易地实现。

实施适应和训练算法是不平凡的。优选地，该算法应某些病理条件下不向不希望的方向改变系统系数。出于这个原因，调整或训练算法是优选敏捷的，并很容易适应。使用uP的灵活平台实施算法可以帮助提供这种灵活性和适应性。许多传统的适应或训练算法可以假设在输入信号有很多活动，以及如果存在一段时间内没有活动常规算法可能离开。uP有利地提供的一个功能是检测输入或ADC的其它部分的一定情况，以使适应或训练算法可以基于这些情况适当调整(调整或调谐算法的某些变量或自适应率，或者打开或关闭算法的至少一部分，转移到使用不同的算法等)。例如，uP基于小信号与大信号、低频与高频、大量活动与没有或很少活动，等等适应。在某些情况下，可以提供专用电路以检测这些情况，或参考ADC可用于获得该输入信号的客观观点或推断ADC的条件。这种灵活性可以允许ADC操作在大范围的情况或具有测距特性、统计或签名的输入信号类型。

校准和数字辅助功能的分类

涉及ADC的许多功能(例如，校准，前/后处理)可以至少部分地由片上uP和/或专门电路(典型的数字电路，但可以包括混合信号电路)进行。本发明描述了多种这些功能，以及片上uP或专用数字电路可提供任何一个或多个功能，以满足或超过应用要求。本公开设想许多功能可以合作地或组合来提供。

为了更好地理解通过片上uP或专用数字电路来执行的功能，下表说明可用于描述不同功能的一些分类。

用于uP和/或ADC的扩频时钟或采样

图11示出了根据本发明的一些实施例，具有转换器、片微处理器和时钟发生器的系统图。系统1100示出(主)转换器1002。在本例中，为了说明的目的，该转换器1002包括一个或多个通道(例如，一个ADC，或者多个子ADC)，用于转换输入信号IN以产生输出信号OUT。对于一些实施例，所述系统1100还包括参考变换器1003(该转换器1002然后将被视为主转换器)。基准ADC 1020提供了额外的信号路径(转换中沿着与转换器1002)，其可以作为用于校准算法的参考。进一步对于转换器1002，片上uP 1008被提供以执行协助和/或控制系统的一个或多个功能。例如，片上uP 1008可以执行用于校准转换器1002的适应/训练算法。

该系统1100是复杂的混合信号系统。另外，速率转换器1002、参照转换器1003以及片上uP 1008可以变化。例如，片上uP 1008可以比所述转换器1002慢得多的速率运行。参考变换器1003可以以和转换器1002的相同速率采样输入信号IN。在一些情况下，参照变换器1003可以和转换器1002不同的速率，和/或以和转换器1002的交错信道不同的速率采样输入信号IN。

这种高性能的混合信号芯片的一个问题是，数字电路趋向于在一个或一小组频率定时电路。在或接近这些频率通常有大量的能量。这可耦合到模拟电路，并且在或接近那些频率或其它不希望的频率位置创建色调，从而限制性能。为了解决这个问题，它可以应用到随机化系统的时钟信号，即，提供扩频时钟。随机化可以帮助传播一些音调到本底噪声。时钟信号可平均特定频率，但时钟的瞬时周期变化或者是随机的。

该方案可以包括一种或多种以下：用于片上uP 1008的扩频时钟提供时钟发生器1106，提供时钟发生器1108用于(主)转换器1002和/或参考变换器1003的扩频时钟(和其中的任何交错通道)。为了产生时钟，时钟发生器1106和时钟发生器1108可包括专用数字电路。专门数字电路可包括一个或多个时钟分频器电路，其可对于输入时钟的周期的每X数目输出在输出信号中的边缘，和可以随机化X的随机化引擎，。

一个实施例包括提供片上uP 1008的扩频时钟。例如，时钟发生器1106可被配置以产生平均在100兆赫运行片上uP 1008的的时钟信号，但时钟信号瞬时频率范围可以从75兆赫至125兆赫。措辞不同，随着时间的推移，时钟信号波形的周期不同，但是平均逗留在约100MHz。有利的是，片上uP 1008的时钟的光谱贡献或能量分布在75-125兆赫，以及在任一频率的量通过片上uP 1008的扩频时钟大大降低。即使如果能量耦合回模拟电路，它通常低于整个系统1100的本底噪声(即，转换器1002)。

除了提供扩频时钟为片上uP 1008，扩频时钟也可用于转换器1002和/或参考变换器1003，在那里由时钟发生器1108产生的时钟信号可在平均期望频率运行转换器，但时钟信号的任何瞬时频率可以随时间而变化(具有范围的时钟周期)。例如，该时钟信号的时期可以是随机的，以使转换器根据随机期间采样输入信号，以避免在取样系统中的纯周期性。

甚至进一步，时间交错ADC的时钟也可以随机，即时间交错子ADC的顺序序列或采样序列，以进一步随机化整个系统。在某些情况下，正常的交错(没有随机顺序或次序的顺序交错)，某些输入频率可引起训练和/或自适应算法发散，如果输入频率是在和子ADC的时钟频率的相同频率。顺序(非随机采样)显示为到每个转换器的DC偏移，信号中没有增益或定时的任何信息。如果算法试图尝试校正该信号，算法将发散并且部件将停止工作。

概括地说，当与没有定时随机的系统相比，随机化定时使得系统1100更健壮和容于不同类型的输入信号。此外，随机可帮助平均错误，或者使错误显著更少，特别是对其他方式不能轻松纠正的错误。扩频时钟有效帮助减轻谐波涉及时钟混叠和造成问题的信号，例如，Fs/2，Fs/4，Fs/8等(Fs＝采样频率)，对于具有8个顺序交错ADC的Fs/8，每个子ADC将有DC输入等。

认识流水线ADC中的误差：增益误差和DAC错误

一些转换器包括是流水线型ADC的主转换器。本公开内容描述了流水线ADC的错误如何可以使用专门的数字电路和/或片上uP的协助来校正。一般，流水线式ADC包括多个级(如先前关于图4解释)，其中，每个级包括乘法DAC(MDAC)。图12示出根据本公开的一些实施例的流水线ADC的示例性阶段。示例性阶段可以包括模数转换器1204和MDAC 1202。ADC1204可以转换输入(例如，V_in)成数字输出。ADC 1205的示例包括闪速ADC、2位ADC、3位ADC、4位ADC和任何合适的低分辨率的ADC。该ADC 1204可包括多个比较器，其比较输入Vin和多个不同的参考电压，并因此产生代表输入Vin的数字输出(例如，输出码)。数字输出被馈送到数模转换器1206以使得数字输出转换回成模拟信号Vin'。求和/差值节点1208发现Vin和Vin'之间的差，并且该差由残余放大器1210增益增大，以产生输出Vout(例如，流水线ADC的下一个阶段的残余)。在本示例中，增益是4。然而，其它增益量是可能的。该ADC 1204可以是2位、3位或4位转换器，并且通常有一定的量化误差。然而，MDAC 1202的设置减小残余物放大器1210的输入的电压摆幅(Vin-Vin')。每个阶段可以生成多个位，则其可以被组合以产生整体流水线ADC的数字输出。

MDAC 1202可包括采样和保持电路(未示出)、DAC 1206、求和/差值节点1208以及残余放大器1210。MDAC 1202可以被实现为单个开关式电容器电路块。MDAC 1202通常是不完美的，并且可以呈现出一个或多个错误。这些误差可以通过专用数字电路和/或片上uP通过一个或多个数字辅助功能的帮助校准或减轻。图13-18示出根据本公开的一些实施例的一系列示例性电压曲线，其中示出流水线ADC或流水线式ADC的阶段内的操作，以及一个或多个可能的误差源。

参考图13，MDAC的虚拟(或理想)传输函数示为4的示例性增益(例如，Vout＝4*Vin)。一般来说，当输入增加时，输出将增加相应的量。由此可以看出，使用DAC减法(即，其产生Vin-Vin'的减法)，残余Vout可以被限制在适合于下一阶段的合理的电压范围内，如由残余Vout的理想波形所示。通常情况下，流水线阶段的ADC(例如，图12的ADC1204)并不理想。例如，ADC的比较器就可以具有偏移，这可导致残余Vout具有不完善的步进。参照图14，残余Vout的波形示出，其中存在比较器偏移。残余Vout可由于比较器偏移在ADC的阈值过冲或下冲。一般来说，在测试或校准期间修整可以减少比较器的偏移，从而使误差不超出通过以下阶段的输入范围限制的合理范围。修整(例如，涉及熔断器、非易失性存储器)和输出的测量可以由专门的数字电路来执行，并且该专用数字电路可以在由片上uP访问的存储器中存储测量，用于校准。在一些情况下，一旦基于测量确定误差系数，片上uP和/或专门的数字电路可以执行修整。如果误差变得太大并超出合理范围，该系统可以具有灾难性的问题。这个问题在更小的技术节点中更显著，其中可接受电压的范围小得多。

当多个阶段是一起用于ADC的流水线时，来自每个阶段的结果进行组合的或重建，以产生表示原始输入Vin的(接近理想的)数字输出。图15示出的第一阶段的残余Vout(“STAGE 1RESIDUE Vout”)和第二级的残余Vout(“STAGE 2RESIDUE Vout”)和重构的数字输出的(表示为模拟信号用于说明，并示出为“STAGE 1+STAGE 2DIGITAL OUTPUT”)。图15的重构数字输出接近于图13所示的虚拟传递函数。为了提供整体流水线ADC的更好性能，设计者可以通过寻址各个阶段中存在的一个或多个误差源而提高各个阶段的准确度。

各个阶段的一个误差源是增益误差，和示例性增益误差的影响示于图16。在所示的例子中，残余放大器的增益稍大于4。结果，当与理想波形(“STAGE 1RESIDUE Vout”)相比较时，波形(“<4X GAIN”)显示不同的斜坡或倾斜。此外，传递函数不再是直线的，而是在整个传递函数具有重复锯齿误差。ADC的积分非线性(INL)还示出以说明增益误差的存在(请注意，理想ADC的INL是扁平线)。由于该残余放大器被定位在流水线式ADC的多个级的边界，与增益相关联的误差被称为“级间增益误差”。在一些实施例中，理想增益是增益4，但在现实中，增益可以最终是例如3.9、4.1，等等，并与理想增益的偏差可以随着电压供应和/或温度变化。通常，为了校准，已知(随机)信号可注入经过下一阶段的阶段，以及测量具有已知信号的输出信号。从测量确定误差使得能够在数字域校正或在模拟域中补偿增益。

各个阶段的另一个错误源是DAC错误，或在某些情况下，电容器失配误差，和示例性DAC错误的效果示于图17。在一些情况下，DAC包括电容器阵列。由于多种因素，不同电容器的实际电容不按意图精确匹配。在这种情况下，DAC包括单元尺寸的电容器，和DAC错误存在，由于Cdac_i≠Cdac_i-2。其结果是，波形(“Cdac_i≠Cdac_i-2”)示出当与理想波形(“STAGE1RESIDUE Vout”)相比的偏移。ADC的INL还示出以说明电容器(不匹配)错误或DAC错误的存在。此外，传递函数不再是直线的，但在传递函数中具有一个或多个步进。

示例性增益误差的影响和示例性DAC错误的效果示于图18，示出存在两种错误的情况。波形(“<4X gain“Cdac_i≠Cdac_i-2”)表示当与理想波形(“STAGE 1RESIDUE Vout”)相比时斜率和偏移的差的组合。ADC的INL还示出以说明两个错误的存在。

应当注意，增益误差和/或DAC误差可以使用本文公开的实施例(例如，通过由专门数字电路和/或片上uP实现数字辅助功能)进行测量和校准。

在一些实施例中，增益误差可使用前台方法测量(例如，其中该转换器不使用，但可以是在工厂、在通电、在测试/校准模式)。例如，该增益可以使用参考电容器在残余放大器的输入进行测量，被传递到输出的能量具有期望值，和可相对于预期值观察或测量输出。测量可以为给定温度和电压的残余放大器提供错误测量。参考电容器和输出的测量值的切换可通过专门的数字电路来执行，并且专门数字电路可以在片上uP可访问的存储器中存储测量，用于校准。在一些情况下，一旦基于测量确定误差系数，片上uP和/或专门的数字电路可以执行转换器中的增益调节。

在一些实施例中，增益误差可以使用背景方法测量(例如，当转换器在使用)。例如，随机(但已知的)信号可以被添加到输入，然后在后端数字输出相关，以精确测量增益的任何变化(例如，由于任何可能来源，包括DC放大器增益、放大器沉降、温度、电压等)。随机信号和输出的测量结果的产生可以由专门的数字电路来执行，并且该专用数字电路可以在片上uP可访问的存储器中存储测量，用于校准。在一些情况下，一旦基于测量确定误差系数，片上uP和/或专门的数字电路可以执行转换器中的增益调节。

在一些实施例中，DAC错误(例如，电容失配误差)可以在前台校准方法测定(例如，其中该转换器不使用，但可以是在工厂、在通电、在测试/校准模式)。输入被关闭(例如，连接到地，或设定在0伏)，DAC的电容器可以单独切换向上或向下，并观察/测量输出，以确定该电容器是否正在输出提供期望能量量以评估是否有任何电容器失配。该测量可提供残余放大器的给定增益的错误测量。在一些情况下，电容器的切换和输出的测量值可通过专门的数字电路来执行，并且专用数字电路可以在片上uP可访问的存储器中存储测量，用于校准。在一些情况下，一旦基于测量确定误差系数，片上uP和/或专门的数字电路可以执行转换器中的增益调节。在某些情况下，在增益误差校正之前，执行DAC错误的校准。

可对于流水线ADC的任何一个或多个阶段校准增益误差和DAC错误。例如，校准电路可以通过片上uP被调谐以数字校正输出信号，使用校正测定各阶段被校准误差的一个或多个校准块。当许多阶段在流水线ADC中时，当与转换电路中的阶段顺序相比，校准电路中的许多个别校准块可以以信号链的相反顺序布置。在一个实施例中，第一校准块可以执行流水线ADC的一个或多个最后级的错误的校正，以后在信号链中的另一个块可以执行流水线ADC的早期阶段的阶段错误的校正，但信号链中的另一个块以后可以执行流水线ADC的更早阶段错误的校正。在信号链的进一步校准块可以包括用于校正反冲错误块等。

抖动示例

对于流水线ADC，抖动可以在级的求和/差值节点在任何一个或多个阶段注入。图19示出根据本公开的一些实施例，具有6个阶段、配备有抖动注入的示例性流水线ADC。抖动注入可以使用专门的电路进行，即颤动信号发生器1902。在本实施例中，抖动信号发生器1902生成抖动信号并注入抖动信号在前三个阶段中。对于具有向其注入抖动的每个阶段，抖动可以有许多可能的水平。例如，阶段可以具有9个抖动水平(例如，第一级和/或第二阶段可以具有9个抖动水平)。在另一示例中，阶段可以有3个抖动水平(例如，第三阶段可以具有3个抖动水平)。可以使用任何数量的合适抖动水平。使用片上uP 1904，抖动参数可以由耦合到抖动发生器1902的片上uP 1904控制。例如，如果输入频率是一定的范围内，抖动电平的数目可以使用片上uP 1904被调整到用于特别的输入频率。

一般而言，抖动帮助使校准算法更加独立于输入信号的特性。如果输入信号很小，当与非常大的输入信号相比较，增益可以是不同的。抖动可以帮助平衡或平均掉依赖于输入信号的差异。例如，输入信号的大小会影响用于转换器的组件数量，但如果注入抖动信号，所述组件的使用情况可以扯平。在一些情况下，抖动也有助于随机化信号以在输出频谱中摊开系统/周期性误差或骨刺。

在一些实施方式中，抖动水平(例如，流水线ADC的阶段1)可以校准，用于更好的抖动。抖动信号可以在前台或在后台进行测量和编程到存储器，其由校准电路可访问，以调整或考虑任何非理想的抖动信号。

具有抖动启用的基于相关性的IGE/IME校准

为了测量增益，一个示例性方法通过计算由测得的抖动功率(MDP)划分的理想抖动功率(IDP)而利用抖动来测量增益。在一些情况下，IDP在工厂或在前台测定。MDP可以由于温度变化或电压改变，这表明在特定阶段具有增益误差。

相关方案可以被使用，这示于图20。相关方案的基础是，当两个信号不相关时，相互相关项是零或基本为零。交叉关联项“Cross-Corr(x,y)”可以等于sum(X*Y)。当x＝y时，则这些都是完全相关，并等于功率。假设注入信号链的抖动信号是随机的并与其他信号不相关：

·对于大多数样本，Cross-Corr(Signal*Dither)＝Sum(Signal*Dither)～＝0

·Cross-Corr(Dither*Dither)＝Sum(Dither*Dither)是抖动功率的测量。

再参考图20，所测量的输入信号“signal”具有向其中加入的抖动信号“Dither”。使用“Dither”(已知数字版)执行乘法运算，以获得“signal*Dither'+Dither*Dither'”。当“signal”和“Dither”“不相关时，术语“Signal*Dither’”应随时间(由低通过滤器的装置)平均出为零，将得到的术语“～Dither*Dither’”可以是抖动功率的度量。““～Dither*Dither”的大小(测量抖动功率或MDP)相对于(已知的数字版)“Dither”的平方(理想的抖动功率(IDP)可以表示在阶段的增益误差。IDP可在工厂或前台测量，以便考虑到影响抖动功率的任何工艺变化。MDP可因温度或电压的变化不同于IDP。

图21示出根据本公开的一些实施例的增益误差校正方案。在这个例子中，信号被表示为“S”，所述抖动信号被标示为“d”，并且DC偏移被表示为“dc”。该示例示出s+d+dc乘以抖动信号。平均s+dc*d+d^2的结果应该导致MDP。以IDP/MDP导致增益误差(“Gain_Error”)。增益误差乘以抖动信号(Gain_Error*d)可用于校正信号的“s+d+dc”(由减法，即“s+d+dc-Gain_Error*D”)。应当注意，在一段长时间使用相关和平均的增益误差校准方案指增益误差系数被很少更新，因为需要长的平均值(例如，数百万样本的)。这指增益误差校正方案(至少部分)特别适合于由片上uP执行。此外，该方案可以对整个流水线转换器执行，或为管道转换器的一个或多个选择阶段。示出的方案被认为具有前馈配置。

图21示出根据本公开的一些实施例的另一增益误差校正方案，。该方案是最小均方(LMS)过程中的反馈配置。增益误差，“Dither_Gain_Error”确定，并与抖动信号“I_Dither”相乘，以获得“Dither_Gain_Error*I_Dither”。“Dither_Gain_Error*I_Dither”被加到“I_Dither”，以获得“Dither_sub”。“I_input”然后由“Dither_sub”减去，以获得“O_Output”。在校准过程中，输入“I_input-Dither_sub”(“FB_Input”)被乘以“I_Dither”。所得值“mux”在很长一段时间积累，并抽取以减慢时钟速率(例如，通过1024倍)。在一些实施例中，累加可使用级联积分器梳状结构来实现。另外，累计值“Dec_accum_out”乘以小数目，以获得平均，平均用于获得所述增益误差(例如，由“Dither_Gain_Error”和“O_Gain_error”表示)。同样对于这个方案，所测量的增益误差的更新变化非常缓慢。这指增益误差校正方案(至少部分)特别适合于由片上uP执行。抽取累加器2202可以使用专门的电路(数字和/或模拟)来实现。涉及适应和慢慢确定增益误差和对应的增益误差系数计算的部分2206可以使用片上uP(以远慢于变换器系统的速率)来实现。此外，该方案可以对整个流水线转换器进行，或为流水线转换器的一个或多个选择阶段。示出的方案被认为是有前馈配置。

另一种方案可以涉及使用正确增益驱动残余中的抖动信号为零(通过乘以抖动信号的数字表示和错误系数，以及残余信号减去该抖动信号*误差系数的数字表示)。一个例子包括使用2抽头有限脉冲响应过滤器(FIR)和LMS到背景校准增益/存储器错误。该方案可以从适应/学到校准和增益误差(闪速)计算ADC的误差系数。早期阶段的增益可以从早期阶段应用并传递到后级。该方案可以包括用于测量增益误差，以及用于计算误差系数以调整阶段的ADC和/或抖动信号(闪速)的计算块。片上uP可用于实施至少一些(代数/算术)计算块的功能，用于计算误差系数，用于调整阶段的ADC和/或抖动信号(闪速)。片上uP还可以提供误差系数的检查，以确保误差系数不超出适当范围，因为不恰当的误差系数会显着影响系统的增益，并导致灾难性的错误。

片上uP可结合电容修整和IGE校准

图23A-B示出根据本公开的一些实施例，适于由片上uP执行的示例性校准函数。在一些情况下，校准涉及计算信号路径的校正项，例如添加校正项。查找表可以用于各子范围查找校正项，以及片上uP 2302可有利地执行计算，用于产生校正项。在图23A中，查找表具有内置阶段的标称位权重，例如对于3位快闪ADC。对于3位快闪型ADC的例子，captrim_corr_coef可以代替闪速输出数据。在图23B中，该查找表假定闪速阶段的标称权重使用高速路径的添加被处理。标称权重W通常应用位移位和加法。这可以另一加法器为代价减少查找表的大小。对于这个例子，captrim_corr_coef可以被添加到残余。在图23B所示的本示例可需要较少的硬件(例如，多路复用器)，因为校正项小于图23A所示的例子。

在所示的示例中，对IgE和用于电容器误差(DAC INL，或电容器修边，或任何合适的非线性误差)校正可以使用所得的校正项“captrim_corr_coef”来一起执行(用作校正项，或添加校正项，例如要添加到特定阶段的残余输出信号的项)。为了产生校正项(即是“flash data”使用多路复用器容易选择)，每个代码的每个电容器误差系数(在这种情况下，有3位，从而9码)分别加入增益修正项，每个代码乘以增益误差(“置于阶段的Gain_Error”，例如，-4*ge,-3*ge,-2*ge,….,+3*ge,+4*ge)。修正项coef_sub[X]的更新或计算(在本例中，9个系数)可容易地使用片上uP 2302计算。在更新期间使用片上uP 2302执行该计算以产生所有系数(由闪速ADC输出数据经由多路复用器轻松选择)，而不是必须使用专用硬件执行乘法每次信号链需要系数时可以大大提高系统的效率来执行乘法。此外，当有许多阶段和许多信道(例如，在交错ADC)时，片上uP减少需要以提高用于每个阶段和每个信道的专门乘法电路。

增益误差可与电容器错误或其他添加项组合成每个阶段的小查找表。这是通过乘以阶段的数字输出数据的符号整数表示(如，-4，-3，-2，-1，0，1，2，3，4，)和应用的增益，然后加上每个子范围的一个项，如图23A-B示出。

片上uP可以改变适应速度

]一般而言，校准算法(或训练/自适应算法)实现调整误差系数(有时本文称为修正项)。误差系数的调整优选以缓慢的速度执行，以便不引起系统的突然变化。使用片上uP，程序可以通过片上uP执行，以调整训练/自适应速率。对于其中使用平均的实现方式，训练/自适应速率与用于在累加器平均或用于当计算平均值时除以累计值的项的样本数有关。调整可以基于温度、输入信号的测量，或其他合适的测量进行，这些测量可表明芯片的状态是否被快速或慢速改变。例如，如果温度(例如，通过芯片上的温度传感器测量)表示快速/较大的温度变化，训练/自适应率可提高到更迅速。在另一示例中，如果输入比较大，速率也可以相应调整。在许多情况下，训练/自适应算法的一个或多个系数可以通过片上uP进行调整，以改变算法的收敛时间。该系统的稳定性可以得到改善。

片上uP可实现微调或校准序列

片上uP的一个优点是允许更改或校准序列的编程的能力，而无需改变底层转换器或校准电路。校准序列是指其中转换器的电路的零件被校准的顺序，例如，什么要被校准，哪个阶段首先校准，阶段的哪些部分被首先校准等。在设计阶段，设计者具有特定的校准序列。在验证阶段，工程师可以具有不同的校准序列或不同的校准方案。校准序列的差异可以归因于不同的环境，用于测试电路。出于这个原因，具有片上uP能执行任何选择或期望的校准序列或校准方案可以显著减少需要重新设计或重新实现电路以适应新的校准序列的需要。如果需要，校准序列甚至可以选择在工厂或在用户以经由到片上uP的接口提高校准。

片上uP可以提供比较器微调/校准

一般而言，比较器转换进入和离开以测量可能存在的任何比较器的偏移量。下面简单介绍示例性方法：

·第1步–短路所有比较器的共模(接地)。所有比较器的所有偏移量被设置到低侧。所有比较器将具有零输出，所以8代码会出来后端闪速。

·步骤2-开始增加到一个比较器的偏移控制，直至它的输出从0翻转到1。当这种情况发生时，输出代码将从-8改变到另一代码。只要它切换，则应采取任一侧的修剪中的一个。

·第3步-为每个单独比较器重复步骤2。后端闪速的输出，指示比较器偏移，可以被映射到用于此模式的寄存器。

片上uP可以作为一个控制器用于切换比较器到正常状态，用于根据上述一系列步骤以测量一个或多个比较器的偏移。此外，片上uP可基于所述测量到的偏移确定一个或多个误差系数，用于补偿或校正误差。

片上uP可适合于执行代数以计算错误和/或误差系数

从测量信号确定错误并不总是微不足道的。一般，提供数学模型，以说明误差相对于一个或多个测量信号的关系。为了确定错误，一个或多个代数计算可被执行以导出或解决该错误。例如，该代数运算可涉及计算的相关性，和/或确定所测量的信号(或者其平均值)相对于基准信号之间的差。在某些情况下，这些代数/算术计算可以由片上uP(或专用数字电路和组合的芯片上uP)容易地实现和执行。

此外，从测量或确定的误差确定误差系数不总是容易。例如，在流水线ADC中，增益误差系数可取决于前一个或后级的增益。通常情况下，精确的增益误差系数对于交错转换器是重要的，因为每个交错通道的增益将匹配其他交错通道。出于这个原因，增益误差系数使用复杂的代数计算，以正确地修正在信号链中的增益误差。这些代数/算术计算可以由片上容易地实现和执行(而不是专用硬件的计算块)。增益误差或其他变化缓慢的误差假定为不经常变化，因此，这些错误的更新可以通过片上uP(或在某些情况下，慢速专用硬件)执行。

具有片上uP执行至少一个或多个代数/算术操作可以减轻提供专门的数字电路或硬件用于实现这些功能的需要。该优势在交错流水线ADC尤其显著，其中片上uP取代(至少部分)专门数字电路，其可以被提供用于流水线ADC的每个交错信道的每一个阶段。此外，该优势在交错流水线ADC中特别显著，其中相互关联的阶段和交错信道可促使更多复杂的代数计算(即片上uP可容易地计算)。

在一些实施例中，专用数字电路可用于执行这些操作(无需片上uP)。

片上uP可以编程模拟电路

使用采取专门数字电路的测量结果，以及片上uP可确定用于编程模拟电路的误差系数。模拟电路通常包括许多数字控制、偏置电流、偏置电压、微调电容器。通常情况下，数字控制的配置是基于浏览许多单元从多个处理批次在产品特性时间来确定，以确定最佳系数。具有片上uP的灵活性，在转换器运送给用户之后，数字控制可配置或重新配置。

在一个例子中，片上uP可使用捕获存储器(例如，捕获RAM)来执行片上错误波形(EWF)，以确定比较器在流水线ADC的任何一个阶段或参考ADC转换点(例如，阶段1)。系数可通过片上uP计算并用于设置一个或多个熔断器以修剪电容器。因此，片上uP提供以数字方式修剪比较器以提高闪速ADC比较器的能力。

示例性数字辅助的交错ADC

图24示出了根据本公开的一些实施例的具有片上uP的示例性交错ADC的示例性系统图。交错ADC的体系结构相对于图7A和图7B进行说明。图24类似于图10-11示出，但示出一些附加系统组件。系统2400包括多个子ADC 2402。可选地，系统2400可包括参考ADC，其可以以比整体交错ADC的较低的速率采样输入信号，但是当参考ADC采样时，它通常在当子ADC中的任何一个采样输入信号的同一时间进行采样。参考ADC用来作为参考或提供校准算法的参考测量信号。子ADC中的一个或多个可具有各自的抖动发生器2406和/或寄存器2408。寄存器2408可以是由子ADC的相应一个或多个访问，例如，检索误差系数来调整信号链。片上uP 2410可以访问(读和/或写)寄存器2408，例如，使用用于校准的误差系数。子ADC 2402和ADC参考2404的输出信号被提供给各自的接口2410和2412，其可为校准逻辑2414准备输出信号(例如，数字数据)。在数字数据通过合适的接口导出用于输出之前，校准逻辑2414可以数字校正子ADC 2402的输出信号，例如JESD接口2416或优选快速或高带宽数据接口。在某些情况下，校准逻辑2414可以与子ADC2402集成，用于纠正在模拟域中的错误。时钟分频器2418和采样测序2420可以被提供以产生用于该子ADC 2402、基准ADC 2404、校准逻辑2414以及片上uP 2410的合适时钟信号。样本测序2420可以实现顺序采样时间交错子ADC 2402或随机采样时间交错的子ADC 2402。时钟分频器2418和/或样本测序2420(或伪随机)可以实现扩展频谱时钟控制，用于任何一个或多个时钟信号。

有利地，校准逻辑2414可以执行积累和/或抽取以收集子ADC 2402和/或参考ADC2404的输出的测量结果。片上uP可以比子ADC 2402和/或参考ADC 2404的采样速率较慢的速率处理。校准逻辑2414和片上uP 2410可以通过总线2422通信。片上uP 2410可以包括内部存储器或紧密耦合的存储器，例如片上uP随机存取存储器(RAM)2424。片上uP 2410的存储器可以存储由片上uP 2410实施的训练/自适应算法的各种数据，包括以下一个或多个：算法的输入，算法的中间值，测得的误差和误差系数。用于片上uP 2410的存储器可以存储由片上uP 2410可执行的指令，以执行训练/自适应算法。

为了提供调试功能，系统2400可以包括调试存储器，例如，调试RAM 2426，用于存储或记录由校准逻辑2414测得的数据，由片上uP 2410计算的数据值等。数据可以使用户在系统2400的调试模式中收集数据。为了允许用户访问系统2400，合适的串行接口(例如，串行外围接口(SPI)从机)可被提供以允许用户向系统2400的存储器元件读和/或写，包括：一个或多个寄存器2408、调试RA M 2426和RAM 2424，等。这允许用户编写和配置系统2400，从调试RAM读取以获得数据进行分析，和/或写入RAM2424以配置片内uP 2410。这些示例性功能是用于说明，并且不旨在进行限制功能。

在一个示例中，系统2400可以使用28nm技术节点，与以每秒10千兆样本(GSPS)12位的分辨率，具有八个交错的子ADC，具有随机和连续采样模式来实现。

片上抖动发生器(例如，抖动信号发生器2406)可以提供用于每个子ADC，以及整个系统2400可被校准用于级间增益，交错错误包括，例如，偏移，增益，和定时，样本顺序依赖的交错错误，包括例如，偏移，增益和时间。片上uP2410可用来执行较慢速度的处理(慢相对于ADC，甚至校准逻辑2414)。

在一些实施例中，每个子ADC是流水线式ADC，以及校准逻辑2414可以具有流水线ADC的一个或多个阶段的相应校准块。例如，具有5级的流水线ADC可具有5个校准块，或更小(如果某些阶段不进行校准)。校准模块可以补偿电容失配误差和级间增益误差。相关性可以与流水线ADC的阶段的测量信号或数据运行，并在较低的时钟速率提供数据。片上uP2410可以执行自适应系数更新，并且计算校准逻辑2414要使用的校正系数，并存储在子ADC2408的寄存器中。片上uP 2410可以写入误差系数到校准逻辑2414的寄存器或子ADC的寄存器2408中。此外，片上uP 2410可以实现系统2400的控制功能。在一些情况下，片上uP 2410可提供用于测试，调试等的支持功能。

用于校准流水线ADC示例性的误差系数和数据

图25示出根据本发明的一些实施例用于闪速ADC校准和流水线级校准的示例性硬件流。本示例适用于在一般情况下的多级ADC(包括流水线ADC)，以及在时间交错ADC中用作子ADC的流水线ADC。该图示出闪速ADC校准块，例如，flash_cal 2502(用于补偿后端闪速ADC的错误)，流水线级校准块，例如，stg_cal 2504(用于补偿流水线ADC的特定阶段的误差)。多个流水线级校准块可对于ADC的多个阶段提供(例如，每级一个)。校准块可以数字方式实现，其中系数可使用多路复用器进行选择，并施加到输出信号以数字补偿一个或多个错误。对于一些校准块，以下列表提供了信号的示例性描述，这些信号可被提供给片上uP校准或可写由片上uP写入寄存器用于校准：

示例：校准流水线ADC阶段(“cap-cal”)的电容(下称“caps”)

一个任务是除去传递函数中的步进错误，使得在特定阶段的比特切换匹配后端残余的变化。例如，在第二阶段中，每个比特由64加权，当切换残余标称切换+Vref/4至-Vref/4，其标称解决到+32/-32，抵消步进。如果电容太小，它可只从+32跳至-29。DAC电容器校准(“DAC cap-cal”)可以计算该差值，并在此子范围时从输出减去3。

在一些实施例中，校准可以开始于阶段4，和校准向后结束于阶段1。这种方案可以允许用于测量的校正后端。

在一些实施例中，校准包括使用第1阶段的抖动-DAC偏压阶段至+/-Vref/4。从+/-Vref切换关注的电容可以将残余切换到-/+Vref/4。后端的变化可被测量和平均N个采样。与预期值的偏差可以被计算并保存为cap-error值。级间增益误差校准使用的专用硬件相关可重复使用，或用于该测量。子范围修正值被计算为cap-error的误差值累加。cap-error的累加和可应用于用于校准的电容器。

在一些实施例中，高频脉动搜索算法用于偏压每个阶段至+/-Vref/4。电容1-8可以名义上绑定至+Vref；这些都需要阶段偏向+VREF/4，这样当他们拨动时，我们跳到-Vref/4。电容9-16可以名义上绑定至-Vref；需要偏置-Vref/4。抖动搜索算法可以在DAC电容校准之前每一个阶段执行(“DACcap-CAL”)。因为由于非理想，该算法是有用的，不知道到底有多少抖动需要偏压稍后阶段至+/-Vref/4。+/-Vref/4的期望后端输出是：

expected_output[STG]＝+/-stage_weight[STG]/2。

抖动搜索算法可涉及一系列步骤：

测量DAC-caps涉及计算每个DAC步的尺寸：

中，n＝0，1，...15

计算上限误差可涉及计算如下：

expected_cap_size[stg]＝stage_weight[stg]/2

cap_error[n]＝expected_cap_size[stg]-cap_size[n]

总和形成子区间的最后整：

示例：形成随机或抖动信号(“RCAL”)DAC或RCAL电容校准(“cap-cal”)的基线

任务是利用校正后端测量在每个阶段的RCAL cap，以形成级间增益误差校准的基线(用于DAC，以生成用于相关性的随机/抖动信号)的RCAL帽。该任务涉及计算用于IGE的rcal_weight变量，它用作级间增益误差后台校准的基准。此任务，“cap-cal””，可以在该阶段的DAC电容校准之后进行。

在一些实施例中，RCAL电容标称是DAC-cap的1/8大小；切换它摆动输出以Vref/16(DAC-CAPS的Vref/2)。由于放大器的非线性，增益比Vref/4大0附近。其中，在切换RCAL可影响它在后台出现多大之前，抵消功放。为了得到“最适合”，抖动可用于RCAL电容的测量中。让第一阶段的抖动-DAC半速自由运行。切换每个RCAL电容在全速，并利用现有相关器以测量RCAL的大小。通过在半速运行，抖动可以取消每个RCAL电容切换，所以它并不需要被平均掉为噪声。测量RCAL电容可以涉及计算如下：

示例：抖动电容器校准

任务是利用校正后端测量S1抖动-DAC中的每个二进制加权抖动电容，使得抖动可以精确地数字减去(以避免命中的信噪比)。该任务可以在DAC cap-cal和/或RCAL cap-cal之后进行。类似于RCAL cap-cal，任务会尝试得到线性“最适合”。

在一些实施例中，cap-cal每次执行一个电容器(例如，有7个抖动电容)。cap-cal允许6个其他的抖动在div2clk随机切换，以及每个CLK周期切换其他电容(校准电容)，类似于RCAL cap-cal。6个其他抖动位抵消，所以平均出来的噪音是没有必要的。测量抖动上限可能涉及计算：

示例：级间增益误差(IGE)修正

级间增益误差(IGE)校正或校准涉及校准所有8个子ADC中阶段1-4的级间增益误差。已知信号(例如，随机信号)被注入到每个阶段的求和节点。注入随机信号到每个阶段允许每个阶段的级间增益分别和独立地确定。校准信号可以是2级伪随机信号RCAL，可在Fs/2、Fs/4、Fs/8、Fs/16运行，用于FG/调试。它可以被强制到+/-1。RCAL过程通过和所需信号的同一放大器和ADC后端(BE)阶段。后端级的基准电的前台的或工厂测量设置基线工作点。在基线，

(前台cap-cal可以使这个为零)。在操作期间RCAL功率的任何变化被认为是由于放大器的增益和BE阶段的变化。这些改变通常假定在电压/温度(VT)工作点变化。这个增益变化被认为是正确的，并施加到主路径。基于相关性的LMS算法可用于最小化后端(BE)的RCAL。这消除RCAL并感同时的增益。模拟子ADC的管道可以由以下方程来建模：

R＝[(S-DAC[flash_code])*Gnom+rcal*rcal_weight]*(1+IGE)

RCAL信号为注入每个阶段的第1位随机信号。rcal_weight表示前台进程-电压-温度(PVT)的操作条件的RCAL(模拟)注入的大小。这反映电容大小和基线放大器增益。

对于IGE，数字试图最小化下列误差信号(例如，当除去随机信号时，留在后面的信号)：

error＝(R*(1+IGE_corr))-rcal*rcal_weight^

这种情况只当如下时发生：

rcal_weight^＝rcal_weight*(1+IGE)*(1+IGE_corr)

IGE是与基线PVT的变化。假设rcal_weight^≌rcal_weight(假设cap-cal是准确的)，则：

被驱动到零的“错误”信号用于在相关处理中：

error＝(R*(1+IGE_corr))-rcal*rcal_weight^

硬件关联器可用于平均化error*rcal的N个样本。

这是1位的rcal*error，所以它仅是复用器和累加器。关联器输出可由片上uP直接读取，以及可应用进一步平均化：

IGE_corr+＝μ*rcal_corr

μ可以可通过片上uP控制，以控制误差系数如何快速更新.

这个阶段的IGE_corr然后施加到残余，以形成反馈循环。IGE_corr与电容信息结合，并映射到校正硬件(如由图23A-B所示)。注意，增益校正IGE_corr被施加到残余信号R：

error＝(R*(1+IGE_corr))-rcal*rcal_weight^

为了避免这个乘法高分辨率乘法器，乘法通过后端增益级分布。例如，对于第1阶段，校正如下：：

R1_corr＝(1+IGE_corr_stg1)*[F2＜＜6+F3＜＜4+F4＜＜2+F5]

由于等式是线性的，乘法可以分布到所有阶段。对于阶段2-5，闪速乘以包括阶段1增益的项。对于阶段3-5，我们具有包括阶段1和阶段2增益的项，等等。例如，在第3阶段，IGE校正项可以包括阶段1和阶段2增益：

IGE_corr_stg3＝(1+IGE_corr_stg1)*(1+IGE_corr_stg2)-1

在上述等式中的-1是由于所使用的添加误差模型。新的变量可以引入以反映：该增益累积的过程从阶段1到阶段5。同样，“STAGE0”增益可以用来改变子ADC的总增益。变量有用于交织cal或一般增益调整(交叉增益校准)。applied_gain_corr的计算可以通过片上uP进行。用于计算applied_gain_corr的伪代码如下：

在一些实施例中，如上所述的电容器微调和IGE校准可以组合成一个查找表，使用以下等式，其计算可以通过片上uP进行：

DAC_LUT[flash_code]＝(flash_code+subrange_err[flash_code])*applied_gain_corr

使用多路复用器计算查找表的值的过程如图23A-B先前说明，其中IGE和电容器错误(或其他添加错误)均由闪速输出代码选择的查找表的值考虑。一般地，uP可以计算DAC_LUT[*]的值，并将其写入到硬件。有利的，uP缓解了实施专门的硬件乘法器的需要，因为涉及乘法的计算由uP执行。进一步的优点包括在查询表中结合IGE和电容器跳闸值，其中查找表的值可以被添加到残余(作为添加校正项)。

使用IGE的上述计算，专用的存储器元件可提供，用于进行校正的每个残余。专用存储器元件可以作为查询表，以存储用于特定级的每个可能的数字输出码的添加校正项(或残余的各子范围)。一般而言，小的查询表被提供以校正电容器错误从而，使用相同的小查找表校正增益(例如，作为示于图23A-B)意味着它不会产生额外的电路。其结果是非常有效的体系结构，用于校正IGE。在一些传统方法中，具有数千系数的单一个大查找表用于存储校准系数，或专用高速乘法器被提供以校正每个阶段。大型查找表(存储数千系数)不但占用面积，查找操作比小的查找表(存储系数数万)慢得多。在其它常规方法中，采用专用的高速乘法器是有问题的，因为它比使用小查找表和加法器更大和更耗电，用于校正IGE。

一般而言，存储在查找表中的这些修正项(或误差系数)可以是添加，也可以使用校正值替换信号通路中的数据。任一选项的选择可以取决于应用和实施。

应用线性过滤器作为残余的添加修正项

应用乘法增益项可以被认为是应用单抽头线性过滤器到阶段的残余。利用与上述相同的概念，也可以应用例如具有多个抽头来实现的线性过滤器，并且应用线性过滤器以使用多个查找表纠正特定阶段(一个查找表用于残余，一个或多个查找表用于残余的延迟版本)。当校正特定阶段(例如，残留输出信号)时，多抽头过滤器实现的线性过滤器可用于寻址存储器效用。当前输出代码可以选择一个查找表的一个(添加)修正项；输出代码延迟版本可以从进一步的查找表中选择进一步的(添加剂)修正项。要应用来修正级(例如，残留输出信号)的最终(添加剂)修正项可以是所选择的(添加)修正项和另一(添加剂)修正项的总和。对于更多的抽头，附加延迟可以应用和进一步的查找表可以使用。查找表的输出被一起求和以产生最后的校正项。

当处理应用到级联级的线性过滤器时，计算给定阶段的(添加)校正项(即查找表中的值)可以考虑采取前级的线性过滤器。措辞不同，累积线性过滤器可单独应用于每个阶段，其中累积线性过滤器将考虑到给定级的线性过滤器和前级的线性过滤器。为了计算累积线性过滤器的抽头，给定的的线性过滤器阶段的过滤器抽头和前级的线性过滤器的过滤器抽头可以彼此卷积，产生给定阶段的累积线性过滤器。

每个阶段的过滤器可以使用最小均值平方算法进行确定(类似于本文所述的那些)。该阶段的频率依赖误差然后可校正，例如除了增益项。这种方式校正的错误通常被称为存储器的错误，其中残余的当前样本部分取决于本样本的校正项和一种或多种先前样本的加权和。单独的查找表可以提供当前输出码和输出码的延迟版本。措辞不同，过滤器(如果实现为有限脉冲响应过滤器)可以有多个抽头，抽出输出码作为输入，并且过滤器的每个抽头可以具有各自的查找表。由于查找表是较小的，实施和使用该查找表可以非常有效地(特别是当片上uP可用于计算更新的系数)进行。

注意，用于施加线性过滤器到转换器的各个阶段的数学公式类似于以上对增益误差概述的数学公式。增益误差的权重可以在频域中模拟作为z的函数，并且乘法被卷积替换。这允许单个高速数字过滤器替换为更小的数字过滤器，其中字宽度是在闪速数据(输出代码)。以校正增益的类似方式，(添加)修正项可以以非常有效的方式校正每一个阶段，即使当线性过滤器具有多个抽头。小的查找表代替本来否则需要提供线性过滤器的任何乘数。如果电容器错误被包括在查找表中，第一抽头可包括这样的添加电容器误差项。

抖动减法的示例性误差系数

抖动涉及注入随机信号(例如，DAC的输出)，以帮助删除在输出频谱中的马刺。在某些情况下，当使用抖动时，所注入的信号不是精确已知的，因为抖动信号使用DAC产生，并且抖动信号在模拟侧注入。因为实际的振幅不一定公知，抖动信号被校准或测量，以便它可以适当地减去。

图26示出了根据本发明的一些实施例，用于抖动减法和示例性积累和抽取块的示例性硬件流。本实施例适用于一般流水线ADC，并且对于流水线ADC用作时间交织ADC的子ADC。该图显示抖动减法块，例如，dither_sub 2602(用于减去先前插入在转换器信号链中的抖动信号)，DC累加/抽取框2604，和平均幅度累加/抽取框2606。

参照dither_sub 2602，片上uP可提供信号2608，以使通过使用电路2610的复用器选择不同的抖动信号电平(也由片上uP设置)。信号2608也被提供以执行相关，利用相关器2612来测量任何抖动DAC错误，如由注入在FLASH/MDAC(而避免占用过多的纠错范围)的4个最高有效位和仅注入在MDAC的3个最低有效位的7位二进制DAC实施的如下步骤系列。二进制加权DAC具有看作是2级DAC的每个位，每个位都有独立的相关性。为了前台或后台校准抖动DAC，片上uP可以强制电路2610循环或一次一位经过抖动DAC，并运行LMS算法以最小化RMS误差(具有添加抖动[2：0]二阶和三阶乘积的去相关性的可能性，用于非线性估计)。

在一些实施例中，diyher_sub 2602减去在整体ADC的前端注入的(大)抖动信号。假设将产生抖动信号的DAC是二进制DAC，用于产生每个位的用于产生特定电压电平的每个电容器以二进制方式进行加权。例如，MSB-1位将被加权MSB位权重的一半。可使用抖动相关器关联每一位的权重。估计权重可以独立于抖动DAC的每一位来确定。

提供进一步的积累/抽取块，以收集测量表示输出信号(使用DC积累/抽取框2604)的DC分量，并且测量代表(使用大小|X|块和平均幅度累加/抽取框2606)。累积/抽取块的输出可被提供给片上uP，用于校准、调试或测试目的。

示例:交织偏移校准

每个经过交织的子ADC的平均偏移可不完全匹配，并且交织偏移可以被校正。

■可支持两个基本模式。

a.平均偏移所有子ADC并驱动失配为零。

i.等于DC耦合系统。保留DC内容。

b.独立驱动每个子ADC的偏移为零。

■在两种方法中，校正是简单的。

a.subADC[sn]＝subADC[sn]–dc_corr[sn]

■DC耦合方法

a.使用N个样本的子ADC偏移以矫正偏移

i.meas_dc[sn]＝mean(subADC[sn]),every N samples

b.修正项是基于所有subADC的每个测量偏移和均值的增量。

c.dc_corr[sn]+＝mu*(meas_dc[sn]–mean(meas_dc))

i.片上uP可计算其，或甚至执行meas_dc[sn]数据的进一步平均。

■AC耦合方法

dc_corr[sn]+＝dc_corr[sn]+mu*(meas_dc[sn])

a.

i.片上uP可计算其，或甚至执行meas_dc[sn]数据的进一步平均。

在一些实施例中，参考ADC可用于加快校准过程的收敛(例如，几乎200倍)。无参考ADC，许多样本用于平均值以测量偏移，特别是当信号较大时的。使用参考ADC，该信号内容被删除，且该平均可以专注于噪声或子ADC中的变化。上述计算是根据以下调整。

■均值(subADC[sn])必须平均出象噪音的信号。

■由均值取代(subADC[sn]-RefADC)

■RefADC和subADC在相同时间实例采样，因此该第一顺序取消信号。

示例：交织增益校准

每个交织子ADC的增益并不完全匹配，以及交织增益可被校准。

■在两种方法中，校正是简单的

a.subADC[sn]＝subADC[sn]*gain_corr[sn]

i.置于查找表的Gain_corr用于GE校准。并不需要单独乘法器(因此节约区域和功率)。片上uP可有利地执行代数/算术以将其组合到查找表。

b.使用N个样本平均的subADC的幅度，以校正偏移(通过获取绝对值衡量，例如abs())

i.meas_mag[sn]＝mean(abs(subADC[sn]))

c.一个子ADC幅度用作参考。

i.subADC_ref_mag

d.修正项是基于所有subADC的每个测量偏移和均值的增量。校正项可使用片上uP计算。

i.gain_corr[sn]+＝mu*(meas_mag[sn]–subADC_ref_mag)

在一些实施方案中，参考ADC可用于加快校准过程的收敛(例如，由几乎200倍)。无参考ADC，许多样本被用于平均值以测量偏移，特别是当信号较大时。使用参考ADC，该信号内容被删除，且该平均可以专注于噪声或子ADC中的变化。上述计算根据以下调整：

■均值(abs(subADC[sn]))必须平均出象噪音的信号。

■由均值(abs(subADC[sn])–abs(RefADC))取代

■RefADC和subADC在相同的时间实例采样，因此第一顺序取消信号。

示例：交织歪斜校准

用于交织每个子ADC的交织取样时间可不随时间精确匹配，和交织歪斜可被校准。图27示出根据本公开的一些实施例的相邻子ADC的采样。S2是在这张照片中的参考ADC。S1、S2和S2、S3之间的理想时间是相等的。图28示出根据本公开的一些实施例的参考和相邻子采样ADC。基准ADC通常以较低速率采样数据，但一般保证随时间连同所有子ADC采样。互相关也可以应用于交织歪斜校正。两个信号的互相关可以被定义为：

对于足够大的N和不围绕Fs/2的信号，减少为：

项是正比于输入频率和时间延迟。这可以一次跨一个奈奎斯特(例如，DC-5GHz或5GHz-10GHz的)时区工作。Tau＝TS+t_mismatch。在FS/2，我们改变相间180度。基于互相关和所测量的不匹配，可通过在模拟域中倾斜采样时钟校正每个子ADC的定时。误差系数可以由片上uP计算并反馈到模拟侧，用于调整采样时钟。许多方案可用于找到定时歪斜，以及片上uP可配置电路，以进行所需的测量，并执行所需的误差系数的更新。

在一个例子中，相邻的采样子ADC之间的互相关可用于确定歪斜。任何2个子ADC之间的差应当为零。一个子ADC被选作定时基准。对于滞后和引线的测量方程如下：

·Ccorr_lag_meas＝均值(ref_subADC*sub_adc_lag[sn])

·Ccorr_lead_meas＝均值(ref_subADC*sub_adc_lead[sn])

·因此--Tskew[sn]+＝mu*(Ccorr_lag_meas-Ccorr_lead_meas)，其中Tskew由片上uP计算并写回到模拟侧。

在另一实例中，参考ADC可以被选择作为定时参考。进行测量的等式如下：

·Ccorr_ref＝均值(ref_ADC*ref_subADC)

·Ccorr_2[sn]＝均值(ref_ADC*sub_adc_lead[sn])

·因此Tskew[sn]+＝mu*(Ccorr_ref-Ccorr_2[sn])，其中Tskew由片上uP计算并写回到模拟侧。

在一些实施例中，RefADC和subADC的一个或两者可以通过在任何上述方程符号位被取代(例如，1或-1)。例如：

Ccorr_ref＝mean(sign(ref_ADC)*sign(ref_subADC[sn]))

参考ADC使更多的奈奎斯特频带，并提供更快的校准环路

一般地，参考ADC具有较低的分辨率(非常嘈杂)，有时，当主ADC获取样本时，参考ADC也连同和平行于主ADC采样。在其中主ADC具有多个时间交织子ADC的实施例中，其是在伪随机序列操作(即，时间交织的子ADC随机样模拟输入)，基准ADC可以随机采样模拟输入。随机采样ADC指(瞬时或任何给定的)采样周期可以变化或者可以是随机的，使得采样频率被分散到多个频率或频率范围，如涉及在此描述的频谱定时)。有利地，随机抽样基准ADC可以避免由在系统中的周期性，等所造成的问题。

在一些情况下，参考ADC具有比主ADC的有效取样速率慢的最大采样速率(例如，时间交织子ADC的有效速率)。基准ADC的采样速率可更接近时间交织ADC的一个的采样率。当主ADC中的子ADC的一个采样时，参考ADC不一定与采样的一个ADC采样，由于参考ADC的采样速率慢于比时间交织子ADC的有效速率。然而，随着时间的推移，基准ADC有望与主ADC中的每个子ADC采样相同次数。

在一些情况下，参考ADC是速度快，但嘈杂的ADC(参考ADC越快，可以生成更多信息用于校准算法)。为了提供快速ADC，它可以提供快速ADC(其可以和主ADC一样快地采样)，但以较慢的速度数字化数据。主ADC和参考ADC一般不以完全相同的时间采样，但参考ADC的采样和主ADC的采样在时间上做到基本上并拢(如：10-15皮秒分开)。通过设计，该参考ADC可保证在主ADC采样后采样，或参考ADC可保证在主ADC采样之前采样。理想的是，两个样本应等于，或至少上平均两个样本应相等。参考ADC的数字输出应表示由主ADC(或采样的ADC中的一个子ADC)产生的数字输出。基于这一假设，校准算法可以驱动主ADC等于平均基准ADC的模式运行。

在交织校准的一些实施方式中，限制施加于该输入信号可以是什么，例如，输入信号可以正常占据1奈奎斯特区。对于示例性10GHz的转换器，输入信号可接着占据从DC到5GHz的，或5GHz至10，但不能同时使用。然而，随着参考ADC和主ADC在同一时间采样(而不是依赖子ADC中的一个作为基准，或使用主ADC的唯一信息来校准ADC)，一个奈奎斯特区的限制不再是限制，并且输入可占据任何频率。有效地，参考ADC可以使转换器在多个奈奎斯特区工作。

正如上面解释的，参考ADC的另一个优势是加快校准环路的能力。基准ADC可以被用作参考，以便需要较少的样本数，以获得输入信号的平均。如果你没有参考ADC，而你在通道内校准，独特信息显示出来在10GHz(转换器的采样率)。参考ADC越快，校准算法能更快收敛。

一般而言，许多校准方案的利用随机采样，用于最佳性能。随机取样避免谐波相关的时钟的输入信号的问题(例如，Fs/2，Fs/4，Fs/8等)。例如，对于8个顺序交错的ADC，每个采样在Fs/8，每个交织ADC将有DC输入。交错ADC中的DC偏离会被破坏。DC、增益和定时信息不能被分开。具有主ADC随机采样输入信号有助于使校准对于不同类型的输入信号更稳健。此外，随机采样基准变换器有助于确保参照变换器引起主ADC的任何干扰看起来更像噪声并最小化无杂散动态范围(SFDR)的任何降解。

片上uP可控制误差系数更新率

在许多本文所描述的校准过程，μ或“mμ”可是用来改变误差系数(例如，dc_corr[SN])如何迅速更新的速率的变量。“mu”的效果按照由“mu”的值设置的希望步长改变错误系数。片上uP可用于控制“μ”，例如根据操作条件(例如，温度变化，年龄等)。有利的，“μ”可以在给定时间进行优化。

片上uP作为控制器

片上uP的一个优势是它向校准块的相关器断言开始信号以引发样本的平均和相关的能力。一旦相关器完成指定数目样本的平均和相关(例如，可以通过片上uP指定)，相关器可以向片上uP断言中断信号，以表示进行校准的数据准备通过片上uP读取。

片上uP的技术优点的概述

提供片上uP(相对于使用单独的专门数字硬件)是通过移动硬件电阻-晶体管逻辑(RTL)到可由片上uP执行的软件代码而缩短设计和/或测试时间的能力。片上uP可通过一对部分加工到片上uP(其操作在较低的采样率)而降低功耗和/或面积。虽然片上uP被快速定时，当不需要片上uP时，片上uP可进一步通过在低功率状态下操作而进一步降低功耗。此外，片上uP可减少专用硬件。精度的要求使用片上uP更容易满足，因为例如32位整数和单精度浮点重新可用。优化数学的需要被减少。片上uP提供极大的灵活性量来改进硅上的剪切/校准。在一些实施例中，固件可以使用保险丝更新或选择，这样可以提供为细分市场或客户定制部件的能力。片上uP通过提供片上计算可加速测试时间。

片上uP(子系统)和片上uP的连接的概述

图29示出根据本公开的一些实施例，示例性片上uP与连接片上uP与芯片的其余部分进行通信。片上uP 2902(子系统)可包括数字信号处理器2904，或一些适当的处理器，其可以执行指令以进行数据处理，如算术逻辑等。与数据处理相关联的指令和数据可以存储在内部存储器2906中。一般来讲，片上uP 2902可以写入和/或读取寄存器，其可存储各种数据，包括误差系数，测量误差、片上uP 2902的状态，校准过程参数，校准过程的状态2908，等等。地址解码块可用于映射由处理器所使用的存储器地址到由寄存器使用的地址。一般，测量可以由片上uP 2908通过寄存器读取。串行外设接口(或一些其它合适的接口)可以提供外部访问片上uP 2902(例如，诸如接入存储器2906)。该接口还可以提供外部访问片上uP2902可以访问的存储器和/或寄存器。此外，接口也可以提供外部访问片上uP 2902不访问的存储器和/或寄存器。

中断仲裁器2910可以包括电路，该电路可以从一个或多个DONE信号(指示测量准备好的信号，例如，从一个相关器)产生IRQ(中断信号)，并提供IRQ到片上uP 2902以信号通知片上uP：该测量已准备。有利的，中断仲裁器可以减少从硬件到片上uP 2902的中断计数。例如，子ADC校准块的8个DONE信号可以减少到一个。在另一示例中，交织测量8个DONE信号可降低到一。该中断仲裁器可以简化软件编码和减少模拟集。此外，中断仲裁器可以降低上下文切换开销/电源。

该ADC捕捉由片上uP 2902访问的先入先出(FIFO)缓冲器2912允许捕获ADC数据或调试信息。

在一些实施例中，随机存取存储器(RAM)2914或一些其它合适的存储器元件可以由片上uP 2902访问(读和/或写)作为备用存储器，用于存储数据和/或指令。例如，用于校准算法的参数和/或指令可被加载到RAM 2914，和片上uP 2902可以使用参数和/或指令(从而允许校准算法被调谐/改变)执行校准算法。

一个或多个传感器可以提供传感器测量到片上uP 2902，以改善校准算法，包括温度传感器2916。在一个示例中，温度测量可以使得更新误差系数的速率相应地改变(例如，大的温度变化可建议误差系数应该更快更新)。在另一个例子中，温度测量可来选择使用的一组误差系数。

下面描述的示例性片上up的动作的序列，诸如片上uP 2902：

1.处理器发出START命令(例如，使用START信号，或发送信号以在寄存器中设置START位为指示“START”)的状态到一个或多个专用测量硬件，以捕获测量。例子包括相关器、DC偏移积累/抽取块、平均幅度积累/抽取块。专用测量硬件的寄存器可以包括单独的ENABLE位，所以片上uP仅启用它所需要的。如果没有启用，时钟可以选通关以节省电力。

2.一旦测量完成，每个专用测量硬件或专用测量硬件(例如，8次ADC)的组合可以返回DONE信号。

3.从专用测量硬件或专用测量硬件组的信号可在硬件中同步(例如，使用中断仲裁器)，以提供减少的中断集到片上uP。

4.中断时，从硬件中读取存储器映射系数。存储器映射的系数可以被放置在(32位)寄存器，用于速度。

5.(32位)的数据被读回，并且要么进一步在片上uP平均化或立即用于自适应更新。使用回读测量数据，使用LMS或任何合适的方法，自适应更新可发生，例如Coef＝Coef+μ*step

6.这些更新是在系统中的状态变量或“存储器”。在需要的时候，系数被调整，但一般不会被清除，除非片上uP复位。如果一个变量被搞砸，性能可能会遭受，直到后台校准重新收敛。在一些情况下，软件的冗余可被提供以提高可靠性。例如，冗余功能可以强制执行规则上的系数，例如，3个存储器位置中的2个必须同意发生更新。

7.适应系数被映射到系数以驱动高速硬件。查找表(例如，多路复用器)和其他值由用于高速硬件的片上uP计算并写回32位寄存器。

8.如果需要的话，片上uP信号通知新的START并重复此过程。片上uP还可以进入低功耗状态，直到条件表明片上uP应通知新的START。

除了执行校准，片上uP(作为整个系统的控制器)还可以提供调试模式的功能。例如，片上uP使用捕获FIFO以在任何调试模式从所有子ADC和参考的ADC获得的ADC数据。进而，片上uP可以允许其他校准以块处理的方式来完成。虽然片上uP收敛速度慢，片上uP提供了巨大的灵活性。而且，片上uP产生硬件错误波形和积分非线性曲线，如果输入可以被提供，其可用于工厂/前景微调。

除了通过片上移动处理减少设计和/或测试时间，具有在设计、测试和产品阶段所使用的相同固件代码能促进代码重用。

除了提供算术运算，片上uP提供数字信号处理功能，如离散傅立叶变换和快速傅立叶变换，可以使更好估计频谱内容(输入和/或输出)，这可以反过来允许一些校准算法的更好调整。

示出用于模数转换器的微处理器辅助校准的示例

示例1是随机时间交错模数转换器，包括：两个或多个模数转换器(ADC)，用于根据一个伪随机序列时间交织采样模拟输入信号，和生成各自的数字输出信号；片上具有两个或多个模数转换器的微处理器，用于执行片上存储的指令，被配置为协助所述随机时间交错模数转换器；第一电路(可以是数字或类似物)，用于调节所述两个或多个模数转换器；和第二电路(专用专门电路或高速的电路)，用于处理两个或多个模数转换器中的信号，以在片上存储器中产生和记录信号的测量，并且比微处理器的时钟速率更慢的速度使测量对微处理器可访问。

当时间交织时，两个或多个ADC可以比仅一个ADC更快的速度有效地采样模拟输入。在一些情况下，随机化时间交错模数转换器可以包括三个或多个ADC(例如，4个子ADC，8个子ADC等)。在一些实施例中，第二电路以一个ADC的速率被定时。由于微处理器通常可以以比一个ADC慢得多的速率运行，并且微处理器可以限于微处理器处理有多快和多少数据的能力。所述第二电路被设置以减少数据量(即，通过转换原始数据测量)，并减少数据的速率，使得它以足够低的速率用于由微处理器进行处理的数据/测量。该第二电路是相对于捕获存储器(例如，先进先出存储器)，用于捕获ADC的原始数据，因为第二电路处理数据以生成测量微处理器。在一些实施例中，除了第二电路，实现捕获存储器，例如以进行调试。微处理器可以提供在和两个或多个模数转换器的相同半导体衬底上。

在一些情况下，第一电路包括校准电路，用于校正在数字域中的信号。在一些情况下，第一电路包括校准电路，用于补偿在模拟域中所述两个或多个模数转换器的错误。

在示例2中，示例1的随机时间交错模数转换器可任选地包括产生时钟信号的时钟发生器，用于为微处理器提供扩频时钟，其中所述时钟信号具有平均特定频率，但时钟信号的瞬时周期被随机化。

在示例3，示例2的随机时间交错模数转换器可任选地包括产生时钟信号的时钟发生器，用于运行以下中的一个或多个：两个或多个模数转换器的任何一个或多个，和平行于两个或更多个模数转换器采样的参考模数转换器。

在示例4中，示例1-3中任一项所述的随机化时间交错模数转换器可任选地包括用于处理两个或多个模数转换器中信号的第二电路，包括如下的一个或多个：相关逻辑、积累逻辑、抽取逻辑、绝对值逻辑和平方逻辑。

在示例5中，示例1-4中任一项的随机时间交错模数转换器可任选地包括所述第一电路，包括用于存储系数的寄存器，所述可访问的寄存器由如下的一个或多个访问：两个或多个模数转换器的任何一个或多个、第二电路，以及与所述两个或多个模数转换器采样的参考模数转换器。

在示例6中，示例1-5中任一项的随机时间交错模数转换器可任选包括：其中指令包括从不同应用的多个代码部分选出的代码部分，其中，所述代码部分使用如下的一个或多个选择：一个或多个熔断器、非易失性存储器，和一个或多个输入引脚。在一些实现方式中，从被分割为不同应用的代码生成指令。代码部分可包括代码分区，代码段，等等。根据不同的应用(或产品)，不同的代码部分或代码部分集可选择用于产生由微处理器执行的指令。其结果是高度灵活的系统。

在示例7中，示例6的随机时间交错模数转换器可任选地包括随机时间交错模数转换器的对应于不同的校准序列或不同的校准方案的代码部分。

在一些情况下，该指令经由接口由用户加载并且存储在片上的非易失性存储器。在一些情况下，微处理器包括用于改变随机时间交错模数转换器的参数的接口。参数可包括如下的一个或多个：操作模式、模数转换器是否使用、模数转换器的精度，以及模数转换器的动态范围。在某些情况下，包括用于访问随机时间交错模数转换器的错误日志或异常事件的接口。

在示例8中，示例1-7中任一项的随机时间交错模数转换器可任选地包括轮询片上存储器的微处理器，用于测量。片上存储器可以包括如下的任何一个或多个：片上存储电路或片上存储元件、片上存储器硬件、片上存储器电路、用于存储数据或值的片上寄存器，等。

在示例9中，示例1-8中任一项的随机化时间交错模数转换器可任选地包括微处理器，向第二电路断言起始信号，发起由第二电路在所述两个或多个模数转换器的信号处理，第二电路发送中断给微处理器，向微处理器发出信号：该测量已准备。

在示例10中，示例1-9中任一项的随机化时间交错模数转换器可任选地包括数模转换器(DAC)，用于产生被注入到两个或多个模数转换器的第一个的随机信号的位；减法电路，用于减去注入的随机信号，所述减法电路包括数模转换器的每个位的两个寄存器，其中，存储在这两个寄存器的值由随机信号的各个位选择，用于减去随机信号。第二电路可以包括一位相关器和累加器块，用于估计在抖动数模转换器中特定位的误差，并且微处理器可以基于所估计的误差更新存储在每位的两个寄存器中的值。在某些情况下，该数模转换器是抖动数模转换器，和随机信号是被注入到ADC的抖动信号。减法电路的目的是完全减去抖动信号。该系统把DAC作为多个两级DAC的总和，并试图分开/独立地找到每个两级DAC的错误。一位相关器和累加器块的单个集合可以在系统中提供，以及误差估计可以逐位进行(一个接一个)。在某些情况下，可以提供所述一位相关器和累加器块的多组，使得多个位可以一次(并行)相关联。

在示例11中，示例10的随机时间交错模数转换器可任选地包括抖动数模转换器，被配置成在每个时钟周期对应于校准比特的两个值之间切换，并在由两个时钟划分的其他位的两个值之间随机切换，以允许校准比特的错误由所述一位相关器和累加器块来测量。

示例12是用于帮助包括两个或多个模数转换器的随机时间交错模数转换器方法，根据伪随机序列交错时间取样模拟输入信号，和产生各自的数字输出信号。该方法包括：由片上具有两个或多个模数转换器的微处理器执行片上储存的指令，经配置为协助所述随机时间交错模数转换器；由专用电路处理，在所述两个或多个模数转换器中的信号；比微处理器的时钟速率更慢的速度，由专用电路在由片上微处理器访问的存储器中记录信号的测量；并由片上微处理器写入用于调节所述两个或多个模数转换器的系数校准电路，其中，所述系数由片上微处理器基于所述测量和由片上微处理器可执行的指示来确定。

在示例13中，示例12的方法可任选地包括：基于专用电路所记录的测量，通过片上微处理器检测随机化时间交错模数转换器的情况；并基于检测到的条件，通过芯片上的微处理器调整自适应算法的一个或多部分。情况的示例是超出范围(有时被称为限幅，由于输入信号过大)。当检测到该情况时，片上微处理器可停止更新或写入误差系数到校准电路(例如，由随机时间交织ADC访问的片上存储器)。

在示例14中，示例12或13的方法任选地包括：通过芯片上的微处理器确保写入到校准电路的误差系数不超过合适的范围，或不符合一个或多个预期特点。这可涉及检查误差系数是否在适当的范围内或错误系数是否在合适范围之外。这可涉及检查误差系数针对一个或多个预期特性(例如，系数不能为零、系数不能是负的、系数不能多于均值的标准偏差的N个、基于一定的统计概率分布系数不能是异常值等)。

在示例15中，示例12-14中任一项的方法可任选地包括：基于所述随机时间交错模数转换器的状态的测量，通过片上微处理器调节专用电路，其中调整所述第二电路包括调节用于在累加器平均的多个样本或用于当计算平均时划分累计值的项。

在示例16中，示例12-15中任一项的方法可任选地包括：通过片上微处理器执行自适应算法用于更新被写入校准电路的误差系数；基于所述随机时间交错模数转换器的状态，由片上微处理器调整自适应算法的速率。

在示例17中，示例12-165中任一项的方法可任选地包括：确定输入频率是否是在一定范围内的；以及响应于输入频率为一定的范围内，调谐随机时间交错变换器的多个抖动水平。

示例18是片上具有时间交错模数转换器的系统，用于协助系时间交错模数转换器。该系统包括微处理器：包含数字信号处理器，用于执行用于执行与在时间交错模数转换器的校准关联的算术逻辑；专用电路(处理原始数据和)，进行测量时间交织的模数转换器；内部存储器，用于存储与算术逻辑相关联的指令和数据；寄存器，用于存储用于辅助时间交错模数转换器的数据，其中所述寄存器是微处理器、专用电路和时间交错模数转换器可访问的；和中断仲裁器，包括电路，响应从专用电路接收一个或多个信号指示测量准备，用于产生中断信号到微处理器。

在示例19中，示例18的系统可任选地包括寄存器，存储如下的一个或多个：误差系数、测量误差、微处理器的状态、校准过程参数以及校准过程的状态。

在示例20中，示例18或19的系统可任选地包括一个或多个传感器，用于向微处理器提供传感器测量以改变一个或多个速率，用于根据传感器测量结果更新与校准相关联的误差系数。

示例21是用于执行示例12-17的任一方法的装置。

示出随机采样A参考DC用于校准的示例

示例101是一种随机交错模数转换器，包括：两个或更多个模数转换器，根据伪随机序列，时间交织采样模数转换器的模拟输入，并生成相应的数字输出；数字组合器，基于伪随机序列，组合所述两个或多个模数转换器的相应数字输出，以产生随机交错模数转换器的数字输出；参考模数转换器，用于随机采样模拟输入，并产生表示两个或多个模数转换器的数字输出的参考数字输出；以及校正逻辑，用于基于所述两个或多个模数转换器的相应数字输出和所述参考数字输出，测量两个或模数转换器的交织错误。注意，每次两个或更多的模数转换器采样输入，参考ADC可不采样模拟输入。当参考ADC采样时，参考ADC将和两个或多个ADC中的特定一个一起采样，所述ADC被选择来采样输入，使得由参考ADC产生的参考数字输出代表或将表示所述由特定选定的ADC产生的数字输出。在一些情况下，参考ADC采样只是选定的特定的ADC后(以固定延迟，但非常小的延迟)。在某些情况下，参考ADC在特定特定选定的ADC之前采样(由固定引线，但非常小的引线)。在采样时间的差足够小，以确保参考数字输出仍表示由特定选择的ADC所产生的数字输出的(因此，参考ADC可被认为在和特定选择的ADC基本上相同的时间采样)。在某些情况下，随着时间的推移，参考ADC连同特定ADC一起采样的数目大约在两个或多个模数转换器(即使参考ADC随机采样模拟输入)相同。

在示例102中，示例101的随机交错模数转换器可任选包括：每次所述参考模数转换器采样模拟输入，参考模数转换器和采样模拟输入的模数转换器一起采样模拟输入。参考ADC样本并行采样模拟输入的与模数转换器中的一个采样模拟输入，从而所述参考ADC用作附加路径，或平行于两个或两个以上ADC的路径。

在示例103中，示例101或102的随机交错模数转换器可任选地包括具有随机化的(瞬时)取样周期的参考模数转换器。

在示例104中，示例101-103中任一项的随机交错模数转换器可任选地包括：时钟发生器，用于产生具有一定范围的时钟周期的时钟信号，用于参考模数转换器随机采样模拟输入。

在示例105中，示例101-104中任一项的随机交错模数转换器可任选地包括一个或多个时钟分频器电路，输出时钟信号的边缘，用于在输入时钟每X个时钟周期驱动参考模数转换器采样模拟输入，和随机化引擎，以随机化由所述一个或多个时钟分频器电路使用的X。

在示例106中，示例101-105中任一项的随机交错模数转换器可任选地包括：两个或多个模数转换器中的任何一个的第一分辨率高于参考模数转换器的第二分辨率。

在示例107中，示例101-106中任一项的随机交错模数转换器可任选地包括用作附加信号路径的参考模数转换器，用于并行于两个或多个模数转换器转换模拟输入信号。

示例108是一种用于校准随机交错模数转换器的方法，包括：由时钟发生器产生第一时钟信号，以控制随机时间交织模数转换器的两个或多个模数转换器，以根据伪随机序列时间交织采样所述随机时间交错模数转换器的模拟输入；由时钟发生器产生第二时钟信号，用于控制参考模数转换器，用于随机采样模拟输入，其中，当参考模数转换器采样模拟输入时，所述两个或多个模数转换器之一也在大致相同的时间采样模拟输入，这在一段时间处理两个或更多个模数字转换器的相应数字输出和参考模数转换器的数字输出，基于该测量，确定和两个或多个模数转换器相关的所述交织错误。如前所述，根据不同的实施方式，参考ADC可以恒定的时间延迟(或在某些情况下，经选择以滞后于基准ADC后面采样模拟输入的两个或多个ADC的特定一个)与经选择以采样模拟输入的两个或多个ADC的特定一个一起采样。

在示例109，示例108的方法可任选地包括处理所述两个或多个模数转换器的相应数字输出和基准数模转换器的数字输出，以产生包括两个或多个模数转换器的每一个的测量，确定特定模数转换器的数字输出和当参考模数转换器与特定模数转换器一起采样时产生的参考模数转换器的对应数字输出之间的差的均值。

在示例110中，示例109的方法可任选地包括确定交错错误，包括基于平均更新特定模数转换器的偏移校正项。

在示例111中，示例108或109的方法可任选地包括：处理所述两个或多个模数转换器的相应数字输出和所述参考模数转换器的数字输出的，以产生测量，包括：对于每个模数转换器产生的每一个，确定特定模数转换器的数字输出的幅值和当参考模数转换器特定模数转换器一起采样时产生的参考模数转换器的对应数字输出的幅度之间的差异的均值。

在示例112中，示例111的方法可任选地包括：确定交织错误包括：基于平均，更新特定模数转换器的交织增益的校正项。

在示例113中，示例108-112中任一项的方法可任选地包括：在一段时间，处理所述两个或多个模数转换器的相应数字输出和所述参考模数转换器的数字输出，以产生测量，包括：对于两个或多个模数转换器中的每一个，确定表示特定模数转换器的数字输出的第一信号，和表示当参考模数转换器和特定模数转换器一起采样时产生的参考模数转换器的数字输出的第二信号。

在示例114中，示例113的方法可任选地包括：确定交织错误包括：基于所述第一信号和第二信号的交叉相关性，更新用于特定模数转换器的交织歪斜校正项。

在示例115中，示例113或114的方法可任选地包括：特定模数转换器的数字输出和参考模数转换器的数字输出由单个位表示。在一些情况下，单个位是双极转换器的符号位。

示例116是用于将模拟输入转换为数字输出的单个芯片上的随机化转换器系统。该系统包括两个或更多个模数转换器，根据伪随机序列时间交织采样所述随机化转换器系统的模拟输入，并产生相应的数字输出；基准模数转换器，用于与所述两个或多个模数转换器一起随机采样和产生基准数字输出；专用逻辑，用于记录两个或多个模数转换器的数字输出的测量和参考模数转换器的参考数字输出；以及片上处理器，用于基于测量辅助所述随机化转换器系统。

在示例117中，示例116的随机化转换器系统可任选地包括时钟发生器，用于产生两个或多个模数转换器的时钟信号，根据伪随机序列，时间交织采样，和参考模数转换器的时钟信号，用于随机采样模拟输入。

在示例118中，示例117的随机化转换器系统可任选地包括时钟发生器，进一步产生用于计时片上微处理器的扩频时钟信号，其中该扩频时钟信号的瞬时周期是随机的。

在示例119中，示例116-118中任一项的随机化转换器系统可任选地包括执行指令的片上微处理器，用于计算如下的一个或多个：交织偏移校正项(对于两个或多个ADC的任何一个)；交织增益校正项(两个或多个ADC的任何一个)，交织歪斜校正项(两个或多个ADC中的任何一个)，频率响应(例如，两个或多个ADC中的任何一个的传递函数)，以及两个或多个模数转换器中的任一个的线性度。

在示例120中，示例116-119中任一项的随机转换器系统，其中，所述参考模数转换器和所述两个或多个模数转换器每个根据随机化序列采样模拟输入。

在示例121中，随机转换器系统可以包括用于执行示例108-115中任一方法的装置。

示出在多级模数转换器中错误的高效校准的示例

示例1001是具有数字辅助校准的多级模数转换器。多级模数转换器包括：(A)级联的多个模数转换器级，每个模数转换器级用于产生各自的输出代码和各自的放大输出的残余信号；(B)每个模数转换器级的数字校正逻辑，包括：(1)，用于存储校正项的专用存储器元件，(2)多路转换器，根据各自的输出代码，选择专用存储器元件中的校正项之一，和(3)加法器(或等效电路)，用于基于所选择的校正项，校正多级模数转换器的误差；和(C)片上具有多个模数转换器级的数字电路，用于计算专用存储器元件中的校正项，其中计算用于给定模数转换器级的修正项考虑一个或多个较早模数转换器级的误差项。本示例可以有利于纠正在多级模数转换器的传递函数中的错误。这些错误可包括增益误差、线性误差等。校正项可以替换多级模数转换器的信号链中的信号，以改变所关注的传递函数。在某些情况下，修正项可以添加到在多级模数转换器的信号链中的信号，以改变所关注的传递函数。

在示例1002中，示例1001的多级模数转换器可任选地包括加法器，用于将校正项添加到相应输出代码乘以预定权重和对应放大输出残余信号的总和。这个加法器功能的例子在图25中示在stg_cal 2504。

在示例1003中，示例的多级模数转换器1001或1002可任选地包括数字电路，具有片上微处理器的多个模数转换器级，被配置为执行指令以计算修正项。

在示例1004中，示例1001至1003中的任一项的多级模数转换器可任选地包括作为添加校正项的校正项。

在示例1005中，示例1001至04年中的任一项的多级模数转换器可任选地包括多个模数转换器级，包括第一阶段和第一阶段之后的第二阶段，以及计算第二级的修正项，包括计算第一累积增益项，其包括第一级的级间增益误差和第二级的级间增益误差。

在一些情况下，多级模数转换器可任选地包括多个模数转换器级，进一步包括第二阶段之后的第三阶段(或甚至更多级)，以及计算第三级的修正项包括计算第二累积增益项，其包括第一级的级间增益误差，第二级的级间增益误差，和第三级的级间增益误差。措辞方式不同，后续阶段修正项考虑早期阶段的级间增益误差。

在示例1006中，示例1001至1005的任一项的多级模数转换器，可任选地包括计算修正项，包括：确定给定模数转换器级的增益校正项，确定给出的模数转换器级的每个输出代码的电容器误差项，以及添加每个电容器误差项和增益校正项乘以电容器误差项对应的输出代码，以获得由输出编码可选择的的校正项。

在示例1007，示例1001年至1006的任一项的多级模数转换器，可任选地包括计算修正项，包括：确定给定模数转换器级的增益校正项，确定给出的模数转换器级的每个输出代码的线性误差项，加入每个线性误差项和由增益校正项乘以线性误差项对应的输出编码，以获得输出代码可选择的的校正项。

在示例1008中，示例1001至1007年中的任一项的多级模数转换器，可任选地包括：对于每个模数转换器级，所述多级模数转换器进一步包括：用于存储进一步校正项的另一专用存储器元件，进一步复用器，基于相应输出码的延迟版本，在进一步专用存储器元件中选择进一步校正项。基于所选择的校正项由加法器校正多级模数转换器的错误进一步基于所选择的进一步校正项。例如，校正错误可以包括求和选择的校正项和所选择的进一步校正项，以获得加法器要使用的最终校正项。

在示例1009中，示例1001至1008中的任一项的多级模数转换器可任选地包括多个模数转换器级，包括第一阶段和第一阶段之后的第二阶段，和计算第二级的修正项包括计算第一累积线性过滤器，它包括对应于第一级的线性过滤器和对应于第二级的线性过滤器。

在示例10中，示例1009的多级模数转换器可任选地包括，计算第一累积线性过滤器包括计算对应于第一阶段的所述线性过滤器的抽头和对应于第二阶段的线性过滤器的抽头的卷积。在一些情况下，多个模数转换器级还包括第二阶段之后的第三阶段(或进一步后续阶段)，以及计算第三阶段修正项包括计算第二累积线性过滤器，包括对应于第一级的线性过滤器，对应于第二级的线性过滤器，和对应于第三级的线性过滤器。措辞不同，后续阶段的修正项考虑到早期阶段的线性过滤器。

示例1011是用于校准多级模数转换器的数字辅助方法，包括：由专用电路测量级联的多个模数转换器级的错误，其中，所述模数转换器级产生各自的输出代码和相应的残余信号；通过片上具有多个模数转换器级的数字电路，基于所测量的误差计算用于校正所述模数转换器的残余信号的校正项，其中计算用于给定模数转换器级的修正项考虑一个或多个较早的模数转换器级所测量的错误；由数字电路写入校正项到要修正的每个残余信号表的单独查找表，其中，每个查找表由相应模数转换器级的输出代码索引。在一些情况下，数字电路包括片上微处理器。

在示例1012中，示例1011的数字辅助方法可任选地包括，由专用电路测量的误差包括模数转换器级的级间增益误差。

在示例1013中，示例1012的数字辅助方法可任选地包括，测量所述级间增益误差，包括：注入随机信号到特定模数转换器的阶段，并基于特定的模数转换器级的先前确定的增益，除去随机信号以测量特定模数转换器级的级间增益误差。

在示例1014中，示例1013的全数位辅助方法可以选择性地包括，所述随机信号是两级伪随机信号。

在示例1015中，示例1014的数字辅助方法可任选地包括，由包括相关器电路的专用电路关联随机信号和在随机信号被除去后留下的误差信号。

在示例1016中，示例1015的数字辅助方法可任选地包括，由数字电路读取由专用电路作出的相关测量，以及基于相关测量和预定时间常数，更新特定模数转换器级的级间增益误差。

在示例1017中，示例1011至1016中的任一项的数字辅助方法，其中计算用于给定阶段的校正项包括：乘以给定阶段的级间增益误差项和一个或多个较早的模数转换器级的一个或多个级间增益误差项。

在示例1018中，示例1011至1017中的任一项的数字辅助方法，其中计算给定阶段的校正项包括：组合给定阶段的线性过滤器或一个或多个更早期的模数转换阶段的线性过滤器。

在示例1019中，示例1011至1018中的任一项的数字辅助方法，其中计算校正项包括：确定给定模数转换器阶段的增益校正项，确定给定模数转换器阶段的每个输出代码的电容器误差项，以及添加增益校正项和电容器误差项乘以电容器误差项对应的输出代码，以获得输出编码可选择的校正项。

示例1020是一种装置，包括：多个级联的模数转换装置，用于产生相应的输出代码和相应的残余信号，专用电路装置，用于测量在多个模数转换器装置中的误差，对于进行校正的每个残余信号提供的单个存储装置，每个存储装置，用于存储由相应输出码选择的校正项，用于校正各个残余信号，附加装置，用于根据选择的校正项校正各个残余信号，和片上具有多个模数转换器的数字电路装置，用于基于所测量的误差更新单独存储装置中的校正项，其中更新用于给定模数转换器级的校正项考虑到一个或多个更早期的模数转换器级测量的错误。数字电路装置可以包括片上微处理器，用于执行指令来更新校正项。

在一些情况下，更新用于给定阶段的校正项包括：乘以给定阶段的级间增益误差项和一个或多个较早的模数转换器级的一个或多个级间增益误差项。在某些情况下，更新用于给定阶段的修正项包括：组合给定阶段的线性过滤器和更早期的模数转换器级的线性过滤器。

在示例1021，该装置可以包括用于执行在示例1011至1019的任何一种方法。

变型和实施方式

本公开内容描述了许多涉及模数转换器(ADC)的实施例，但它是由本公开设想实施例适用于其他转换器，例如，数模转换器，特别是可以在同一基板上提供数字电路和/或微处理器转换器。此外，本文公开的实施例也适用于在经由连接它们的穿透硅(TSV)的垂直集成电路的不同侧面或不同层上的垂直集成变换器和处理器。在一些实施例中，片上uP设置有和ADC的相同包，但不一定是相同的半导体基板上。此外，本文所公开的实施例可以具有片上存储器和/或机载存储器，用于支撑所描述的功能。

注意本发明的该特定实施例可以很容易地包括在片上系统(SOC)的包中，无论是在部分或全部。SOC表示集成计算机或其它电子系统的组件到单个芯片的IC。它可以包含数字、模拟、混合信号，以及转换器用作(或一些其它期望的功能)：所有这些可设置在单个芯片基板。其他实施例可以包括多芯片模块(MCM)，具有多个单独的IC位于单个电子封装内并配置成彼此紧密经由电子封装相互作用。

在某些上下文中，本文中讨论的特征可以适用于用于许多不同用的转换器。这里的特征也适用于能够由专用数字电路和/或片上uP协助的其他信号处理系统。各种示例性的应用包括医疗系统、科学仪器、运输系统、航空航天系统、无线和有线通信、雷达、工业过程控制、音频和视频设备、消费电子设备和基于其它转换器的系统。

另外，在上述各实施例的讨论中，电容器、时钟、DFF、分频器、电感器、电阻器、放大器、开关、数字核心、晶体管和/或其他组件可以容易地被替换、取代或以其它方式修改，以适应特定的电路需求。此外，应当注意，使用互补电子设备、硬件、软件等提供实施本公开内容的教导的同样可行方案。

用于提供数字辅助功能的各种装置的部件可以包括电子电路以执行本文描述的功能。在某些情况下，设备的一个或多个部分可以通过专门配置成执行本文描述的功能的片上uP设置。例如，芯片uP可以包括一个或多个特定应用程序组件，或者可以包括被配置为执行在此描述的所述功能的可编程逻辑门。该电路可以在模拟域、数字域或在混合信号域(但优选在数字域)中操作。在一些情况下，所述处理器可以被配置为通过执行由片上uP访问的非临时性计算机介质上存储的一个或多个指令而执行在此描述的功能，。

在一个示例实施例中，提供所述转换器和片上uP的芯片可设置在相关联的电子器件的电路板上。该板可以是一般的电路板，可以装载电子设备的内部电子系统的各种组件，并进一步为其他外围设备提供连接器。例如，具有转换器和片上uP的芯片可以与相关联的电子设备的组件(例如，信号产生器、处理器、存储器、发射机、接收机等)通信。更具体的，电路板可以提供电连接，通过其该系统的其它部件可电通信。根据特定配置的需求、处理需求、计算机设计等，任何合适的处理器(包括数字信号处理器、微处理器、芯片组支持等)、计算机可读的非临时性存储元件等可以适当地耦合到电路板。其它部件(例如，外部存储，另外的传感器，用于音频/视频显示器的控制器，以及外围设备)可以通过电缆连接到板的插入式卡，或集成到板本身。

此外，还必须要注意，所有的规格、尺寸以及且本文所概述的关系(例如，处理器，逻辑运算，数量等)只被提供用于示例的目的，仅教学。这样的信息可以变化相当大，而不脱离本公开的精神，或实施例和所附权利要求的范围。规格只适用于非限制性示例，因此，它们应被理解为这样。在前面的描述中，示例实施例已经参考特定的处理器和/或部件安排描述。可以对这样的实施方式进行各种修改和改变，而不脱离示例和所附权利要求的范围。说明书和附图相应地应被视为说明性的而不是限制性的意义。

注意，对于许多例子本文提供，相互作用可以以二、三、四个或更多个电部件来描述。然而，为清楚起见，这项工作已经完成，并仅作为示例。应当理解，该系统可以以任何合适的方式进行合并。沿着类似的设计替代方案，图的任何示出组件、模块和元件可以以各种可能的配置相结合，所有这些显然在本说明书的范围之内。在某些情况下，仅由数量有限的参考电元件可更容易描述给定流的一个或多个一组功能。应当理解，图和的电路其教导都是现成可扩展性和可容纳大量的组件，以及更复杂/精密的安排和配置。因此，提供的示例不应该限制范围或抑制电路的广泛教导为可能应用于其它架构无数。

注意，在本说明书中，包含在“一个实施例”、示例实施例”、“实施例”、“另一实施例”、“一些实施例”、“各种实施例”、“其他实施例”、“替代实施例”等中引用的各种特征(例如，元件、结构、模块、组件、步骤、操作、特性等)旨在表示，任何这样的功能都包含在本公开内容的一个或多个实施例，而是可或可以在相同的实施例被组合。

同样重要的是要注意，数字辅助功能只示出了由图5所示的系统(例如，专用数字电路和/或片上UP)或在其中执行的一些可能的功能。其中的一些操作可在适当情况下被删除或移除，或者这些操作可以被修改或改变很大，而不脱离本公开的范围。另外，这些操作的定时可以大大改变。前面的操作流程已经提供了用于示例和讨论的目的。极大的灵活性通过在此描述的实施例提供，可以提供任何合适的布置、年表、配置和定时机制，而不脱离本公开的教导。

许多其它改变，替代、变化、改变和修改可以领域技术人员确定，它的目的是，本发明包括落入实施例和所附的权利要求的范围内的所有这样的改变、替换、变化、改变和修改。需要注意，上面描述的装置的所有可选特征也可以相对于该方法或本文中所描述，并且可以在任何地方被使用在一个或多个实施例在实施例中具体过程中实施。

Claims (19)

1.一种随机交错模数转换器，包括：

两个或更多个模数转换器，根据伪随机序列对随机交错模数转换器的模拟输入进行时间交错采样，并产生相应数字输出；

数字组合器，基于伪随机序列组合所述两个或更多个模数转换器的相应数字输出，以产生随机交错模数转换器的数字输出；

参考模数转换器，用于基于随机采样周期对所述模拟输入进行随机采样，并产生表示所述两个或更多个模数转换器的数字输出的参考数字输出，其中每当参考模数转换器对所述模拟输入进行采样时，参考模数转换器与正在对所述模拟输入进行采样的模数转换器之一一起对所述模拟输入进行采样；以及

校准逻辑，用于基于所述两个或更多个模数转换器的相应数字输出和所述参考数字输出，测量所述两个或更多个模数转换器的交错错误。

2.如权利要求1所述的随机交错模数转换器，其中，参考模数转换器的采样频率分散到一定范围的频率。

3.如权利要求1所述的随机交错模数转换器，还包括：

时钟发生器，用于为参考模数转换器产生具有一定范围的时钟周期的时钟信号，以对所述模拟输入进行随机采样。

4.如权利要求1所述的随机交错模数转换器，还包括：

一个或多个时钟分频器电路，输出时钟信号的边缘以用于在输入时钟的每X个时钟周期驱动参考模数转换器对所述模拟输入进行采样；以及

随机化引擎，随机化由所述一个或多个时钟分频器电路使用的X。

5.如权利要求1所述的随机交错模数转换器，其中：

所述两个或更多个模数转换器中的任何一个模数转换器的第一分辨率高于参考模数转换器的第二分辨率。

6.如权利要求1所述的随机交错模数转换器，其中参考模数转换器用作附加信号路径，所述附加信号路径用于与所述两个或更多个模数转换器并行地转换模拟输入信号。

7.一种用于校准随机交错模数转换器的方法，包括：

由时钟发生器产生第一时钟信号，第一时钟信号用于控制随机交错模数转换器的两个或更多个模数转换器根据伪随机序列对所述随机交错模数转换器的模拟输入进行时间交错采样；

由时钟发生器产生第二时钟信号，第二时钟信号用于触发参考模数转换器以随机周期对所述模拟输入进行随机采样并产生数字输出，其中，参考模数转换器与所述两个或更多个模数转换器之一一起对所述模拟输入进行采样；

在一段时间上处理所述两个或更多个模数转换器的相应数字输出和参考模数转换器的数字输出以产生测量结果；以及

基于所述测量结果，确定和所述两个或更多个模数转换器相关的交错错误。

8.如权利要求7所述的方法，其中，处理所述两个或更多个模数转换器的相应数字输出和参考模数转换器的数字输出以产生测量结果包括：

对于所述两个或更多个模数转换器中的每个模数转换器，确定特定模数转换器的数字输出和当参考模数转换器与所述特定模数转换器一起采样时产生的参考模数转换器的对应数字输出之间的差的均值。

9.如权利要求8所述的方法，其中，确定交错错误包括基于所述均值更新所述特定模数转换器的偏移校正项。

10.如权利要求7所述的方法，其中，处理所述两个或更多个模数转换器的相应数字输出和参考模数转换器的数字输出以产生测量结果包括：

对于所述两个或更多个模数转换器中的每个模数转换器，确定特定模数转换器的数字输出的幅值和当参考模数转换器与所述特定模数转换器一起采样时产生的参考模数转换器的对应数字输出的幅值之间的差的均值。

11.如权利要求10所述的方法，其中，确定交错错误包括基于所述均值更新所述特定模数转换器的交错增益校正项。

12.如权利要求7所述的方法，其中，在一段时间上处理所述两个或更多个模数转换器的相应数字输出和参考模数转换器的数字输出以产生测量结果包括：

对于所述两个或更多个模数转换器中的每个模数转换器，确定第一信号和第二信号的互相关性，第一信号表示特定模数转换器的数字输出，第二信号表示当参考模数转换器和所述特定模数转换器一起采样时产生的参考模数转换器的数字输出。

13.如权利要求12所述的方法，其中，确定交错错误包括：基于第一信号和第二信号的互相关性，更新用于所述特定模数转换器的交错歪斜校正项。

14.如权利要求12所述的方法，其中，所述特定模数转换器的数字输出和参考模数转换器的数字输出由单个位表示。

15.一种用于将模拟输入转换为数字输出的单个芯片上的随机化转换器系统，该系统包括：

两个或更多个模数转换器，根据伪随机序列对所述随机化转换器系统的模拟输入进行时间交错采样，并产生相应的数字输出；

参考模数转换器，用于根据随机采样周期与所述两个或更多个模数转换器之一一起对所述模拟输入进行随机采样，并产生参考数字输出；

逻辑，用于记录参考模数转换器的参考数字输出和所述两个或更多个模数转换器的数字输出的测量结果；以及

片上微处理器，具有所述两个或更多个模数转换器，用于基于所述测量结果辅助所述随机化转换器系统。

16.如权利要求15所述的随机化转换器系统，还包括：

时钟发生器，用于产生用于根据伪随机序列进行时间交错采样的所述两个或更多个模数转换器的时钟信号、和用于对所述模拟输入进行随机采样的参考模数转换器的时钟信号。

17.如权利要求16所述的随机化转换器系统，其中，时钟发生器还产生用于为片上微处理器计时的扩频时钟信号，其中该扩频时钟信号的瞬时周期是随机的。

18.如权利要求15所述的随机化转换器系统，其中，片上微处理器执行用于计算如下各项中的一项或多项的指令：所述两个或更多个模数转换器中的任何一个模数转换器的线性度、交错偏移校正项、交错增益校正项、交错歪斜校正项以及频率响应。

19.如权利要求15所述的随机化转换器系统，其中，所述参考模数转换器和所述两个或更多个模数转换器各自根据随机周期对所述模拟输入进行采样。

Images